MONOGRAFA SOBRE EL TEMA DE AMPLIFICADORES DE POTENCIA PARA LA ASIGNATURA ELECTRNICA II DE LAS ESPECIALIDADES DE AUTOMTICA Y TELECOMUNICACIONES.

Dr.C. Alberto Lastres Capote (Profesor Titular). Centro de Investigaciones en Microelectrnica. Facultad de Ingeniera Elctrica. Instituto Superior Politcnico Jos A. Echeverra. Curso 2000/2001.

GENERALIDADES.
En el anlisis de los amplificadores de pequea seal se utilizan los modelos lineales para el transistor y los diferentes esquemas integrados. Sin embargo, en la etapa de salida de un sistema de amplificacin, se requiere manejar seales de voltaje o de corriente de mucha amplitud. Esto provoca que el punto de operacin de los transistores se mueva por zonas no lineales de la caracterstica de salida de estos, apareciendo distorsin en la seal de salida. En estos casos no es vlido el empleo de los modelos incrementales antes mencionados y su utilizacin solo permite alcanzar una solucin de primera aproximacin. La no permitida utilizacin de los modelos de pequea seal en el clculo de las etapas de potencia, obliga a realizar un anlisis grfico basado en la caracterstica de salida del transistor o en una aproximacin lineal por tramos. El propsito fundamental de un amplificador de potencia es desarrollar lo mas econmicamente posible, la mxima potencia efectiva sobre una carga RL dada, con un consumo mnimo de energa de VCC, con una ganancia de potencia adecuada y con una distorsin permisible de la seal de salida. Los transistores empleados deben proporcionar la potencia requerida por RL sin sobrepasar los lmites admisibles especificados por el fabricante para VCEadm, ICadm, PCadm y Tjadm. Desde el punto de vista de la fiabilidad se escogen como valores mximos de estos parmetros entre un 80 % y un 90 % de sus valores admisibles. La mxima transferencia de potencia a la carga ocurre en estos circuitos cuando RL tenga un valor igual a la resistencia de salida de Thevenin del amplificador (Ro). Desdichadamente, el amplificador de potencia maneja cargas de valores menores que las requeridas para obtener la mxima transferencia de potencia, por lo que en el diseo de estos se busca entregar la mxima potencia posible a la salida.

2,- EL AMPLIFICADOR DE POTENCIA CLASE A.

En los amplificadores clase A siempre circula corriente por el transistor, exista o no de seal variable con el tiempo en la entrada. Por tanto, el ngulo de conduccin es de 360. Para evitar la distorsin, la corriente del punto de operacin del transistor ICQ debe ser mayor que la corriente pico de la seal IM, como se muestra en la figura 6.1.

iC = ICQ + ic iC = ICQ + IM sen wt

Fig. 6.1 Corrientes en el transistor

Las configuraciones emisor comn y fuente comn son las que presentan mayor ganancia de potencia. Si se conecta la resistencia de carga RL directamente al colector como se muestra en la figura 6.2, debido al valor bajo de este resistor no es posible obtener una mxima transferencia de potencia. Esto provoca que la eficiencia de conversin de potencia de la etapa, definida como la relacin entre la potencia de seal efectiva entregada a la carga y la potencia de CD entregada por las bateras (A) sea muy baja, como mximo de un 25%.

Fig. 6.2 Amplificador de potencia clase A Para este esquema clase A, la eficiencia de conversin de potencia es baja pues se pierde mucha energa en forma de calor en el colector del transistor, en RE y en RL. Otra desventaja de este circuito, es que por RL circula tanto la corriente de reposo como la de seal. Existen determinadas cargas que no admiten el paso de corrientes contnuas por lo que se tienen que desacoplar con un capacitor; esto provoca que se reduzca mas an la A. Todos estos inconvenientes se eliminan en parte utilizando un transformador conectado al colector del transistor para acoplarlo con RL como se muestra en la figura 6.3.

Fig. 6.3 Amplificador de potencia clase A con transformador

El empleo del transformador, posibilita adaptar los niveles de impedancias conectados al primario y al secundario de acuerdo con n = N1/N2, que indica la relacin del numero de vueltas del primario (N1) y del secundario del transformador (N2). Esto posibilita alcanzar la mxima transferencia de potencia del transistor a la carga. Por otro lado, se logra aislar la componente de CD de RL, pues esta no induce seal en el secundario del transformador. Como se disminuyen las prdidas de CD en el circuito de colector, se logra incrementar su eficiencia de conversin. Con la incorporacin del transformador, el circuito se hace ms costoso, con mayor volumen y peso, afectndose su respuesta de frecuencia con la introduccin de nuevos elementos parsitos. El circuito equivalente simplificado del transformador respecto a la seal referida al primario se muestra en la figura 6.4. En la prctica, el transformador presenta imperfecciones como son: las resistencias de los enrollados primarios (r1) y del secundario (r2); las inductancias de filtracin del primario (LS1) y del secundario (LS2) que son debidas al flujo magntico que concatena solo con su enrollado; la inductancia mutua (L1), debida al flujo magntico principal que concatena con los dos enrollados.

Fig. 6.4 Circuito equivalente simplificado del transformador Los tres elementos del secundario del transformador que se han trasladado al primario, que aparecen en la notacin con primas, son los siguientes: R2 = n2r2 RL = n2RL LS2 = n2LS2 De acuerdo con las relaciones anteriores, la potencia en la carga se puede obtener con el circuito equivalente referido al primario presentado: PRL = (I2)2RL = (I2/n)2n2RL = I2RL = PRL (I2 con valor efectivo)

En el anlisis de frecuencia de circuitos con transformador, se emplea el modelo antes descrito en los tres rangos de inters. Para el rango de frecuencias medias, donde el transformador se comporta resistivamente, el circuito equivalente queda como se muestra en la figura 6.5: RC = r1 + r2 + RL = r1 + n2(r2 + RL) Vo/V1 = RL/(RC + Ro)

Fig. 6.4 Modelo del transformador a frecuencias medias En las dos expresiones anteriores, RC representa la resistencia total vista desde el primario del transformador a frecuencias medias; I1 representa la corriente por el primario; I2 y Vo la corriente del secundario y el voltaje de salida a travs de la carga, ambos referidos al primario. V1 y Ro representan al circuito equivalente de Thevenin de la etapa anterior que excita al transformador. De este anlisis a frecuencias medias, se concluye que el transformador adems de eliminar la componente de CD por la carga, refleja en su primario una resistencia de valor RC que de acuerdo con el valor de n se incrementa la eficiencia de conversin de colector pues el transistor tendr como resistencia de carga a RC en lugar de a RL. Un parmetro importante del transformador es su eficiencia tr que siempre es menor que uno pues este presenta perdidas. Se define como: tr = PL/P donde PL y P representan las potencias efectivas entregadas a RL y al primario del transformador respectivamente. El valor de tr depende del diseo y volumen del transformador, aproximndose a uno a medida que sea mayor la potencia que se maneja como se muestra en la tabla siguiente: Potencia (P) tr hasta 1W 0.6 a 0.7 1 a 10W 0.7 a 0.85 10 a 100W 0.85 a 0.95 Del anlisis a frecuencias medias, como I1 = I2, se tiene que: tr = (I12RL) / [I12( r1 + r2 + RL) = RL/ RC = n2RL/ RC de donde: n = (trRC/ RL)1/2 La seleccin del transformador a utilizar se realiza de acuerdo la corriente y el voltaje del punto de operacin del transistor y de los valores de P, RC y de RL. Por ultimo, para una aplicacin dada, el valor de RC se obtiene trazando la lnea de carga dinmica en la caracterstica de salida del transistor, de forma tal que se incursione por los valores mximo posible de voltaje y de corriente para obtener la mxima transferencia de potencia a la carga, siempre que no se excedan los limites de trabajo admisibles para el transistor. Anlisis esttico del amplificador emisor-comun clase A con acoplamiento por transformador. De acuerdo con la figura 6.3 y desde el punto de vista de CD, la lnea de carga esttica de este circuito esta determinada por los valores de la resistencia del primario r1 y del resistor de estabilizacin del punto de operacin RE. Ambos valores tienen que ser bajos para evitar una disipacin de potencia innecesaria en reposo sin seal aplicada. Por otro lado, el valor de CE debe ser elevado para que su reactancia sea mucho menor que RE a la menor

frecuencia de operacin. Para encontrar el punto de operacin Q de esta etapa autopolarizada, se aplica la simplificacin por Thevenin de forma que: VTH = VCC R2 / (R1 + R2) = IBQRb + VBEQ + (ICQ + IBQ)RE donde Rb = R1R2 ICQ = hFEIBQ + (1 + hFE)ICO VCEQ = VCC ICQr1 (ICQ + IBQ)RE PC max = VCEQICQ Tj max = TA + jaPC max Para tomar en cuenta los efectos de la temperatura sobre los parmetros del transistor (hFE, VBE e ICO), se calcula Tj max a partir de la ultima expresin y con un proceso iterativo se vuelve a calcular Q. El valor de PC max es la potencia que se disipa en reposo en el colector del transistor y representa su valor mximo como se vera posteriormente. ja representa la resistencia trmica de la unin al ambiente del transistor y su valor depende del tipo de encapsulado utilizado. La lnea de carga esttica (l.c.e) con pendiente [-1/(r1 + RE)] se muestra dibujada sobre la caracterstica de salida del transistor en la figura 6.6. Si se desprecia ICO y hFE>>1, se obtiene que: VCEQ = VCC ICQ(r1 + RE). Por ser ambos resistores de valores pequenos queda que VCEQ VCC por lo que la lce es casi perpendicular. Anlisis dinmico del amplificador emisor comn clase A con acoplamiento por transformador. Con el acoplamiento por transformador se puede alcanzar un valor de RC adecuado, para lograr la mxima potencia de salida del transistor. Bajo condiciones dinmicas, la lnea de carga (l.c.d) con pendiente (1/ RC) se muestra tambin en la figura 6..6

Vce = -icRC IC(t) = ICQ + IM sen wt VCE(t) = VCEQ iC(t)RC

Fig. 6.6 Lnea de carga esttica y dinmica. En este anlisis se debe busca que la eficiencia de conversin de potencia (A) sea lo mayor posible; como criterio de diseo se toma que la cada ICQ (r1 + RE) valga entre 0.1 y 0.15 de VCC. Al aplicar seal en la entrada del amplificador, el punto de operacin se mueve hacia arriba y hacia abajo a lo largo de la lnea de carga dinmica. Como ya se vio, VCEQ VCC para este esquema por lo que vCE(t) puede alcanzar valores superiores a VCC. En el caso ideal en

que r1 = r2 = 0 y VCE sat = 0 se obtiene que vCE max = 2VCC. Desde el punto de vista de fiabilidad, en el diseo el transistor a utilizar se escoge para que: IC max < IC adm 2VCC = 0.9 VCEO adm Referido a la figura anterior, para el caso general de senal de entrada no sinusoidales asimtricas, los valores picos de voltaje y de corriente entregados por el transistor se calculan como: IM = (IC max IC min) / 2 VM = (VCE max VCE min) / 2 La potencia efectiva de seal entregada por el transistor al primario del transformador, se calcula como: P = (VMIM) / 2 = (VM)2 / 2RC = (IM)2 RC / 2 donde RC = VM / IM La potencia que recibe la carga RL es una parte de la anterior debido a las perdidas del transformador y se calcula como: PL = tr P Al considerar que no existe distorsin en la seal de salida, la potencia promedio que entrega la batera VCC se calcula de: PCC = (1 / 2) VCC iC(t) dt = (1 / 2) VCC (IM + iM senwt) dwt = VCC ICQ La eficiencia de conversin de potencia para este amplificador clase A con acoplamiento por transformador, se define en % como: A = 100P / PCC = 100[(VMIM) / 2] / (VCC ICQ) Debe quedar claro que esta eficiencia se calcula con respecto a P y no a PL para no incorporar las perdidas que introduce el transformador. Como caso ideal, al considerar que para el transformador r1 = r2 = 0 y en el transistor VCE sat = 0 e IC min = 0, se obtiene que VM = VCC e IM = ICQ, por lo que A = 50 %. En la practica, la A que se obtiene esta entre un 30 % y un 40 %. Por ultimo se analizara la potencia disipada en el colector del transistor (PC), que es quien eleva la temperatura en su unin base-colector. Como peor caso, al considerar despreciables las perdidas de potencia en el transformador y en RE, por la Ley de Conservacin de la Energa en el resto del circuito: PCC = PC + PL PC = (1 / 2) vCE(t) iC(t) dt = (1 / 2) (VCEQ VM sen wt) (IM + iM senwt) dwt PC = VCEQ ICQ - VMIM/ 2

De la expresin anterior, se observa que la disipacin de potencia promedio en colector es mxima para la condicin de reposo en que Vi = 0. Esto provoca que tanto VM como IM sean nulas y PC max dependa de la posicin del punto de operacin de acuerdo con: PC max = VCEQ ICQ De este resultado se concluye que el transistor trabaja a menor temperatura con seal aplicada que sin esta, lo que implica que esta lo refresca al provocar que el punto de operacin se desplace a hiprbolas de menor potencia. En la practica, se escoge para esta aplicacin, un transistor con PC adm de valor 3P, que representara una eficiencia del 30 %. Para encontrar la ganancia de potencia de este amplificador, se deben encontrar de la caracterstica de entrada del transistor, las amplitudes mximas del voltaje y la corriente en base que corresponden con los niveles VM e IM ya definidos. De donde:

VBEM = (VBE max VBE min) / 2 IBM = (IB max IB min) / 2

Fig. 6.7 Caracterstica de entrada del transistor Como en el anlisis de gran seal no esta permitido el empleo de los modelos incrementales de los transistores, se debe definir un valor promedio de resistencia de entrada dado por: HIE = VBEM / IBM La potencia a la entrada y la ganancia de potencia de la etapa se calculan de: Pi = (VBEM)2 / 2Ri AP = P / Pi donde Ri = Rb HIE

(ganancia de potencia del transistor)

AP = PL / Pi (ganancia de potencia de la etapa)

3.- DISIPACION DE POTENCIA Y TEMPERATURA DE OPERACIN DE UN TRANSISTOR DE POTENCIA.

Los transistores de salida (FET o bipolar) disipan gran cantidad de potencia, la cual al convertirse en calor eleva la temperatura de la unin (Tj max). Esta temperatura nunca debe exceder la mxima especificada por el fabricante (Tj adm) para que el dispositivo no sufra danos irreversibles. Para el silicio Tj adm esta en el rango de 150C a 200C. Si se considera primero que el dispositivo de potencia esta trabajando sin un radiador externo que lo ayude a refrescarse, el calor generado en la unin del transistor debe ser conducido hacia el envase y de este al ambiente. La relacin entre la potencia mxima disipada en el transistor (PC max), la temperatura ambiente mxima (TA max) y la temperatura mxima de la unin (Tj max), viene dado por la relacin siguiente: Tj max = TA max + ja PC max donde ja representa la resistencia trmica de la unin al ambiente trabajando sin emplear radiador y es un dato que siempre da el fabricante. Este parmetro que depende del tipo de encapsulado utilizado, da una idea de la capacidad que tiene el dispositivo en transferir el calor generado en su interior al ambiente y viene expresado en oC/W. En la figura 6.8, se muestra una curva dada por el fabricante donde se especifica la variacin de la disipacin de potencia mxima permisible en dependencia del valor de la temperatura ambiente (TA) cuando el transistor opera al aire libre sin radiador (power-derating curve). A medida que aumenta TA menor ser la PC adm permisible, de forma que para TA = Tj max no se puede disipar ninguna potencia en el transistor pues lo danaria.

Fig. 6.8 Disipacin de potencia vs TA sin radiador Para mejorar la respuesta trmica del dispositivo de potencia se le adiciona un radiador, que no es mas que un medio metlico que se emplea para facilitar la transferencia de calor del envase al ambiente. La resistencia trmica ja puede expresarse como: ja = jc + cs + sa

donde jc es la resistencia trmica de la unin al envase (con radiador infinito), cs es la resistencia trmica de la mica aislante con grasa silicona (tpicamente 0.5 C/W) y sa es la resistencia trmica del radiador. El parmetro jc es un dato que da el fabricante junto con la grfica mostrada en la figura 6.9. Valores tpicos para un transistor de 600mW encapsulado en TO-39 son: ja = 200 C/W y jc = 35 C/W.

Fig. 6.9 Disipacin de potencia vs TA con radiador infinito

AMPLIFICADOR DE POTENCIA CLASE B CON SIMETRIA COMPLEMENTARIA.

En las etapas de salida clase A acopladas por transformador, se logra adaptar los valores de las resistencias de salida del transistor con la vista por el primario del transformador para mejorar la transferencia de potencia a la carga; adems se garantiza la separacin de las componentes de CD y de CA, incrementndose la eficiencia de conversin de potencia. Sin embargo, en muchas aplicaciones el empleo del transformador es prohibitivo debido a su tamao, peso, costo y por ser una fuente de distorsin de frecuencia. Una variante de amplificador de potencia que no emplea transformador, es la de simetra complementaria con transistores de salida similares NPN y PNP. En la figura 6.10 se muestra esta etapa de salida clase B con dos bateras. Esta integrada por un par de transistores complementarios en configuracin colector-comn, conectados de forma que ambos no pueden conducir simultneamente. La ganancia de voltaje de este paso es cercana a uno y su resistencia de salida es muy baja, lo que permite un acoplamiento adecuado con RL.

6.10 Etapa de salida clase B En su operacin, cuando el voltaje de entrada Vi es cero, ambos transistores estn cortados y el voltaje de salida Vo es cero. Cuando Vi sea positivo y superior a V 0.5V, QN conduce y opera como un seguidor de voltaje; en esta condicin Vo sigue a Vi y QN suministra la corriente a la carga. La unin base-emisor de QP estar polarizada inversamente por el VBEN 0.7V y QP estar en corte. Si Vi se hace negativo por mas de 0.5V, QP conducir en configuracin seguidor de voltaje suministrando la corriente a la carga mientras que QN se cortara. En conclusin, los transistores estn polarizados en clase B con cero corriente de reposo (ICQ = 0) y la etapa opera dinmicamente en contrafase: QN suministra corriente a la carga en el semiciclo positivo con IEN = IL y QP recibe la corriente de la carga durante el semiciclo negativo con IEP = -IL. En la figura 6.10 se muestran las lneas de cargas esttica y dinmica en la caracterstica de salida de QN con sus correspondientes pendientes (mlce = y mlcd = -1/RL). Tambin se muestran las formas de onda de la corriente pico de salida (IM) y del voltaje pico de salida (VM) entregadas por cada transistor. Las ecuaciones principales de esta configuracin son: (lnea de carga dinmica) iC1 = -vCE1/RL VM = IMRL PL = VMIM / 2 = (VM)2 / 2RL = (IM)2RL/2 (potencia efectiva en la carga) Cuando uno de los dos transistores est cortado en operacin dinmica, debe soportar como mximo (VCC + VM) que es aproximadamente 2VCC. Al seleccionar el transistor, el valor de VCEO dado por el fabricante debe ser mayor que 2VCC para que opere adecuadamente.

Fig. 6.10 Lneas de cargas esttica y dinmica en la caracterstica de salida de QN Se debe destacar que para polarizacin clase B existe un rango de valores de Vi centrado alrededor de cero donde ambos transistores estn cortados y el voltaje de salida Vo es nulo, apareciendo la distorsin de cruce por cero mostrada en la figura 6.11 para el caso de una seal de entrada sinusoidal. El efecto de este tipo de distorsin ser ms pronunciado a medida que la amplitud de la seal sea menor.

Fig. 6.11 Distorsin de cruce por cero

Esta distorsin se elimina aplicando una polarizacin de CD entre las dos bases de los transistores QN y QP de magnitud 2V. Con esto se logra que en reposo, sin seal de entrada aplicada, circule una pequea corriente por cada transistor que los polariza en clase AB como se ver posteriormente. Continuando con el anlisis de la etapa de salida complementaria clase B y despreciando el efecto de la distorsin cruzada, para calcular la eficiencia de conversin de potencia se debe evaluar la potencia promedio entregada por las dos bateras del circuito (PCC). Con seal de entrada sinusoidal, la corriente promedio entregada por cada batera en su correspondiente semiciclo y PCC se calculan de: IS = (1/ 2) IM sen wt d(wt) = IM/ = VM / RL PCC = 2VCC(IM / ) La eficiencia de conversin de potencia de esta etapa de salida clase B ser: B = PL/PCC = 100(VMIM / 2) / (2VCC IM/ ) % Para el caso ideal al tomar a VM = VCC e ICQ = 0 se obtiene que la B mxima posible de obtener es de 78.5 %, lo que representa una mejora con respecto al clase A con transformador cuya eficiencia de conversin mxima era de 50 %. Disipacin de potencia promedio para la etapa clase B complementaria. A diferencia de la etapa de salida clase A que disipa la potencia mxima sin seal de entrada aplicada cuando Vo = 0, la disipacin de potencia en reposo de la etapa clase B es cero. Cuando se aplica la seal de entrada, de la Ley de Conservacin de la Energa y con las expresiones antes halladas, la potencia promedio disipada por la etapa de salida en su conjunto se puede obtener de: PD = PCC - PL = 2VCC(VM / RL) - (VM)2 / 2RL Por la simetra del circuito, la mitad de PD se disipa en QN y la otra mitad en QP, por lo que al seleccionar los transistores deben soportar dicha potencia. En operacin dinmica, PD max se obtiene diferenciando la expresin anterior respecto a VM e igualando la derivada a cero, con lo que se obtiene que el valor de VM que provoca la disipacin de potencia promedio mxima es 2VCC/. Sustituyendo este valor de VM en la expresin de PD encontrada anteriormente y por la simetra del circuito se obtiene que para cada transistor: PDN = PDP = PC max = (VCC)2 / 2 RL Con esta expresin se puede calcular la disipacin de potencia promedio mxima en los colectores de QN y de QP, la cual permitir evaluar como caso peor la temperatura mxima de la unin colector (Tj max) para seleccionar el radiador requerido de las siguientes expresiones ya conocidas. Tj max = TA max + ja PC max

Los fabricantes de circuitos integrados de potencia dan curvas de PD vs VM como la mostrada en la figura 6.12.

Fig. 6.12 Disipacin de potencia vs VM En el punto de mxima disipacin, la eficiencia de conversin es B = 50 %. Por otro lado, se observa que al incrementar VM por encima del valor 2VCC/, decrece la disipacin de potencia en los transistores pero se incrementa la potencia efectiva en la carga PL. El precio que se paga por esto, es un incremento en la distorsin no lineal producto de que los transistores operan en las proximidades de la regin de saturacin. La saturacin de QN o de QP aplana los picos positivo o negativo de la seal de salida respectivamente. Desafortunadamente, este tipo de distorsin no lineal no puede ser reducida significativamente con la aplicacin de la realimentacin negativa pues en saturacin la ganancia es cero, por lo que la cantidad de realimentacin ser nula. Se debe evitar la operacin de los transistores cercano a saturacin para aplicaciones que requieran poca distorsin (THD). Etapa de salida con una sola batera. En la figura 6.13 se muestra una etapa de salida clase B con simetra complementaria con RL acoplada capacitvamente.

6.13 Etapa de salida clase B con una batera

La necesidad de adicionar el capacitor Ca2 es la siguiente. En rgimen esttico, por simetra VA = VCC/2 por lo que se requiere de un capacitor para desacoplar la corriente directa por la carga. En rgimen dinmico, durante el semiciclo positivo de la seal de salida Vo, QP permanece cortado y QN conduce entregando una corriente a RL que carga a Ca2 al voltaje VCC / 2. Durante el semiciclo negativo de Vo en que QN esta cortado y desconecta a VCC, QP conduce gracias a la carga almacenada en C invirtiendo la corriente por RL. El valor de Ca2 debe ser lo suficientemente grande para que el tiempo de carga y de descarga sean mucho mayores que el perodo de la menor frecuencia de inters, con el objetivo que el voltaje que almacena se mantenga casi constante; de lo contrario la variacin de IL ser exponencial para una excitacin sinusoidal. Se debe destacar, que para esta etapa de salida con una sola batera, las expresiones anteriormente encontradas para la variante de dos bateras VCC y VEE de valores iguales, son vlidas si se toma como valor de la fuente simple a 2VCC. Por ltimo, si se considera que la fuente de seal sinusoidal Vi es ideal y que los transistores QN y QP tienen caractersticas similares, la resistencia de salida de esta etapa clase B puede aproximarse para ambos semiciclos de Vo como: Rsal = (HIEN / hFEN) (1/gmN) VT / IN Para un valor dado de Vi, la corriente IN puede ser estimada como valor promedio por IM/2, siendo Rsal menor a medida que esta corriente se incremente.

AMPLIFICADOR DE POTENCIA CLASE A-B CON SIMETRA COMPLEMENTARIA.

La distorsin de cruce antes discutida puede ser eliminada si se polarizan los transistores QN y QP con una pequea corriente de reposo desigual de cero, con lo que se obtiene la etapa de salida clase A-B complementaria. En la figura 6.14 se muestra este circuito con una sola batera, en que la funcin de los diodos D1 y D2 es aportar la polarizacin antes mencionada. Como paso excitador de los transistores de salida Q1 y Q2, se ha incorporado a Q3 en configuracin emisor comn clase A, que introduce una ganancia de voltaje grande y una inversin de fase en Vi. El acoplamiento entre la etapa excitadora y la de salida en configuracin colector comn con Rsal de valor pequeo es directo, por tener esta ltima muy alta resistencia de entrada.

Fig. 6.14 Etapa de salida clase A-B complementaria El principio de operacin de este circuito es similar al del clase B anteriormente presentado. En el semiciclo negativo de Vi, Q3 amplifica la seal y la invierte, provocando que Q1 conduzca mas y que Q2 se corte. El capacitor Ca2 se recarga a VCC/2 cuando Q1 entrega corriente a RL. Durante el semiciclo positivo de Vi, la inversin de fase que introduce Q3, provoca que Q2 conduzca y Q1 se corte. La corriente por RL se hace negativa y es suministrada por Ca2, que por ser de valor elevado (tpicamente 1000 F) apenas se descarga. En la figura 6.15 se muestran las formas de ondas correspondientes.

Fig. 6.15 Formas de ondas de la etapa de salida Para circuitos que suministran gran cantidad de corriente IM a la carga, los transistores de salida deben tener geometras grandes a diferencia de las de los diodos D1 y D2 que son pequeas. Si la corriente de polarizacin de los diodos es I ICQ3 para hFE1 >> 1, considerando que VBE1 = VBE2 y que ICQ1 = ICQ2, la corriente en reposo por la rama de salida ser: ICQ1 = ICQ2 = nI = (ISQ1 / ISD1) I donde n es la relacin entre las corrientes de saturacin inversa (IS) de los transistores de salida y de los diodos. El parmetro n es fcil de lograr en las componentes integradas

controlando la relacin entre las reas de emisor (AEQ1/ AED1), pero es difcil de obtener para el caso discreto. La amplitud mxima del voltaje de seal a la salida sin distorsin VM debe ser proporcionada por Q3 en configuracin emisor comn, ya que la etapa de salida est en configuracin colector comn de ganancia de voltaje cercano a uno. En el semiciclo positivo de Vo al Q1 entregar la corriente mxima a la carga, su corriente de base mxima es aproximadamente Ib1 max IM / hFE1, la cual debe ser suministrada por Q3. Para evitar recortamiento en la forma de onda de la seal de salida, se debe garantizar que Q3 no alcance la regin de operacin de saturacin y que en todo momento su corriente de polarizacin ICQ3 sea mayor que Ib1 max para que los dos diodos se mantengan siempre en conduccin. El valor de ICQ3 se selecciona tpicamente con valores por encima de 1 mA para evitar problemas con las corrientes de fugaz de Q1 y de Q2 pero por debajo de 20 mA para evitar una excesiva disipacin de potencia en reposo de Q3. En el caso de que este valor de ICQ3 sea grande, se hace necesario emplear como transistores de salida un par Darlington complementario como se ver posteriormente. En la figura 6.16 se muestran las lneas de carga esttica y dinmica dibujadas sobre la caracterstica de salida de Q3, indicando la relacin entre su corriente pico y la del punto de operacin.

Fig. 6.16 Lneas de cargas esttica y dinmica en la caracterstica de salida de Q3 Este esquema circuital requiere que la ganancia de voltaje de la etapa excitadora en emisor comn sea elevada, por lo que se deben emplear cargas activas o un resistor RC3 de valor elevado. Para seal de salida sinusoidal, el semiciclo limitante en la entrega de potencia a la carga ser el de menor amplitud. Durante su semiciclo positivo, Q1 entrega una corriente IM a la carga y el valor mximo de VM+ sin distorsin estar limitado por la saturacin de Q3 de acuerdo con: VM+ = VCC/2 ICQ3RE3 - VEC3 sat Vbe1 max El capacitor CE3 en el caso discreto, es de valor elevado y se comporta como una fuente de CD interna de valor ICQ3RE3. Para la electrnica integrada se elimina el mismo pero se toma en cuenta la misma cada de voltaje en RE3 pues se considera pequea la variacin dinmica alrededor del punto de operacin de Q3.

Durante el semiciclo negativo de Vo, Q2 recibe la corriente proveniente de RL pero ahora el valor mximo posible de alcanzar estar limitado por la cada en RC3 que como se dijo anteriormente debe ser de valor elevado. De donde: VM- = VCC/2 Veb2 max ICQ3RC3 Se concluye que VM+ > VM- al ser mucho mayor la cada ICQ3RC3 que VEC3sat, por lo que el semiciclo limitante es el negativo. Esta situacin se mejora con la variante circuital que se analiza a continuacin que emplea el efecto de autoelevacin o boostrap para obtener que VM+ y VM- sean similares. Este efecto es utilizado tanto en la electrnica discreta como en la integrada. AMPLIFICADOR DE POTENCIA CLASE A-B CON SIMETRA COMPLEMENTARIA, CON EFECTO BOOSTRAP Y UNA SOLA BATERA. El circuito mostrado en la figura 6.17 incorpora el efecto de autoelevacin o de boostrap con el objetivo de incrementar el valor de VM- manteniendo una ganancia de voltaje grande en la etapa excitadora. Para lograr esto, RC3 se divide en dos resistores RC3 y RC3 de aproximadamente el mismo valor y su punto de unin se conecta a VA por medio del capacitor Cb que tiene una reactancia despreciable a la menor frecuencia de operacin. Dicha conexin se comporta como una carga activa con resistencia interna muy grande.

Fig. 6.17 Etapa de salida clase A-B complementaria con boostrap El principio de funcionamiento de este esquema es similar al anteriormente discutido: Q1 entrega la seal a la salida durante su semiciclo positivo mientras que Q2 permanece cortado; por otro lado, Q2 recibe la corriente que entrega el capacitor Ca2 actuando como batera interna durante el semiciclo negativo de Vo cuando Q1 est cortado. La polarizacin en clase A-B de los transistores de salida se logra por medio del multiplicador de VBE que se forma con Q4, R3 y R4. El resistor R3 conectado entre la base y el colector de Q4, introduce realimentacin negativa del tipo paralelo-paralelo que le reduce fuertemente su

resistencia interna a valores menores de 150 , que es despreciable desde el punto de vista dinmico. Se le adiciona el resistor R en los emisores de Q1 y de Q2 para incrementar la estabilidad trmica de sus puntos de operacin, pues operan a temperaturas altas; sirven adems como limitador de corriente frente a un posible cortocircuito de salida. Empricamente el valor de R se calcula de: R = 0.0025VCEQ1ja1 Al emplearse radiador en los transistores de salida, el valor de ja1 ser menor y menor ser la cada en R en operacin dinmica, lo que mejora la eficiencia de conversin de potencia. AB como se ver posteriormente. EFECTO BOOSTRAP. Antes de realizar el anlisis esttico y dinmico de este amplificador de potencia de dos etapas, se discutir analticamente todo lo relacionado con el efecto de autoelevacin que permite incrementar el valor de AB sin reducir la ganancia de voltaje de la etapa excitadora. En reposo (Vi = 0), el capacitor Cb (tpicamente de100 F) se carga a un voltaje VCb que se mantiene casi constante durante la operacin dinmica del circuito. Si se desprecia la cada ICQ2R y considerando que por simetra VA = VCC/2, en el rgimen esttico se obtiene que: VCb = VCC/2 - ICQ3RC3 Al circular la corriente IM por RL durante el semiciclo negativo de Vo, de no existir la conexin boostrap, Q3 tiende a cortarse cuando Q2 entrega la corriente Ib2 max. Como el voltaje a travs de Cb se mantiene casi constante, este se comporta como una fuente de voltaje interna que provoca que la corriente por Rc3 sea aproximadamente constante. Esta corriente IRC3 debe ser mayor que la Ib2 max requerida para evitar que Q3 se corte. En rgimen dinmico se calcula dicha corriente de: IRC3 = (VCb Veb2 max IMR) / Rc3 Se debe garantizar en el diseo con efecto boostrap, que durante el semiciclo negativo de salida la corriente Ib2 max que puede entregar Q2 sin que Q3 se corte, sea mayor que la Ib1 max requerida para entregar VM+ a la carga sin que Q3 se sature. Bajo esta condicin para excitacin sinusoidal, el semiciclo limitante en la entrega de la mxima potencia PL posible a la carga sin distorsin ser el positivo, en que como tope Q3 llega a saturarse. Como regla general, para calcular PL mxima en este esquema circuital, se evala la magnitud VM para el semiciclo asociado con la saturacin de Q3; para este caso es el positivo, de donde: VM+ = VCC / 2 VEC3 sat Vbe1 max - IMR IM = VM / (R + RL) = VM+ / RL De donde: VM+ = (VCC / 2 VEC3 sat Vbe1 max) / (1 + R / RL) PL = VM+ IM / 2 = (VM+)2 / 2RL = (IM)2RL/2

Con esto se demuestra que la inclusin del efecto boostrap en este circuito, permite incrementar el valor de PL sin distorsin a la salida y con ello la eficiencia de conversin de potencia AB. Por otro lado, este circuito garantiza que la ganancia de voltaje del paso excitador sea grande. De acuerdo con la conexin realizada en este circuito y para el rango de frecuencias medias, el resistor RC3queda conectado entre la entrada y la salida del seguidor de voltaje formado por Q2 con ganancia de voltaje AVQ2 muy cercana a uno. Esto provoca que la cada de voltaje de CA a travs de RC3 sea muy pequea o nula, lo que simula un valor elevadsimo de resistencia dinmica de carga al paso excitador. Esta se puede evaluar aplicando el Teorema de Miller de: RC3equiv = RC3 /(1 AVQ2) Este resultado se presenta evaluado en la tabla mostrada a continuacin para diferentes valores de AVQ2. Se observa que se pueden alcanzar valores de RC3equiv grandes sin la necesidad de emplear valores altos de RC3 y de RC3. AVQ2 0.9 0.95 RC3equiv 10 RC3 20 RC3 0.99 100 RC3 0.995 200 RC3 0.999 1000 RC3

La ganancia de voltaje del paso excitador emisor comn con resistor en emisor, al considerarlo como de pequea seal y despreciando la resistencia interna del multiplicador de VBE utilizado para polarizar en clase A-B la etapa de salida, se expresa aproximadamente como: AVQ3 = -gm3 Rcarga / (1 + gm3RE3) Rcarga = RC3equiv Ro3 RiQ2

donde:

Los dos primeros trminos de la derecha en la expresin anterior de Rcarga, son mucho mayores que RiQ2, por lo que se desprecian. El valor de RiQ2 se obtiene de una primera aproximacin en el modelo de pequea seal al despreciar la contribucin de hie2: Rcarga = RiQ2 (1 + hFEQ2) (R + RL) Como conclusin se puede plantear que el propsito fundamental del circuito boostrap analizado es proveer la corriente de excitacin necesaria para los transistores de salida cuando manejan seales grandes, incrementando la potencia efectiva que llega a la carga sin distorsin. Tambin posibilita incrementar la ganancia de voltaje AVQ3 del paso excitador.

ANLISIS ESTTICO DEL AMPLIFICADOR DE POTENCIA DE LA FIG. 6.17 (PUNTOS DE OPERACIN DE CADA TRANSISTOR EN REPOSO CON Vi = 0). Transistores de salida Q1 y Q2 complementarios de la etapa de salida en configuracin colector comn. Se considera el voltaje de CD en VA igual a VCC/2 para posibilitar que la variacin en el voltaje de salida sea mxima para excitacin sinusoidal. Para la polarizacin de Q1 y Q2 en clase A-B sin distorsin de cruce, se selecciona la corriente en reposo (ICQ1 = ICQ2) de la caracterstica transferencial iC vs vBE, escogiendo la menor corriente posible situada en su parte lineal y por encima de la curvatura cercana al origen como se muestra en la figura 6.18. Se le adiciona el resistor R en los emisores de Q1 y de Q2 para incrementar la estabilidad trmica de sus puntos de operacin, pues operan a temperaturas relativamente altas. ICQ tpicamente entre 1 y 50 mA. ICQ1 = ICQ2 = ICQ para VBEQ1 = VEBQ2 = VBEQ VCEQ1 = VECQ2 = VCC/2 - ICQR VCC/2 PCQ1 = PCQ2 = VCQ1ICQ1 Fig.6.18 Caracterstica transferencial de Q1. Transistor Q3 de la etapa excitadora en configuracin emisor comn. Emplea un circuito autopolarizado en clase A, donde a travs de R1 conectado entre el punto A y la base de Q3, se introduce realimentacin negativa para estabilizar su comportamiento esttico y dinmico. Para analizar la estabilidad de CD de este circuito de acuerdo con esta conexin, si al variar la temperatura VA tiende a crecer, IBQ3 e ICQ3 decrecen, por lo que VEC3 crece y VA se reduce automticamente. En reposo y por la simetra del sistema, la corriente ICQ3 es la misma que circula por los resistores RC3y RC3, de donde si VA = VCC/2: ICQ3 = (VCC/2 VEBQ2 ICQ2R) / (RC3+ RC3) VECQ3 = VCC/2 VBEQ1 ICQ1R Transistor Q4 del multiplicador de VBE clase A en configuracin emisor comn. Este circuito para comportarse como una fuente de voltaje de CD ideal requiere que hFE4 sea mucho mayor que uno, con lo que se obtiene que: ICQ4 = ICQ3 - IBQ1 VBEQ4 / R4 VCEQ4 = VBEQ4 (1 + R3 / R4)

ANLISIS DINMICO DEL AMPLIFICADOR DE POTENCIA DE LA FIG. 6.15.

Al aplicar la seal de entrada VS, la etapa excitadora emisor comn defasa 180o dicha seal. Para el semiciclo negativo de VS, Q1 conduce y Q2 se corta, mientras que para su semiciclo positivo Q1 se corta y Q2 conduce. En el primer caso, cuando se entrega la mxima corriente IM a la carga RL, el transistor Q1 nunca llega a saturarse pero Q3 s. Al trazarse la lnea de carga dinmica en la caracterstica de salida de Q1 como se muestra en la figura 6.19 se tiene que:

Fig. 6.19 Lnea de carga dinmica Donde: VCE1min = Vbe1max + VEC3sat > VCE1sat VM = VCEQ1 Vce1min VCC/2 Vce1min IM = Icmax - Icmin La potencia efectiva de seal entregada a la carga para el semiciclo positivo, que es el limitante de acuerdo con la conexin del boostrap en esta variante, se calcula de: PL = VM+ IM /2 = (VM+)2 /2RL = (IM)2RL/2 VM+ = VM RL /(R + RL) = (VCC / 2 VEC3 sat Vbe1 max) / (1 + R / RL) IM = VM /(R + RL) = VM+/RL La potencia promedio entregada por VCC a Q1 durante el semiciclo positivo de Vo es: PCC = VCC(ICQ1 + IM / ) Para circuitos de este tipo con una sola batera y durante el semiciclo negativo de Vo, el voltaje a travs de Ca2 entrega la energa requerida funcionando como una fuente de CD interna.

La eficiencia de conversin de potencia para esta etapa de salida clase AB se calcula de: AB = PL/PCC = 100(VM+IM / 2) / [VCC (ICQ1 + IM/ )] % Para el caso ideal, al tomar a VM+ = VCC/2 e ICQ = 0, se tiene que PLmax ideal es aproximadamente VCC2/8RL, por lo que la AB mxima posible a obtener es de 78.5 %, similar a la obtenida en la variante clase B. La potencia promedio mxima disipada en los colectores de Q1 y Q2 que permite disear el radiador, similar que para la variante clase B se calcula de: PC1 max = PC2 max = (VCC)2 / 42 (R + RL) + ICQVCEQ Tj max = TA max + ja PC max ja = jc + cs + sa De la relacin entre las expresiones de PC1 max y PLmax ideal se tiene que aproximadamente: PC1 max = 0.2 PLmax ideal Esta relacin no debe ser usada como criterio de seleccin del tipo de transistor de potencia, pues lo hace operar en condiciones desventajosas. Un criterio de seleccin mas adecuado desde el punto de vista prctico y de fiabilidad es: PC adm = 0.4 PLmax Cuando los transistores de salida alimentan a la carga a una frecuencia de operacin por debajo de 2 Hz, el disipador es incapaz de sacar el calor que se genera en los colectores con la velocidad requerida, por lo que el concepto de potencia promedio disipada PCmax pierde validez. El criterio de seleccin de los transistores para estas aplicaciones de muy baja frecuencia se debe relacionar con el concepto de potencia instantnea mxima (Pc max). En los amplificadores de potencia con simetra complementaria, Q1 y Q2 trabajan durante semiciclos opuestos. En la caracterstica de salida de Q1, al trazarse la lnea de carga dinmica tangente a la hiprbola de la potencia mxima que admite el transistor, como muestra la figura 6.20, la potencia mxima instantnea (Pc1max) se alcanza dos veces en el semiperodo positivo de Vo.

Fig. 6.20 Potencia mxima instantnea en el semiperodo positivo de Vo. Se propone el siguiente criterio de seleccin para los transistores de potencia, en aplicaciones de muy baja frecuencia y para sistemas de muy alta fiabilidad: PC adm = PC max = 0.5 PL max Para el amplificador clase A-B con simetra complementaria pero con dos bateras, se presenta a continuacin las expresiones principales que difieren con respecto al previamente analizado: PCC = 2VCC(ICQ + IM / ) PC1 max = PC2 max = (VCC)2 / 2 (R + RL) + ICQVCEQ Con relacin a la ganancia de voltaje de este amplificador de potencia, ya se explic que R1 de acuerdo con su conexin introduce realimentacin negativa, del tipo paralelo-paralelo. La ganancia que se estabiliza para este caso es RMSF = Vo/Vs, que para To = RMS >>1, se cumple que: RMSF = Vo/Is = RMS / (1 + RMS) 1/ = -R1 pues = -1/R1 AVSF = Vo/Vs = RMSF/RS -R1/RS Siempre que To >>1 de acuerdo con el resultado anterior, se tiene que AVSF es independiente de los parmetros del transistor y de la temperatura. El valor de AVSF calculado, me permite relacionar el nivel del voltaje de salida necesario para desarrollar la PL mxima en la carga con el valor de Vs requerido. Por otro lado, la realimentacin negativa presente en este esquema de salida disminuye la distorsin lineal que introduce el circuito as como la resistencia de entrada Rif. Para el caso que To >>1 se puede considerar que Rif 0, por lo que Vs alimenta a un resistor de valor aproximado Risf = RS, el cual puede ser el de salida de la etapa anterior. Idealmente RS debe ser lo mayor posible para excitar al amplificador de potencia por corriente y disminuir la distorsin.

AMPLIFICADOR DE POTENCIA CLASE A-B CON SIMETRA CUASICOMPLEMENTARIA, CON EFECTO BOOSTRAP Y UNA SOLA BATERA. En amplificadores de gran seal de alta potencia (discretos o integrados), se deben utilizar pares Darlington como transistores de salida, para evitar que la etapa excitadora disipe mucha potencia innecesariamente. Diferentes variantes de la estructura Darlington se muestran en la figura 6.21.

Fig. 6.21 Variantes de la estructura Darlington. Tanto con componentes discretas como integradas, en los amplificadores de potencia con simetra complementaria se hace difcil parear dos transistores con caractersticas similares siendo uno NPN y otro PNP. En cambio, los transistores de potencia del mismo tipo se logran parear con menor dificultad, por lo que se han desarrollado los esquemas de salida cuasi-complementarios, como el mostrado para una sola batera VCC en la figura 6.22.

Fig. 6.22 Amplificador de potencia con simetra cuasi-complementaria Loa transistores Q1 y Q2 as como Q1 y Q2 deben tener caractersticas similares. La operacin de este circuito es casi idntica al de simetra complementaria analizado anteriormente. Sin embargo, existe una diferencia esencial debido a la inestabilidad potencial en el dominio de la frecuencia que introduce la estructura Q2-Q2, que no ocurre en la etapa de salida complementaria. Esto se ver posteriormente. En condiciones estticas Q1-Q1 y Q2-Q2 estn polarizados en clase A-B, o sea en el umbral de conduccin para suprimir la distorsin de cruce. Esta polarizacin de aproximadamente 3VBE inicio cond 3(0.55) = 1.65V que esta conectada entre las bases de Q1 y Q2 la tiene que imponer el multiplicador de VBE a travs de VCEQ4. El punto A presenta un potencial igual a VCC/2 para operacin simtrica a la salida. Los resistores R contribuyen a estabilizar la polarizacin de Q1 y de Q2 mientras que R1 proporciona un camino a sus corrientes de fuga y permite adems incrementar las hFE de Q1 y de Q2. El capacitor Cb introduce el efecto boostrap, que posibilita el aumento de la ganancia de voltaje de la etapa excitadora as como el incremento de la potencia en la carga y de la eficiencia de conversin de la etapa de salida. En condiciones dinmicas, el paso de la seal Vs a travs de este amplificador sufre desiguales inversiones de fase en cada semiciclo. Para el semiciclo negativo, a medida que Vs sea mas negativo, Q3 tiende a cortarse lo que provoca que Q1-Q1 incrementen fuertemente su conduccin y Q2-Q2 vayan a corte. Como Q1-Q1 estn conectados en configuracin colector comn, la seal solo sufre una inversin introducida por la etapa excitadora en emisor comn (Q3). Por ser negativa la realimentacin de alterna introducida por R2, no existe posibilidad de oscilacin incluso con carga capacitiva. Cuando Vs invierte su polaridad, entonces Q1-Q1 se cortan mientras que Q2-Q2 comienzan a conducir fuertemente. La seal en el colector de Q3 que est invertida en fase respecto a Vs, vuelve a ser invertida por Q2 antes de ser inyectada a la base de Q2, que la vuelve a

invertir. Las dos etapas asociadas con Q2 y Q2 de acuerdo con la trayectoria de la seal estn en configuracin emisor comn. Este paso de la seal por Q3, Q2 y Q2 sufre tres inversiones de fase antes de llegar a la carga. Aunque por la relacin de fase a frecuencias medias an existe realimentacin negativa hacia la base de Q3, en la regin de frecuencias altas cada transistor introduce un defasaje adicional que para el caso de carga capacitiva puede provocar oscilacin en el amplificador. Normalmente para evitar la posibilidad de oscilacin se inserta un capacitor entre el colector y la base de Q3 de algunos cientos de pF para mejorar el margen de fase y con ello Q2-Q2la estabilidad de frecuencia de todo el amplificador. Este ltimo capacitor puede tambin ser conectado entre el colector de Q3 y el comn. De acuerdo con la conexin del boostrap en este circuito, el semiciclo negativo es quin limita la potencia mxima de seal que se le puede entregar a la carga RL. Los transistores Q2 y Q2 nunca pueden saturarse a diferencia de Q3 que s. Por otro lado, el capacitor CE3 de valor alto, se cargar en reposo al potencial promedio ICQ3RE3 y mantendr su carga en el rgimen dinmico. En resumen, las principales expresiones que se usarn para el clculo de los ndices de este amplificador de potencia son: VM- = VCC/2 Veb2max VCE3sat - ICQ3RC3 PL = VM- IM /2 = (VM-)2 /2RL = (IM)2RL/2 donde IM = VM- /RL PCC = VCC(ICQ + IM / ) AB = PL/PCC = 100(VM- IM / 2) / [VCC (ICQ1 + IM/ )] % PC1 max = PC2 max = (VCC)2 / 42 (R + RL) + ICQVCEQ AVSF = Vo/Vs = RMSF/RS -R2/RS CIRCUITOS DE PROTECCIN EN AMPLIFICADORES DE POTENCIA. Una vez seleccionado la resistencia trmica (sa) del disipador de potencia de los transistores de salida del amplificador de potencia, estos pueden soportar sin fallar un cortocircuito a la salida durante algunos minutos. En la mayora de los casos, las bocinas que manejan los amplificadores de audio se encuentran lejos del circuito de potencia, el cual se debe proteger ante posibles cortocircuitos de salida para limitar la corriente por los transistores a valores seguros. Un circuito de proteccin simple que evita daos permanentes bajo condiciones de sobrecargas en la corriente de salida es el mostrado en la figura 6.23. Estos circuitos de proteccin se disean para estar inactivos bajo condiciones normales de operacin y solo se activan cuando aparece un fallo. En este circuito, el transistor Q1 Q2 puede destruirse si la salida es conectada a VCC a VEE respectivamente.

Fig. 6.23 Etapa de salida con proteccin contra cortocircuito El principio de funcionamiento de este circuito es el siguiente: siempre que las corrientes por los emisores de Q1 y Q2, sea inferior a la de activacin de la proteccin definida por (0.5V/R), los transistores Q5 y Q6 se mantendrn cortados. Cuando la diferencia de potencial a travs de R sea mayor de 0.5V producto del incremento de la corriente de salida debido a una sobrecarga, el transistor Q5 Q6 comienza a conducir sustrayendo la corriente de base disponible para Q1 Q2 respectivamente. Cuando la proteccin entra en operacin, limita la disipacin de potencia de los transistores de salida para una corriente mxima de aproximadamente (0.7V/R). Valores tpicos de esta corriente mxima estn en el rango de 10 a 50 mA para amplificadores operacionales comerciales. Este mtodo de proteccin funciona adecuadamente cuando la corriente de base de cada uno de los transistores de salida est limitada y es predecible, como ocurre para este circuito con Q1 donde la Ib1max como tope puede valer Io. Para el caso de Q2, el valor de Ib2max depender de la capacidad mxima de corriente de Q3 que al saturarse pudiera extraer suficiente corriente de base de Q2 para inhibir la accin de proteccin a la salida. En el circuito anteriormente analizado, se adiciona el transistor de proteccin Q7 que muestrea la cada de potencial a travs de RE3, para limitar la corriente de base disponible para Q3.

AMPLIFICADOR DE POTENCIA CLASE A-B CON ETAPA DE ENTRADA DIFERENCIAL. A los amplificadores de salida clase A-B previamente estudiados, se les puede incrementar el nivel de potencia efectiva que entregan a la carga si se le adiciona una etapa diferencial en su entrada y se reemplaza el circuito Boostrap por una carga activa (Q5), como muestra la figura 6.23. La corriente en reposo de Q5 debe ser mayor que Ib1max = IM/(1 + hFE1min).

Fig. 6.23 Amplificador de potencia con etapa de entrada diferencial La etapa de salida complementaria utiliza transistores de potencia Darlington. Este circuito emplea dos bateras, lo que permite el acoplamiento directo de su salida a la carga RL. En condiciones de reposo, sin seal de entrada aplicada, el voltaje de salida CD es cero por lo que se puede eliminar el capacitor de acoplamiento de varios miles de F. La polarizacin en clase A-B de Q1 y Q2 se logra con el multiplicador de VBE (Q4). Por otro lado, los amplificadores que emplean el circuito Boostrap, requieren de un capacitor de decenas de F. A bajas frecuencias para niveles de potencia elevados, este capacitor limita al circuito de entregar la corriente requerida, lo que provoca distorsin. En el circuito analizado, la fuente de corriente asociada con Q5, entrega la corriente necesaria para excitar al transistor de potencia Q2 sin que aparezca la distorsin. El diodo Zener D1 fija la corriente por el resistor R6 que alimenta a la etapa diferencial de entrada, Si Q1 y Q2 se seleccionan con el parmetro hFE de valor elevado, el voltaje de CD en sus bases es cero. Por consiguiente, debido a la conexin de Rf en este circuito, el voltaje de salida en reposo en el nodo A (VA) es cero. Esto es una caracterstica tpica del empleo del diferencial como etapa de entrada en amplificadores de potencia realimentados para reducir considerablemente el voltaje de offset de CD en la carga. La realimentacin negativa del tipo serie-paralelo (Af = AVF) que se aplica a la base de Q2 a travs de la red R1, Rf y C1, incrementa la impedancia de entrada vista por la base de Q1,

reduce la impedancia de salida del amplificador e introduce una ganancia de voltaje AVF de aproximadamente (1 + Rf/R1). El diodo Zener D1 no solo mantiene la corriente de polarizacin en la etapa de entrada diferencial pues tambin introduce un filtrado al voltaje de ondulacin de la batera negativa. Por otro lado, el inductor L1 y el resistor R20 conectados en serie con la carga RL, previene al circuito de oscilar en frecuencias altas para cargas capacitivas. El capacitor de compensacin CC de 50 pF conectado en Q5 tambin mejora la estabilidad del circuito en frecuencias altas. El circuito de proteccin contra cortocircuitos a las fuentes antes analizado es recomendable incluir para proteger los transistores de salida. El resistor R11 limita la mxima corriente de colector de Q3 cuando aparece un cortocircuito a la salida. En resumen, las principales expresiones que se usarn para el clculo de los ndices de este amplificador de potencia son: VM+ = VCC Vbe1max VEC3sat - ICQ3RE3 IMR PL = VM+ IM /2 = (VM+)2 /2RL = (IM)2RL/2 donde IM = VM+ /RL PCC = 2VCC(ICQ1 + IM / ) AB = PL/PCC = 100(VM+ IM / 2) / [2VCC (ICQ1 + IM/ )] % PC1 max = PC2 max = (VCC)2 / 2 (R + RL) + ICQ1VCEQ1 AVF = Vo/Vi 1/ = 1 + Rf/R1 para To = AV >> 1