ASSOCIAO EDUCACIONAL DOM BOSCO FACULDADE DE ENGENHARIA DE RESENDE CURSO DE ENGENHARIA ELTRICA / ELETRNICA

REGISTRADORES

LIANA DE SOUZA RITTER

RESENDE - RJ

2 02 de Outubro de 2012

LIANA DE SOUZA RITTER

REGISTRADORES

Relatrio de experimento apresentado Associao Educacional Dom Bosco, Faculdade de Engenharia de Resende, como exigncia da disciplina de Circuito Lgico e Sistemas Digitais do Curso de Engenharia Eltrica/Eletrnica, para Grau parcial do 4 Bimestre.

Orientadora: Professora Bruna Tavares

RESENDE

3 02 de Outubro de 2012 SUMRIO INTRODUO....................................................................................................... FUNDAMENTAO TERICA......................................................................... OBJETIVO.............................................................................................................. 3 3 5

1 2 3

MATERIAIS MTODOS E RESULTADOS.............................................................................. Experincia 1.................................................................................................... Experincia 2.................................................................................................... Experincia 3.................................................................................................... Experincia 4.................................................................................................... EXERCCIOS......................................................................................................... CONSIDERAES FINAIS................................................................................. REFERNCIAS.....................................................................................................

5 5 6 8 9 10 10 10

4 INTRODUO Os registradores so grupos de elementos de memria que trabalham em conjunto como uma nica unidade. Os registradores mais simples guardam palavras binrias, outros modificam a palavra guardada, somando 1 ou descontando bits para a direita ou para a esquerda. Este trabalho relata um experimento em laboratrio, realizado em grupo, nos quais foram testados e observados os funcionamentos de alguns flip-flops. Os resultados observados foram relatados nas tabelas que seguem.

1 FUNDAMENTAO TERICA Deslocador O deslocador serve para mover um conjunto de bits de uma ou mais posies para a esquerda ou direita. Dependendo do tipo de deslocamento, podem ser inseridos '0's para as posies que ficam vagas medida que os bits correspondentes vo sendo deslocados. Para os nmeros cuja representao coloca o bit de sinal no bit mais esquerda, normalmente esse bit replicado quando os bits so deslocados para a direita. Deslocamento para a direita de 2 bits: 00001111 --> 00000011 Deslocamento para esquerda de 3 bits 00001111 --> 01111000 Deslocamento para a direita de 2 bits de valor negativo em complemento a dois: 10001111 --> 11100011 Note que para cada bit deslocado para a direita, corresponde a uma diviso inteira por 2: 00011100 --> 00000111 28 --> 7

E para cada bit deslocado para a esquerda, corresponde a uma multiplicao por 2: 00001111 --> 01111000 15 --> 120

Figura: Representao de Deslocador de n Bits

Registrador de deslocamento

Figura: Representao do Registrador de Deslocamento

Composto por uma srie de Latches ou Flip-Flops, onde a sada Q de um est acoplada a entrada D do seguinte. Aplicaes: As UALs dos processadores tm registradores de deslocamento (esquerda, direita e em anel). Converso srie para paralelo e vice-versa.

No exemplo acima os ltimos 4 valores da seqncia so armazenados do registrador de deslocamento. Registrador de Deslocamento com Carga Paralela

Figura: Esquema de Registrador de Deslocamento com Carga Paralela

Registrador de Deslocamento Universal Armazena 4 valores Entradas seriais ou paralelas Sadas seriais ou paralelas Permite o deslocamento esquerda ou direita Desloca novos valores esquerda ou direita

Figura: Representao do Registrador de Deslocamento

Considere um dos quatro flip-flops Prximo valor no prximo ciclo de clock:

Figura: Representao do Registrador de Deslocamento

2 OBJETIVOS O objetivo do experimento foi verificar o funcionamento do

3 MATERIAIS - Prot-o-board - Fios jumpers - 2 x CI 74LS74 - 3 x CI 74LS00

4 MTODOS E RESULTADOS Realizamos experincias com CIs no prot-o-board 4.1 EXPERINCIA 1:

O circuito da figura foi montado, utilizando dois CIs 74LS74. Foi consultada a folha de dados para fazer a ligao da alimentao onde o pino 14 ficou no Vcc +5 V e o pino 7 no GND.

Figura Registrador de 4 Bits

Depois da montagem, foi possvel verificar o funcionamento do circuito e completar a tabela 1.

ENTRADAS B C 0 0 CLOCK H descida SADAS L2 L1

A 0

D 0

L3

L0

10
0 1 1 1 1 0 0 1 0 0 0 0 1 1 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 1 0 1 descida descida descida descida descida descida descida descida descida descida

Tabela 1 Resultados Obtidos para Experincia 1: Registrador de 4 Bits O circuito da Figura 1 se destina a carregar no registrador, aps aplicao de clock, a palavra selecionada por A, B, C e D. O circuito muito primitivo para ser de qualquer uso.

4.2 EXPERINCIA 2: O circuito da figura foi montado:

Figura 5 Registrador de 4 Bits Melhorado

Depois da montagem, foi possvel verificar o funcionamento do circuito e completar a tabela 2.

LOAD ENTRADAS CLOCK CLEA SADAS

11
(CARGA) G 0 0 0 1 0 1 0 R F 1 1 1 1 1 1 1

A 0 1 1 1 0 0 1

B 0 0 1 1 0 0 1

C 0 1 1 1 0 1 1

D 0 0 0 0 0 1 1

H 0 subida subida subida subida subida subida

L3

L2

L1

L0

Tabela 2 Resultados Obtidos para Experincia 2: Registrador de 4 Bits Melhorado Da tabela 4, observa-se: 1) Tem-se F = 0, logo as sadas

4.2.1 Concluso Pode-se observar que a transferncia de informao da entrada D para a sada se fez na subida do clock, e que as entradas podem mudar de estado durante a permanncia do clock em 1 ou 0, sem alterao da sada.

4.3 EXPERINCIA 3:

12 O circuito da figura 6 foi montado, mas antes da montagem o grupo consultou a folha de dados para fazer a ligao da alimentao onde o pino 14 ficou em Vcc +5 V e o pino 7 em GND.

Figura 6 Circuito para teste do Preset e do Clear.

Depois da montagem, foi possvel verificar o funcionamento do circuito e completar a tabela 3. Entradas Clear Clock B C 1 0 1 1 1 0 1 0 1 1 1 0 0 0 0 0 0 1 0 1 0 0 Sada D D 0 0 0 0 0 0 0 1 1 1 0 Q L1 0 0 0 1 1 1 0 0 0 X X Q L2 1 1 1 0 0 0 1 1 1 X X

Preset A 1 1 1 0 0 1 1 1 1 0 0

Tabela 3 Tabela de funcionamento do Preset e do Clear.

4.3.1 Concluso

13

Pode ser notado, pela tabela de funcionamento, que um 0 na linha do Preset faz a sada Q ir para o nvel 1 (preseta a sada), e um 0 na linha clear faz a sada Q ir para 0 (limpa a sada); e que as linhas Preset e clear tm prioridade sobre as outras linhas de entrada (no caso D e clock). Pela informao das ltimas duas linhas da tabela, v-se que a atuao de Preset e do clear simultaneamente, faz com que a sada Q e Q barrado fique em nvel 1, perdendo assim a caracterstica de serem complementares.

4.4 EXPERINCIA 4: O circuito da figura 7 foi montado, mas antes da montagem o grupo consultou a folha de dados para fazer a ligao da alimentao onde o pino 14 ficou em Vcc +5 V e o pino 7 em GND.

Figura 7 Circuito para teste do tset-up

Depois da montagem, foi possvel verificar o funcionamento do circuito e completar a tabela 4 Entradas D=ck C 0 0 1 Clear B 0 1 1 Q L1 0 0 0 Sadas Q L0 1 1 1

Tabela 4 Tabela de funcionamento do circuito da figura 7

14 Quando a chave C vai de 0 para 1, a sada deveria mudar de 0 para 1, pois a entrada D est com 1 edge positivo do clock. Isto no ocorreu devido ao set-up-time, pois a informao nas linhas de entrada deve estar disponvel um tempo antes do aparecimento do edge positivo do clock, tempo este chamado de tset-up (setamento). Depois de completar a tabela verdade o circuito da figura 7 foi modificado como mostra a figura 8. Este circuito fornece um atraso entre o dado e o clock. No experimento, 4 inversores foram suficientes para obter o atraso. Caso no fosse, era s aumentar o nmero de inversores.

Figura 8 circuito da figura 7 modificado

4.4.1 Concluso Com a modificao introduzida, o atraso de tempo dos Gates inversores promoveu o tset-up. Deste modo, o dispositivo funcionou corretamente. A figura 9 mostra as formas de onda do ocorrido.

Figura 9 Forma de onda do circuito da figura 8

15 EXERCCIOS a) Com um flip-flop J-K pode-se construir um flip-flop D. 1. Certo b) As linhas de Preset e de Clear prevalecem sobre as outras linhas de entrada. 1. Certo c) Em flip-flop Mestre- escravo o funcionamento correto exige que o clock: 2. Tenha um Edge positivo. d) O tempo set-up em um flip-flop D exige que: 2. A entrada esteja presente antes do clock.

CONSIDERAES FINAIS Com os testes realizados o grupo pode ver na prtica a teoria estudada em sala de aula, comprovando-a com os dados anotados na tabela verdade de cada CI utilizado.

16

REFERNCIAS FLIP-FLOP. Disponvel em <http://www.ifi.unicamp.br>. Acesso em Setembro de 2011. LGICA SEQUNCIAL: FLIPFLOPS. Disponvel em <sc.upe.br/.../Circuitos2_Aula3_LogicaSequencialFlipFlops_corrigido.ppt>. Acesso em Setembro de 2011. http://www.dcc.ufrj.br/~gabriel/circlog/Registradores.pdf http://www.costajr.pro.br/docs/A1TDG/cap_06_registradores_exp_01_03.pdf