Teorema del centroide de Pappus

Teorema del centroide de Pappus, tambin conocido como teorema de Guldin, teorema de PappusGuldin o teorema de Pappus, es el nombre de dos teoremas que relacionansuperficies y volmenes de slidos de revolucin con sus respectivos centroides. Los teoremas se les atribuyen a Pappus de Alejandra y a Paul Guldin.

[editar]Primer

teorema

El rea A, de una superficie de revolucin generada mediante la rotacin de una curva plana C alrededor de un eje externo a C sobre el mismo plano, es igual a la longitud de C, s, multiplicada por la distancia, d, recorrida por sucentroide en una rotacin completa alrededor de dicho eje.

Pappus de Alejandra, Paul Guldin

Por ejemplo, el rea de la superficie de un toro de radio menor y radio mayor es

Entindase como radio menor al radio de la superficie circular transversal. El radio mayor es el radio de la circunferencia mayor generatriz.

[editar]Segundo

teorema

El volumen, V, de un slido de revolucin generado mediante la rotacin de un rea plana alrededor de un eje externo, es igual al producto del rea, A, por la distancia, d recorrida por su centroide en una rotacin completa alrededor del eje.

Pappus de Alejandra, Paul Guldin

Por ejemplo, tambin el volumen de un toro de radio menor y radio mayor es

Donde

es el radio de la circunferencia menor transversal y

es el radio de la circunferencia

mayor o generatriz.

7. Sumadores
Un sumador es un circuito que realiza la suma de dos palabras binarias. Es distinta de la operacin OR, con la que no nos debemos confundir. La operacin suma de nmeros binarios tiene la misma mecnica que la de nmeros decimales. Por lo que en la suma de nmeros binarios con dos o ms bits, puede ocurrir el mismo caso que podemos encontrar en la suma de nmeros decimales con varias cifras: cuando al sumar los dos primeros dgitos se obtiene una cantidad mayor de 9, se da como resultado el dgito de menor peso y me llevo" el anterior a la siguiente columna, para sumarlo all. En la suma binaria de los dgitos 1 + 1, el resultado es 0 y me llevo 1, que debo sumar en la columna siguiente y pudindose escribir 10, solamente cuando sea la ltima columna a sumar. A este bit ms significativo de la operacin de sumar, se le conoce en ingls como carry (acarreo), equivalente al me llevo una de la suma decimal. Semisumador. Es un dispositivo capaz de sumar dos bits y dar como resultado la suma de ambos y el acarreo. La tabla de verdad correspondiente a esta operacin sera: Entradas Salidas A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 S 0 1 1 0

Con lo que sus funciones cannicas sern:

Que una vez implementado con puertas lgicas, un semisumador tendra el circuito:

Imagen 20. Elaboracin propia Sumador completo. Presenta tres entradas, dos correspondientes a los dos bits que se van a sumar y una tercera con el acarreo de la suma anterior. Y tiene dos salidas, el resultado de la suma y el acarreo producido. Su tabla de verdad ser:

Entradas A B 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1

Salidas S 0 1 1 0 1 0 0 0

C-1 C 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1

Sus funciones cannicas sern:

Que una vez simplificadas quedaran:

O bien:

Una vez implementado con puertas lgicas el sumador presentara cualquiera de los siguientes circuitos:

Imagen 21. Elaboracin propia

Imagen 22. Elaboracin propia

Aunque, como ya hemos dicho en otros casos, en realidad estos circuitos no se cablean con puertas lgicas, si no que forman parte de circuitos integrados como el CI 7483, que es un sumador de cuatro bits.

Imagen 23. Elaboracin propia

El esquema

Imagen 24. Elaboracin propia

El esquema mostrado en la figura es el conexionado interno que presenta dicho sumador de 4 bits, configurado dentro del CI 7483.

Imagen 25. alldatasheet.

Caractersticas del sumador de 4 bits 7483: Es un sumador completo que ejecuta la suma de dos nmeros binarios de cuatro bits. Hay salida de suma por cada bit y el acarreo resultante (C4), se obtiene del cuarto bit. Est diseado para velocidades medias-altas de funcionamiento, con bits mltiples de suma en paralelo y acarreo en serie.

Tensin de alimentacin.......................4,5V a 5,25V. Temperatura de funcionamiento.............0 a 70C. Cargabilidad de salida normalizada C4......5 U.L.

Cargabilidad de las salidas de suma.........10 U.L. Tensin de entrada alta mnima..............2V. Tensin de entrada de alta mxima.........0,8V.

Para sumar nmeros de ms de un bit, tambin se recurre al conexionado de sumadores binarios en paralelo, donde el acarreo de la suma de dos dgitos ser una entrada a sumar en el paso siguiente. En este caso se precisan tantos semisumadores como bits tengamos que sumar. El montaje de la figura posterior tiene un funcionamiento idntico al del CI 7483, aunque presenta incompatibilidades a nivel de pines.

Imagen 26. Elaboracin propia

8. Restadores
De modo similar a lo comentado con el sumador, podramos construir un semi-restador en el que las entradas sern M = minuendo, S = sustraendo, y las salidas D = diferencia, P = cifra prestada. Debe cumplir la siguiente tabla de verdad: Entradas Salidas M 0 0 1 S 0 1 0 D 0 1 1 P 0 1 0

Con lo que sus funciones cannicas sern:

Cuya posible implementacin se muestra en la figura:

Imagen 27. Elaboracin propia En realidad este circuito no existe ya que para realizar restas se emplean sumadores, puesto que una resta de dos nmeros es igual a la suma de uno con el negativo del otro. Para lo que se utiliza el mtodo de complemento a uno (invertir todos los bits uno a uno, es decir cambiando 1 por 0 y 0 por 1), o bien el mtodo de complemento a dos, aadindole un bit de signo. Pero no vamos a explicar este mtodo de operar

9. Detectores/generadores de paridad
Los circuitos electrnicos digitales se basan en la transmisin y el procesamiento de informacin, lo que hace necesario verificar que la informacin recibida es igual a la emitida; no suelen producirse errores, por lo que cuando ocurren en la mayora de los casos el error en la transmisin se produce en un nico bit. El mtodo ms sencillo y eficaz de comprobacin de la transmisin de datos consiste en aadir a la informacin transmitida un bit ms, con la misin de que el nmero de 1 transmitidos en total sea par (paridad par), o impar (paridad impar). Detectores/generadores de paridad Los generadores de paridad par son aquellos circuitos que generan un 0 cuando el nmero de 1 en la entrada es par y un 1 cuando es impar, en el caso de dos bit, sera como se muestra en la tabla de verdad:

Entradas Salidas A 0 0 1 1 B 0 1 0 1 P 0 1 1 0 I 1 0 0 1

P = paridad par, es decir un nmero de 1 par. I = paridad impar, es decir un nmero de 1 impar. Las funciones cannicas sern:

Cuya posible implementacin se muestra en la figura:

Imagen 28. Elaboracin propia Como venimos comentando a lo largo de todo el tema estos circuitos no se suelen cablear, sino que se presentan como circuitos integrados, un ejemplo de generadores de paridad sera el CI 74180.

10. Otros circuitos lgicos: ALU

ALU son las siglas de Aritmethic Logic Unit, es decir, Unidad Lgico Aritmtica. Se trata de un circuito integrado con la capacidad de realizar diferentes operaciones aritmticas y lgicas (es decir, del lgebra de Boole), con dos palabras de n bits Se pueden encontrar como circuitos independientes, y tambin como bloque funcional dentro de los microprocesadores y microcontroladores.

En general, las operaciones matemticas estn codificadas en binario natural y en complemento a 2 para las restas, pero se pueden codificar en otros cdigos, como por ejemplo BCD natural. El ms conocido es 74LS181, que es una ALU de 4 bits, que puede realizar hasta 32 funciones diferentes (16 lgicas y 16 aritmticas), trabaja con nmeros binarios de 4 bits, aunque se pueden conectar en cascada para aumentar el nmero de bits. Este circuito integrado tiene como entradas:

Los cuatro bits del operando A. Los cuatro bits del operando B. Entradas de seleccin (para seleccionar la operacin a realizar, entre 16). Entrada de acarreo, por si viene de un integrado con el resultado de menor peso. Entrada de control, para seleccionar si la operacin a realizar deber ser aritmtica o lgica. Como salidas tiene los 4 bits del resultado, ms una salida comparador (A = B) y salidas de acarreo. Como curiosidad decir que este circuito integrado trabaja con lgica inversa en las entradas de datos y en las salidas, es decir, que para estos pines se invierte el significado de los 1 y los 0. Aunque es posible hacerlo trabajar con lgica directa. Configuracin de pines del CI 74LS181

Imagen 29. Elaboracin propia

Tabla con las funciones que pueden realizarse con el 74LS181