GRUPO A BALOTARIO CAPITULO 1: INTRODUCCION: PARALELISMO E INCREMENTO DE PRESTACIONES 1. Cul es el primer concepto de arquitectura?

La arquitectura de un computador es la estructura del computador que un programador en lenguaje maquina debe conocer para escribir un programa correcto. 2. Enuncie los elementos de los que est constituido la arquitectura del computador. Registros Memoria Conjunto de instrucciones Modos de direccionamiento Codificacin de instrucciones.

3. Cules son las distintas estructuras de niveles propuestas para el computador? Niveles conceptuales de Blaaw Niveles estructurales de Bell y Newell Niveles de interpretacin de Levy Niveles funcionales de Tanenbaum.

4. Enuncie la estructura que integra los niveles de Bell y Newell con los de Levy y Tanenbaum Nivel de componentes Nivel de circuito electrnico Nivel de lgica digital Nivel de transferencia entre registros (RT) Nivel de sistema computador

Nivel de sistema operativo Niveles software superiores

5. Enuncie los puntos de vista que hay sobre la arquitectura abstracta de un computador. Interfaz del programador. Interfaz del diseador de hardware.

6. A que se denomina micro-arquitectura y con qu fin se utiliza? Es el conjunto de recursos y mtodos que son utilizados para satisfacer las especificaciones que establece la arquitectura. 7. Cul es el objetivo del estudio de la arquitectura de computadoras? Evaluar las prestaciones y caractersticas del computador y analizar su comportamiento. Disear y/o configurar un sistema para que se ajuste a los requisitos establecidos. Aprovechar las caractersticas del computador.

8. Qu es lgica combinacional? Es todo sistema digital en el que sus salidas son funciones exclusivas del valor de sus entradas en un momento dado sin que interrumpan en ningn caso estados anteriores de las entradas o de las salidas. 9. Mencionar algunos factores relacionados con el consumo de energa de los CI Aumento de la densidad de transistores y del funcionamiento a frecuencias altas. Densidad de potencia Potencia pico y potencia dinmica Energa necesaria para realizar un clculo.

10. Defina MIPS/W

Relacin entre instrucciones ejecutables y energa consumida. (Millones de Instrucciones por Segundo por Watio.) Es el cociente de volumen de clculo y energa necesaria. Es tambin una unidad de referencia para determinar el consumo de energa. 11. En qu consiste el mtodo de especulacin? Permite iniciar clculos antes de que hayan terminado las instrucciones de las que depende que el resultado de dichos clculos sea til o correcto. 12. Mencionar algunos mtodos para reducir el consumo de energa. Memoria: o Desconectar la memoria cuando no vaya a utilizarse durante un tiempo largo. o Compresin de cdigo. Buses: o Codificar las direcciones mediante cdigo Gray. o Transmitir la diferencia entre direcciones que se solicitan consecutivamente. o Compresin de la informacin de las lneas de direccin para reducir el nmero de lneas del bus. Aprovechamiento eficiente del paralelismo. Reducir la frecuencia del reloj.

13. Los computadores del futuro De que aspecto fundamental depender su arquitectura? Depender de la interaccin mercado/aplicaciones arquitectura mediante una breve referencia a las aplicaciones influirn en el desarrollo de nuevas arquitecturas. 14. Enuncie algunas aplicaciones para las cuales se necesitan desarrollar nuevas arquitecturas ms rpidas Anlisis de protenas

Prediccin del clima Diseo de medicinas Aerodinmica y modelado de estructuras Simulacin de armas nucleares

15. Definir computacin ubicua. Es la integracin de la informtica en el entorno de la persona, de forma que los ordenadores no se perciban como objetos diferenciados. Se refiere al hardware, al software y a las aplicaciones relacionadas con las interfaces persona-computador y la interaccin computador-mundo real. 16. Qu nos dice la ley de Moore? Cada ao y medio o dos aos se duplica el nmero de transistores en un CI. 17. Menciona algunas necesidades computacionales fuera de los ordenadores actuales. Para el clculo del movimiento de un fluido (rgimen laminar o turbulento). Se necesita un computador de 1Petaflops y una memoria de 1Tbyte. Para el diseo de un avin (clculos de aerodinmica). Se necesita un computador de 1 Exaflops con memoria de 1Gbyte. Para la comprensin profunda de los mecanismos de visin humana. Se necesita velocidades de cmputo de 6x104 operaciones por seg. Necesarias para la simulacin del sistema visual humano en tiempo real con 600Teraflops.

18. Cules son los dos factores a los cuales se ha debido el mejoramiento de las prestaciones de los microprocesadores? Aumentar el nmero de instrucciones por ciclo IPC=1/CPI Aumentar la frecuencia de reloj a la que funcionan los procesadores

19. Defina la potencia dinmica , potencia pico y potencia consumida

Potencia dinmica: Es el cambio brusco en el consumo de potencia que puede producirse en el circuito sin que el ruido asociado a las variaciones temporales en las intensidades de corriente origine comportamientos anmalos.

Potencia pico (potencia mxima): que puede consumir un circuito sin sufrir daos. Potencia consumida (densidad de potencia): es la potencia consumida por unidad de superficie.

20. Cules son las diversas medidas para evaluar las prestaciones de un computador? Tiempo de respuesta. Productividad Funcionalidad Expansibilidad Escalabilidad Eficiencia

21. Cules son las expresiones que se definen para MIPS y MFLOPS en funcin de TCPU?

22. Cul eran los inconvenientes para el caso MFLOPS (de la pregunta anterior) y cul es la expresin que soluciono este problema? No es una medida adecuada para todos los programas. El conjunto de instrucciones y la potencia no es el mismo en todas las maquinas. Para solucionar esto se usan los MFLOPS normalizados:

23. Qu es un Benchmark? Es un programa de prueba, encargado de evaluar las prestaciones de una arquitectura para contrastarla con otra, o evaluar el nivel de mejoras con respectos a otras. 24. Cules son los Benchmarks ms comunes? Aplicaciones reales, Ncleos o Kermel, Programas de prueba simples o toys Programas sintticos 25. Cules son los programas de prueba ms comunes? SPEC (Standard Performance Evaluation Corporation) TPC (Transaction Processing Council)

EEMBC (EDN Embedded Microprocessor Benchmark Consortium)

26. De una pequea descripcin acerca de SPEC SPEC (Standard Performance Evaluation Corporation), utilizados fundamentalmente en el mbito de los computadores de sobremesa y los servidores

27. El paralelismo se ha implementado en las arquitecturas siguiendo dos lneas fundamentales Cules son y en que consiste cada una de ellas? Replicacin de elementos: incluyendo unidades funcionales, procesadores, mdulos de memoria, etc, entre los que se distribuye el trabajo Segmentacin de cauce: tcnica a travs de la cual un elemento (unidades funcionales, procesador, circuito, etc) se divide en una serie de etapas q funcionan en forma independiente y por las q van pasando los operndos, instrucciones, etc., procesador por el momento 28. En cuntas clases se divide el universo de computadoras segn la Taxonomia de Flynn y cules son? Se divide en 4 clases Computadores SISD Computadores SIMD

Computadores MIMD Computadores MISD.

29. Qu entiende por computadores SIMD? Un nico flujo de instrucciones (SI) procesa operandos y genera resultados, definiendo varios flujos de datos (MD, Multiple Data), dado que cada instruccin codifica realmente varias operaciones iguales, cada una actuando sobre operadores distintos

30. Dibuje un esquema para computadores SIMD

31. La Taxonomia de Flynn pone de manifiesto dos tipos de paralelismo que pueden aprovecharse segn la plataforma de cmputo Cules son? El paralelismo de datos y el paralelismo funcional 32. Cules son los distintos niveles en los que se pueden encontrar el paralelismo funcional? Nivel de instrucciones u operaciones, cuando se ejecutan en paralelo las instrucciones de un programa Nivel de bucle, cuando se ejecutan en paralelo distintas iteraciones de un bucle o secuencias de instrucciones de un programa

Nivel de funciones, en el que los distintos procedimientos q constituyen un programa se ejecutan simultneamente

Nivel de programa, cuando la plataforma ejecuta en paralelo programas diferentes q pueden corresponder o no a una misma aplicacin

33. En qu consiste el nivel de instrucciones u operaciones? Cuando se ejecutan en paralelo las instrucciones de un programa. 34. Qu establece la Ley de Moore? Establece q el numero de transistores en un circuito integrado se duplicara cada ao y medio o dos aos 35. Qu se debe tener en cuenta para prever la evolucin de los computadores? La relacin ente arquitectura y tecnologa y la interaccin existentes con las aplicaciones y mercado. 36. Mencione los valores q desempean un papel crucial en la evolucin de los computadores NI: Numero de instrucciones maquina del programa q se ejecuta CPI: Nmero medio de ciclos por instruccin f: Inverso del periodo de reloj del procesador

37. Cmo se ha conseguido la reduccin de CPI? Con el planteamiento de la arquitectura RISC que busca fundamentalmente la reduccin de CPI 38. A qu se debe el ritmo en la mejora de las prestaciones Se debe al aprovechamiento de la tecnologa para: Aumentar el nmero de instrucciones por ciclo (IPC = 1/CPI) Aumentar la frecuencia de reloj a la q funcionan los procesadores

39. Cmo se ven limitados los factores de mejora?

Se ven limitados los ritmos de crecimiento debido a la mayor influencia de aspectos que se pondrn de manifiesto con mas intensidad a medida q se vaya pasando de

procesos de 0.13 micras (ao 2002) a procesos de 0.035 micras (ao 2014) 40. Cul es la maquina base para los programas base del SPEC2000 y cules son sus caractersticas? La mquina base es la estacin de trabajo Ultra5_10, con un procesador SPARC a 300 MHz 256 Mb de memoria

BALOTARIO CAPITULO 2: SEGMENTACION DE CAUCE SEGMENTADOS 1. Defina segmentacin de cauce.

Y PROCESADORES

Tcnica general que permite aumentar el rendimiento del sistema al que se aplica. 2. Defina cual es el principio de segmentacin y como es que mejora en las prestaciones Si una operacin se ejecuta en un tiempo T. la implementacin se basa en dividir la ejecucin de la operacin en una serie de fases que se realizan una despus de la otra y redisear el programa de tal forma de que cada una de esas fases se ejecute independientemente de las otras, en cada una de las etapa que constituye el sistema segmentado. As en un sistema segmentado con etapas que consumen un tiempo t, la ganancia de velocidad que se conseguira en la ejecucin de n operaciones vendra dada por:

s(n)

Tsin segmentar Tsegmentado

n *T TLI (n 1) * t

TLI=tiempo de latencia de inicio n=Operaciones consecutivas T= Tiempo sin segmentar. 3. En que se basa una implantacin segmentada del sistema Se basa en dividir la ejecucin de la operacin en una serie de fases que e realizan de despus de la otra y en redisear el sistema de forma que cada una de esas fases se ejecute independiente de las otras. 4. Defina Productividad Se define como el nmero de operaciones que se ejecutan por unidad de tiempo. 5. En un cauce como se determina el tiempo de etapa t? Se obtiene como el mximo de los tiempos de procesamiento de las etapas ms el retardo asociado a la carga de registro. 6. Como se puede definir la eficiencia para un procesador segmentado? Es la relacin entre la ganancia de velocidad que proporciona el cauce y el nmero de etapas del mismo. 7. En qu consiste la tcnica de salto retardado y de qu depende? Consiste en situar en los huecos instrucciones que se tengan que ejecutar antes que la instruccin de salto y que sean independientes de ella, con esto el cauce puede terminar una instruccin por ciclo, mejorando el rendimiento. 8. De que depende la tcnica de salto retardado?

La aplicacin de esta tcnica de salto retardado depende de las caractersticas del procesador en lo que respecta a la poltica de anulacin de instrucciones captadas errneamente en los saltos. 9. Cules son las polticas de anulacin de instrucciones captadas errneamente en los saltos que pueden implementar los procesadores segmentados?

10. Las instrucciones de carga y almacenamiento son mas frecuentes en que tipo de arquitecturas RISC o CISC? Las operaciones de carga y almacenamiento son operaciones frecuentes y mas en cdigos RISC que en CISC ,En RISC se puede encontrar entre un 25 % y un 35% de cargas y un 10 % de almacenamientos. 11. Cmo se realiza el proceso de carga (load ) en los Risc? En Procesadores RISC esto se hace en dos pasos: 1.-Se captan los contenidos de los registros donde est la informacin necesaria para calcular la direccin. 2.-y se calcula la direccin efectiva a partir de dichos contenidos 12. Cmo se realiza el proceso de carga (load ) en los Cisc ? En Procesadores CISC, es ms difcil determinar la direccin de memoria efectiva Se puede necesitar captar los contenidos de varios registros y realizar clculos diversos en caso de direccionamientos indexados, con autoincrementos, direcciones relativas, etc 13. Cuntas y cules son las etapas para un cauce RISC tpico? Tiene cuatro etapas: Captacin de la instruccin (IF) Decodificacin de la instruccin y captacin de los operandos de los registros (ID) Ejecucin de la operacin codificada (EXE o ALU) Escritura de los resultados en el fichero de registros (WB)

14. En el caso de cauces CISC, stos pueden ser de 6 etapas. Nombre dichas etapas en orden.

Cauce de 6 etapas: Captacin de la instruccin (IF), decodificacin de la instruccin y captacin de los operandos (ID), clculo de la direccin (A de address), acceso a memoria (MEM o C, de acceso a cach), ejecucin de la operacin (EXE) y escritura del resultado en el registro (WB). 15. Describa la temporizacin sincrona y asncrona. El paso de las instrucciones de una etapa a otra que se coordina mediante el uso de una seal de reloj comn a todas las etapas se llama cauce sncrono, la frecuencia de reloj debe establecerse de forma que haya tiempo suficiente para que la etapa ms lenta pueda completar la tarea. La otra forma de coordinar el paso de las instrucciones de una etapa a otra se basa en utilizar lneas de sincronizacin entre etapas consecutivas para implementar un protocolo de conformidad. 16. Cuando se habla de un cauce nico? Las instrucciones son procesadas por el mismo cauce fsico. 17. Cuando se habla de un doble? Cuando se presentan dos caminos alternativos en una cierta etapa del cauce principal. 18. Cuando se habla de un mltiple? Cuando se presentan ms de dos caminos alternativos para una etapa del cauce. Usa unidades funcionales diferentes. 19. Cul es la diferencia entre la resolucin esttica y la resolucin dinmica? La resolucin esttica hace uso del compilador (software) La resolucin dinmica hace uso de elementos hardware (caminos de bypass) 20. Qu es latencia media? Es el intervalo de tiempo medio en el que inician o terminan operaciones en el cauce.

21. Cmo se identifican ciclos avariciosos? Para construir un ciclo avaricioso se parte de un estado y se toma el camino que implica iniciar la operacin esperando el tiempo mnimo posible. Es decir, tomando el arco correspondiente a la latencia no prohibida ms pequea del estado. Se pasa a un nuevo estado y se sigue el mismo procedimiento hasta que se cierra el ciclo 22. Cul es el procedimiento para determinar el diagrama de estados de un cauce multifuncional? El procedimiento para determinar el diagrama de estados es similar al caso unifuncional, la diferencia es que ahora, si la instruccin que se introduce es del tipo A, entonces habr que hacer la operacin bit a bit con la matriz de colisiones A y si es del tipo B, la operacin se har con la matriz de colisiones B.

23. Cul sera la poltica mas adecuada para disear la unidad de control en un cauce multifuncional? Lo ms razonable sera utilizar una poltica de tipo avaricioso, de forma que, en cada estado, cuando se tenga que iniciar una instruccin de un tipo determinado, se espere el mnimo nmero de intervalos para que no haya colisiones. 24. A que se denomina cauce lineal, En un cauce lineal una operacin dada utiliza cada una de las etapas del cauce solo una vez, todas las etapas tienen la misma duracin y se utilizan en el mismo orden por todas las operaciones. 25. y cuales son los criterios que cumplen los cauces que no se ajustan al esquema de cauce lineal Criterios que cumplen los cauces que no se ajustan al esquema de cauce lineal: Algunas etapas que se vuelven a reutilizar por una misma operacin Hay etapas que necesitan varios ciclos de reloj Una misma operacin puede utilizar ms de una etapa al mismo tiempo El orden en que se visitan las etapas puede cambiar de una operacin otra (cauces multifuncionales) Puede existir dependencias entre las operaciones que se introducen en el cauce, de forma que el orden en que una operacin visite las etapas cambie dinmicamente (cauces dinmicos multifuncionales)

26. En la unidad aritmtica TI-ASC, en que operacin aritmtica se hace uso de todas las etapas del cauce aritmtico. Se hace uso de todas las etapas de la unidad aritmtica TI-ASC en la operacin aritmtica de producto escalar de vectores en coma flotante. 27. Si se tiene un acumulador segmentado y no segmentado, en el caso que se realice n acumulaciones donde n es muy grande, cual de los tipos de acumulador seria mejor usar y a que se aproximara su ganancia de velocidad. Sera mejor hacer uso del acumulador segmentado ya que se obtendra con el una ganancia de velocidad cercana al numero de bits de los resultados siempre y cuando se suponga que el retardo asociado al biestable mas el del registro de desacoplo es suficientemente pequeo (TFF +t) comparado con el tiempo del sumador completo TFA

28. Que nos permite conocer el diagrama de estados que se construye a partir de la tabla de reservas? El diagrama de estados nos permite conocer cada momento cuanto tiempo hay que esperar para iniciar la siguiente operacin pendiente sin que se produzca colisiones.

29. Cmo afecta el procesamiento de las interrupciones y las excepciones al rendimiento del procesador segmentado? Afecta negativamente al ocasionar una ruptura en el flujo continuo de las instrucciones de un programa 30. Qu es una interrupcin por fallo de pgina y como atiende el sistema operativo esta interrupcin? Al suspenderse el proceso que se estaba ejecutando entra el gestor de interrupcin, que inicia la transferencia de DMA de la pgina desde disco a la memoria principal. Mientras se realiza la transferencia de la pgina, el sistema operativo puede ceder el control del procesador a otros procesos. A partir del momento en que la pgina se encuentra en memoria, el sistema operativo podr ceder, cuando corresponda, el control del procesador interrumpido. 31. Segn se atienda las interrupciones respetando el orden de ejecucin interrupciones o no se habla de: Interrupciones Precisas Interrupciones Imprecisas 32. Como se desarrolla una implementacin precisa de interrupciones? Haciendo que tarde en atenderse la interrupcin hasta q esta llegue a la ltima etapa respeta el orden temporal en el que se producen las interrupciones y no de las

33. Qu arquitecturas suponen un rediseo de arquitectura RISC para obtener mejores prestaciones? ARM de Advanced RISC Machines SH de Hitachi

34. A qu mercado se dirige principalmente la familia de procesadores ARM? Al mercado de los sistemas embebidos 35. Cul es la potencia disipada por las arquitecturas ARM? Esta alrededor de 2 vatios, de forma que pueden incluirse en los computadores de bolsillo y otros dispositivos similares 36. Qu nombre recibe la codificacin compacta del conjunto de instrucciones ARM? Esta codificacin recibe el nombre de instrucciones thumb 37. Cul es el principal problema que presenta el procesador ARM7TDMI? El principal problema que presenta el cauce de tres etapas que utilizaban los procesadores de ARM inicialmente est relacionado con el denominado cuello de botella de Von Neumann

38. Enumere las partes del cauce de 5 etapas en los procesadores ARM Captacin de instrucciones (fetch) Decodificacin /captacin de operandos (decode) Ejecucin/calculo de direcciones en la ALU (executed) Acceso a memoria Escritura

39. De que depende la productividad del cauce? Existencia de una fuente continua de operaciones a realizar Existencia de un procedimiento eficaz para la planificacin de cauce 40. Porque la unidad funcional es tambin segmentada? Para evitar los problemas de colisiones ya que cada instruccin estara en un etapa diferente de la unidad segmentada en vez de tratar de usarla toda a la vez.