Moteur 1

Architecture en couches
Niveau 5 Couche des langages dapplication

Traduction (compilateur)
Introduction aux circuits logiques de base
Niveau 4 Niveau 3
Couche du langage dassemblage

Traduction (assembleur)
Couche du systme dexploitation

Interprtation partielle (systme dexploitation)
Niveau 2
Couche architecture du jeu dinstructions (couche ISA)

Interprtation (microprogramme) ou excution directe
Niveau 1 Niveau 0 IFT1215 Introduction aux systmes informatiques

1
Couche microarchitecture
Matriel
Couche logique numrique Introduction aux systmes informatiques

2
IFT1215
Introduction
Tout ordinateur est conu partir de circuits intgrs qui ont tous une fonction spcialise (ALU, mmoire, circuit dcodant les instructions etc.) Ces circuits sont fait partir de circuits logiques dont le but est dexcuter des oprations sur des variables logiques (binaires)
Introduction
Les circuits logiques sont labors partir de composants lectroniques transistors Types de circuits logiques:
Combinatoires Squentiels
IFT1215
Introduction aux systmes informatiques
IFT1215
Circuits combinatoires
Support thorique algbre de Boole Les fonctions de sortie sexpriment selon des expressions logiques des seules variables dentre
Un circuit combinatoire est dfini par une ou plusieurs fonctions logiques
Circuits squentiels ou mmoire

Support thorique FSM (Finite State Machine) Les fonctions de sortie dpendent non seulement de ltat des variables dentre mais galement de ltat antrieur de certaines variables de sortie (proprits de mmorisation)
Entres Partie Combinatoire Sorties
Entres
Circuit Combinatoire
Sorties Mmoires
IFT1215
IFT1215
Variables boolennes
Un systme binaire est un systme qui ne peut exister que dans deux tats autoriss. Diverses notations peuvent tre utilises pour reprsenter ces deux tats :
numrique : 1 et 0 logique : vrai et faux lectronique : ON et OFF, haut et bas Une variable logique est une variable qui peut prendre deux tats ou valeurs: vrai (V) ou faux (F) En faisant correspondre V avec le chiffre binaire 1 et F 0, ce type de variable devient une variable boolenne ou binaire
IFT1215 Introduction aux systmes informatiques
7
Le circuit combinatoire est dfini lorsque son nombre dentres, sont nombre de sorties ainsi que ltat de chaque sortie en fonction des entres ont t prciss Ces informations sont fournies grce une table de vrit La table de vrit dune fonction de n variables a 2n lignes - tats dentre Algbre de Boole et les fonctions logiques sont le support thorique des circuits combinatoires
8
Table de vrit
i1 i0 0 0 1 1 i1 0 1 0 1 F0(i0, i1) 0 0 0 0 1 i3 i4 0 0 0 1 1 0 1 1 F1(i1, i3 , i4)
Portes logiques
En lectronique les deux tats d'une variable boolenne sont associs deux niveaux de tension : V(0) et V(1) pour les tats 0 et 1 respectivement. On distingue les logiques positive et ngative selon que V(1) > V(0) ou V(1) < V(0)
Niveau Haut
Fm(i9, in)
. . . 1 1
Logique positive 1 0
Logique ngative 0 1
i0 0 0 ...
i1 i2 . . . 0 0 0 0
in 0 1
F0(i0, i1)
F1(i1, i3 , i4)
...
Bas
. . . 1 1 1 1 9
Toute fonction logique peut tre ralise laide dun nombre de fonctions logiques de base appeles portes Un circuit se reprsente par un logigramme
10
IFT1215
Porte OU
Au moins deux entres La sortie d'une fonction OU est dans l'tat 1 si au moins une de ses entres est dans l'tat 1
A 0 0 1 1
IFT1215
Porte ET
Au moins deux entres La sortie d'une fonction AND est dans l'tat 1 si et seulement si toutes ses entres sont dans l'tat 1
A 0 0 1 1
11
B 0 1 0 1
Y=A+B 0 1 1 1
Introduction aux systmes informatiques IFT1215
B 0 1 0 1
Y=A B 0 0 0 1
12
Inverseur : porte NON

Une seule entre et une seule sortie La sortie d'une fonction NON prend l'tat 1 si et seulement si son entre est dans l'tat 0
A 0 1 Y=A 1 0
Porte NON ET
Est constitue par un inverseur la sortie d'une porte ET
A 0 0 1 1 B 0 1 0 1 Y=A B 1 1 1 0
IFT1215
13
IFT1215
14
Portes NON OU
Une ngation la sortie d'une porte OU constitue une fonction NON OU (NOR : NOT OR)
A 0 0 1 1 B 0 1 0 1 Y=A+B 1 0 0 0
Porte OU-EXCLUSIF (XOR)

Au moins deux entres La sortie d'une fonction XOR est dans l'tat 1 si le nombre de ses entres 1 est un nombre impair
A 0 0 1 1
15
B 0 1 0 1
Y=A 0 1 1 0
IFT1215
IFT1215
16
Ralisation des fonctions boolennes

Toute fonction logique peut tre ralise laide des portes Ralisation dune fonction boolenne
crire lquation de la fonction partir de sa table de vrit Simplifier lquation Raliser lquation laide des portes disponibles
17
Comment rendre une table de vrit en une fonction boolenne

partir de la table de vrit, nous pouvons avoir deux formes analytiques, dnommes formes canoniques
somme canonique de produits (SOP) produit canonique de sommes (POS)
IFT1215
18
critures canoniques (SOP)

3 variables, terme produit, quon appelle minterme, gal au ET des variables qui composent cette combinaison
P0 x 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 P1 P2 P3 P4 P5 P6 P7
critures canoniques, SOP

A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F P3 + P5 + P6 + P7 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1 Cette faon, trs gnrale, d'crire une fonction boolenne est appele somme canonique de produits (SOP)
F(A, B, C) = P3 + P5 + P6 + P7
F ( A, B, C ) = ABC + ABC + ABC + ABC = (3,5,6,7)

20
IFT1215
19
critures canoniques (POS)

3 variables, terme somme, quon appelle maxterme, gal au OU des variables qui composent cette combinaison
S0 X Y Z X+Y+Z 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 S1 _ X+Y+Z 1 0 1 1 1 1 1 1 S2 _ X+Y+Z 1 1 0 1 1 1 1 1 S3 _ _ X+Y+Z 1 1 1 0 1 1 1 1 S4 _ X+Y+Z 1 1 1 1 0 1 1 1 S5 _ _ X+Y+Z 1 1 1 1 1 0 1 1 S6 _ _ X+Y+Z 1 1 1 1 1 1 0 1 S7 _ _ _ X+Y+Z 1 1 1 1 1 1 1 0
critures canoniques, POS

X Y Z 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F S0 S1 S2 S4 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1
F(X, Y, Z) = S0 S1 S2 S4
F(X, Y, Z) = (X + Y + Z)( X +Y + Z)(X + Y + Z)(X + Y + Z)

Cette criture est appele produit canonique de sommes (POS)
IFT1215
21
IFT1215
22
critures canoniques
critures canoniques expriment une fonction boolenne laide des oprateurs logiques ET, OU, NON On peut raliser une fonction laide des portes ET, OU, NON
23
critures canoniques d'une fonction logique

ABC A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F P3 + P5 + P6 + P7 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1
IFT1215
24
critures canoniques d'une fonction logique

A+B+C A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F S S S S 0 1 2 4 0 0 0 1 0 1 1 1 0 0 0 1 0 1 1 1
Relation dquivalence des circuits

Soucis majeurs des concepteurs
Rduire le nombre de portes ncessaires la ralisation des systmes
Minimiser le cot en nombre de botiers La consommation lectrique
Minimiser la complexit
Crer un systme quivalent avec certains paramtres optimiss
Recherche dquivalence
Utiliser les lois et thormes de lalgbre de Boole
25
IFT1215
IFT1215
26
Rsum des identits boolennes de base

OU (Dualit) ET (Dualit) Distributivit
IFT1215 (A + B) + C = A + (B + C) = A + B + C A+B=B+A A+A=A A+0=A A+1=1 (A B) C = A (B C) = A B C AB=BA AA=A A1=A A0=0 A (B + C) = (A B) + (A C) A + (B C) = (A + B) (A + C)
Rsum des identits boolennes

NON
A= A
A + A =1
A A = 0
Loi dabsorption De Morgan OU exclusif
A + (A B) = A A (A + B) = A
A B C ... = A + B + C + ... A + B + C + ... = A B C ...

A B = (A + B) (A B) A B = (A B) + (B A) A B = (A B) + (A B) A B = (A + B) (A + B) A B = A B + A B
27
IFT1215
28

La manipulation algbrique

Deux fonctions logiques sont quivalentes si, et seulement si, les valeurs de leurs sorties sont les mmes pour toutes les configurations identiques de leurs variables dentre
Examen des tables de vrit respectives
F(A, B,C) = A BC + A BC+ A BC + A BC = = C(A B+ A B) +C(A B+ A B) = = C(AB) +C(AB) = ABC
IFT1215
29
IFT1215
30
t1
Toute fonction boolenne d'un nombre quelconque de variables peut s'crire avec les trois fonctions de base ET, OU et NON Lensemble { ET, OU, NON } est complet
A B C 0 0 0 0 1 1 1 1 IFT1215 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1 Introduction aux systmes informatiques
31
Ensemble { NON-ET (NAND) }

{ NON-ET (NAND) } est complet et minimal Les portes NON, OU et ET peuvent tre obtenues partir de portes NON-ET
IFT1215
32
Diapositive 32 t1 Avec certain technologies, il est en fait plus facile de construire une porte non-et que n'importe quel autre type de porte. Dans ce cas, la porte non-et considre comme le bloc de base et les autres types doivent tre construits partir de celle-ci.
tsikhana; 2009-09-19
Ensemble { NON-OU (NOR) }

{ NON-OU (NOR) } est complet et minimal Les portes NON, OU et ET peuvent tre obtenues partir de portes NON-OU
Analyse de circuit logique

Trouver sa fonction logique Principe
Donner l'expression des sorties de chaque porte/composant en fonction des valeurs de ses entres En dduire au final la (ou les) fonction(s) logique(s) du circuit On peut ensuite
Dterminer la table de vrit du circuit Simplifier la fonction logique
IFT1215
33
IFT1215
34

3 entres, 1 sortie Compos uniquement de portes logiques OU, ET et NON

f (a, b, c) = (a + b) (b c)
a 0 0 0 0 1 1 1 1 b 0 0 1 1 0 0 1 1 c 0 1 0 1 0 1 0 1 f 1 1 1 1 1 0 1 1
36
A partir de son logigramme
f (a, b, c) = (a + b) (b c)
35
IFT1215
Synthse d'un circuit logique

A partir d'une fonction logique trouver le logigramme correspondant cette fonction Principe
Simplifier la fonction logique avec 2 mthodes
La mthode algbrique (algbre de Boole) La mthode des tableaux de Karnaugh En dduire le logigramme correspondant
Simplification dexpression boolenne

La mthode algbrique (algbre de Boole) La mthode des tableaux de Karnaugh
SOP, POS
Fonction Majorit
F(A, B, C) = ABC + ABC + ABC + ABC = (3, 5, 6, 7)
A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 1 1 1
38
IFT1215
37
IFT1215
La mthode des tableaux de Karnaugh

Mthode graphiques de simplification Le diagramme de Karnaugh dune fonction logique est une transformation graphique de la table de vrit qui permet la visualisation de tous les mintermes
Diagramme de Karnaugh
Minterme est reprsent par une case dans le diagramme de Karnaugh
Les cases sont places dune faon telle que les mintermes qui ne diffrent que par ltat dune seule variable ont une frontire commune sur une ligne ou sur une colonne, ou bien se trouvent aux extrmits dune ligne ou dune colonne
A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
F(A, B, C) = ABC + ABC + ABC + ABC = (3, 5, 6, 7)
AB 00 01 C 0 1 1
11 1 1
10
1
40
IFT1215
39
IFT1215
10
Mthode de Karnaugh
1. Transposition du tableau de vrit dans un tableau de Karnaugh ; 2. Ralisation des groupements de 1, 2, 4, 8 termes (une puissance de 2); 3. Minimisation des groupements (maximisation des termes dans un groupement) ;
si groupement d'un terme, alors on ne fait rien ; on limine les variables qui changent d'tat et on conserve le produit des variables qui n'ont pas chang d'tat dans le groupement;
Mthode de Karnaugh
Ralisation des groupements de 1, 2, 4, 8 termes (une puissance de 2) Minimisation des groupements
maximisation des termes dans un groupement
A B C 0 0 0 0 1 1 1 1 IFT1215 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
AB 00 01 C 0 1 1
11 1 1
10
4. L'expression logique finale est la runion des groupements aprs limination des variables
41
42
Mthode de Karnaugh
On limine les variables qui changent d'tat et on conserve le produit des variables qui n'ont pas chang d'tat dans le groupement
B A A B C 0 0 0 0 1 1 1 1 IFT1215 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
Groupement minimal et non minimal
AB 00 01 C 0 1 1
11 1 1
10
F = AB + BC + AC
43
IFT1215
44
11
Fonctions boolennes incompltement spcifies

Il existe des fonctions boolennes pour lesquelles il n'y a pas de valeurs associes certains termes produits Ceux-ci ne sont jamais "slectionns" et la valeur qui leur est associe peut tre indiffremment 0 ou 1. On note d (don't care) L'afficheur 7 segments est un exemple particulier de fonction boolenne incompltement spcifie.
45
L'afficheur 7 segments
On veut afficher les 10 chiffres dcimaux l'aide de 7 segments, nots de a g, qui peuvent tre 0 (teint) ou 1 (allum). Le codage des 10 chiffres dcimaux ncessite 4 bits, que l'on peut noter e3 e0.
e3 e2 e1 e0
IFT1215
46
L'afficheur 7 segments
e3 e2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 e1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 e0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 a 1 0 1 1 0 1 1 1 1 1 d d d d d d b 1 1 1 1 1 0 0 1 1 1 d d d d d d c 1 1 0 1 1 1 1 1 1 1 d d d d d d d 1 0 1 1 0 1 1 0 1 0 d d d d d d e 1 0 1 0 0 0 1 0 1 0 d d d d d d f 1 0 0 0 1 1 1 0 1 1 d d d d d d g 0 0 1 1 1 1 1 0 1 1 d d d d d d
Tableau de Karnaugh et D(ont care)

Lorsquune variable peut tre indiffremment un 1 ou un 0 symbolis par un d ( dont care ), il peut y avoir plus dun groupement minimal
e3 e2 e1 e0
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
IFT1215
47
IFT1215
48
12
Synthse dun circuit logique

1. Identifier les entres et les sorties (IN / OUT) du circuit. 2. Construire la table (les tables) de vrit. 3. Identifier chaque fonction partir de la table de vrit. 4. Simplifier chaque fonction. 5. Dessiner le schma du circuit.
Exemple
tablissez la table de vrit dun additionneur combinatoire de deux bits. Le circuit doit avoir quatre entres, dont les deux bits du premier oprande et les deux bits du deuxime oprande. Il doit avoir trois sorties, deux bits qui expriment la somme et le bit de la retenue. Ralisez le circuit laide des portes OU, ET et NON.
50
IFT1215
49
Conception dun circuit logique

Additionneur combinatoire de deux bits 1. Identifier les entres et les sorties (IN / OUT) du circuit
4 entres (2 bits du premier oprande et 2 bits du deuxime oprande)
A, B, C, D
Table de vrit
Additionneur combinatoire de 2 bits Construire la table (les tables) de vrit.
A
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
B
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S1
0 0 1 1 0 1 1 0 1 1 0 0 1 0 0 1
S2
0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0
R
0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 52
3 sorties (2 bits - la somme et 1 bit - la retenue)

S1, S2, R
IFT1215
51
IFT1215
13
Tableaux de Karnaugh
Simplifier chaque fonction: S1=(2,3,5,6,8,9,12,15)
Simplifier chaque fonction: S2=(1,3,4,6,9,11,12,14)
S1 = ABCD + ABCD + ACD + ACD + ABC + ABC
S2 = BD + BD
AB CD 00 01 11 10
IFT1215
00
01
11 1
10 1 1
AB CD 00 01 11 10
53
00
01 1
11 1
10
1 1 1 1 1
1 1 1 1
1 1
IFT1215
54
Simplifier chaque fonction: R=(7,10,11,13,14,15)
R = AC + BCD + ABD
Conception dun circuit logique

Additionneur combinatoire de deux bits 5. Dessiner le schma du circuit
S1 = ABCD + ABCD + ACD + ACD + ABC + ABC S2 = BD + BD R = AC + BCD + ABD
AB CD 00 01 11 10
IFT1215
00
01
11
10
1 1 1 1
1 1
55
IFT1215
56
14
Circuits intgrs logiques

Un circuit contenant les portes intgres par divers procds technologiques sur une petite plaquette de silicium Cette puce de silicium est enferme dans un botier Sur les cts sont disposes des broches (ou pattes)
Assurer les connexions lectriques des circuits logiques internes
57

4 familles des circuits intgrs logiques (selon la densit dintgration)
SSI (Small Scale Integration)
Circuits faible intgration groupant de 1 10 portes/circuit
MSI (Medium Scale Integration)

Circuits moyenne intgration groupant de 10 100 portes/circuit
IFT1215
58

LSI (Large Scale Integration)
Circuits haute intgration groupant de 100 100 000 portes/circuit

Principaux circuits MSI combinatoires
Multiplexeur Dmultiplexeur Encodeur Dcodeur
VLSI (Very Large Scale Integration)

Circuits trs haute intgration groupant plus de 100 000 portes/circuit Mmoires, microprocesseurs
Intel Pentium > 3 000 000 transistors
Les circuits de traitement ou de calcul

Un circuit de dcalage Additionneur Unit arithmtique et logique
59
IFT1215
IFT1215
60
15
Multiplexeur
Le multiplexeur est un circuit combinatoire Slecteur qui possde 2 n entres dinformation, n entres de commande et une seule sortie. Son rle consiste slectionner, laide de signaux de commande, une des entres et la lier la sortie.
a 0 0 1 1 IFT1215 b 0 1 0 1 Z K0 K1 K2 K3 Introduction aux systmes informatiques
61
Multiplexeur
A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1
Le multiplexeur peut gnrer une fonction boolenne si on utilise ses entres de contrle pour slectionner (une la fois) les 8 donnes dentre
Fonction Majorit
IFT1215
62
Dmultiplexeur
1 entre, X sorties Selon une adresse (n bits), une des X sorties prend la valeur de l'entre
Encodeur
Active un code selon l'une des X entres actives 2n (en gnral) entres, 1 entre active (valeur 1), les autres sont toutes dsactives (valeur 0) Code en sortie : sur n bits Encodeur sur 3 bits
IFT1215
63
IFT1215
64
16
t2
Dcodeur
Active une des X sorties selon un code Code : sur n bits Nombre de sorties : 2n (en gnral)
Dcodeur
Fonction Majorit
IFT1215
65
IFT1215
66
Les circuits de traitement ou de calcul

Circuits MSI utiliss couramment dans les units de calcul
Dcaleur Additionneur Unit arithmtique et logique
Dcaleur
Un dcaleur est form de (n+1) entres D1, ..., Dn, C et de n sorties S1, ..., Sn et opre un dcalage de 1 bit sur les entres D1, ..., Dn Si C=1, il s'agit d'un dcalage droite et si C=0, d'un dcalage gauche
D 3 C D2 D1 D 0
S 3
S 2
S1
S0
IFT1215
67
IFT1215
68
17
Diapositive 65 t2 La slection des circuits mmoire dans un ordinateur est une application typique du dcodeur
Additionneur
Pour raliser des additions binaire de 2 nombres A et B de n bits on dcompose un circuit en deux parties
Un circuit correspondant laddition des bits de poids faible a0 et b0 (il ny a pas de retenue propage prendre en compte) Un circuit correspondant laddition des bits de poids suprieur ai et bi (prendre en compte la retenue ri-1 propage depuis le rang i-1 infrieur)
Additionneur
Additionneur 1 bit pour les bits de poids faible a0 et b0
a0 0 0 1 1
b0 0 1 0 1
Som 0 1 1 0
R 0 0 0 1 Som = a0 b0 R = a0b0
IFT1215
69
IFT1215
70
Additionneur
Le circuit logique associ est donc constitu de deux portes, un OU exclusif pour le rsultat et un ET pour la retenue: Comme ce circuit ne tient pas compte dune retenue propage depuis le rang infrieur
Est qualifi de demi-additionneur
Additionneur
Additionneur 1 bit pour les bits de poids fort
Afin de permettre une liaison de plusieurs additionneurs en srie, un additionneur doit avoir une retenue en entre Re en plus de la A B Re S retenue en sortie Rs:
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1
Rs 0 0 0 1 0 1 1 1
72
S =A
R = AB
Additionneur complet
IFT1215
71
IFT1215
18
Additionneur complet n bits

Ladditionneur n bits est obtenu en chanant entre eux un demi-additionneur et n-1 additionneurs 1 bit complets Le chanage seffectue par le biais des retenues propages
a3 b3 a2 b2 a1 b1 a0 b0 Additionneur 4 bits
Additionneur
Indicateur de carry
Lors dune opration arithmtique effectue sur des nombres de n bits un n+1e bit, un bit de carry peut tre gnr Ce bit de carry mmoris par lindicateur C du registre dtat du processeur, PSW, correspond au niveau de ladditionneur n bits, une retenue rn-1 gale 1pour ladditionneur complet 1 bit
74
r3
r2
r1
r0
s3 IFT1215
s2
s1
s0
73
Additionneur
Indicateur de carry pour ladditionneur 4 bits
Registre dtat
Additionneur
Indicateur doverflow
Lors dune opration arithmtique mettant en jeu des nombres de n bits et de mme signe, le rsultat peut tre en dehors de lintervalle des nombres reprsentables sur n bits par la convention choisie pour la reprsentation de ces nombres signs
a3
b3
a2
b2
a1
b1
a0
b0
r3
r2
r1
r0
s3
s2
s1
s0
IFT1215
75
IFT1215
76
19
Dpassement de capacit ne peut se produire que lors de laddition de 2 nombres de mme signe
Cas 1: 2 nombres positifs => an-1 = bn-1 = 0
Overflow sn-1 = 1 On a: an-1 = bn-1 = 0 => an-1 + bn-1 = 0 => rn-1 = 0 => sn1 ne peut pas tre gal 1 que si rn-2 = 1 => rn-2 rn-1
Dpassement de capacit ne peut se produire que lors de laddition de 2 nombres de mme signe
2 nombres sont de signes diffrents => an-1 bn-1 => an-1 + bn-1 = 1
rn-2 = 1 => sn-1 = 0 et rn-1 = 1 rn-2 = 0 => sn-1 = 1 et rn-1 = 0
Cas 2: 2 nombres ngatifs => an-1 = bn-1 = 1

Overflow sn-1 = 0 On a: an-1 = bn-1 = 1 => rn-1 = 1 => sn-1 ne peut pas tre gal 0 que si rn-2 = 0 => rn-2 rn-1
77
On note que rn-2 = rn-1

78
Conclusion
Overflow peut tre dtct en effectuant un test de comparaison entre rn-2 et rn-1 Overflow <=> rn-2 rn-1
Registre dtat O = rn-2 a3 C O r3 s3 b3 r2 s2 a2 b2 r1 s1 a1 b1 r0 rn-1 a0 b0
t3
Unit arithmtique et logique

UAL (Unit Arithmtique et Logique) un bit qui ralise ET, OU, NON, SOMME
F0
s0
F1
IFT1215
79
IFT1215
80
20
Diapositive 80 t3 La plupart des ordinateurs disposent d'une unit capable de raliser au minimum les oprations logiques de base ET, OU, NON, ainsi que la somme de 2 nombres binaires. Une telle unit est destine traiter des nombres de n bits; elle comprend n oprateurs logiques quivalents, chacun d'eux traitant une position binaire. Le choix de l'opration entreprendre est dtermin par un dcodeur 2 bits partir des valeurs des entres F0 et F1
Caractristiques lectriques et temporelles

Lordre dapparition des variables - important Changement de valeur (0 1 ou 1 0)
Idalement : instantan En pratique : prend un certain temps, dlai de monte (0 1) et de descente (1 0)
Contraintes temporelles des circuits

Un circuit est form de plusieurs portes
Chemin critique : chemin le plus long pour la propagation des signaux travers le circuit Dtermine le temps total de propagation des signaux travers tout le circuit Temps minimal attendre pour avoir une sortie valide Intuitivement : chemin passant par le plus grand nombre de portes Mais dpend aussi du temps de propagation de chaque type de porte
82
Passage d'un signal au travers d'une porte

Idalement : instantan En pratique : prend un certain temps Dlai de propagation
81
Horloge
cause de tous les dlais (monte, descente, propagation) un signal n'est pas dans un tat valide en permanence Ide : on ne lit ses valeurs qu des instants prcis et des intervalles rguliers
Instants donns par une horloge Horloge
Systme logique qui met rgulirement une suite dimpulsions calibres Lintervalle de temps entre 2 impulsions reprsente le temps de cycle ou la priode de lhorloge
Horloge
Signal priodique
un demi priode 0, l'autre 1
Dbut d'une nouvelle priode : instant ti Exemple

Instant t1 : E = 1, S = 0 Instant t2 : E = 0, S = 1 CLK = Clock = signal d'horloge
IFT1215
83
IFT1215
84
21
t4
t5
Circuits logiques mmoire

Circuits squentiels ou mmoire (FSM)
Les fonctions de sortie dpendent non seulement de ltat des variables dentre mais galement de ltat antrieur de certaines variables de sortie (proprits de mmorisation)
Entres Partie Combinatoire Sorties
Circuits squentiels
Les sorties ne dpendent que des valeurs des entres
Circuits squentiels
Ajout des notions d'tat et de mmoire Ajout de la notion de temps (horloge)
Mmoires
IFT1215
85
IFT1215
86
t6
Circuits squentiels
Les valeurs de sorties du circuit dpendent
Des valeurs en entre De valeurs calcules prcdemment De l'tat dans lequel on se trouve
Principe de fonctionnement
Particularit de ce circuits
La sortie S du circuit est rinjecte lentre du circuit Rtroaction Ltat de sortie du circuit influenc par ltat antrieur
Thories utilises pour tudier/spcifier les diffrents types de circuits

Circuits combinatoires : algbre de Boole Circuits squentiels : thorie des automates finis
87
IFT1215
88
22
Diapositive 85 t4 Dans la logique combinatoire nous avons fait abstraction du temps: les signaux de sorties ne dpendaient que des tats des variables d'entre. Un circuit squentiel est un circuit logique pour lequel l'tat des sorties dpend de l'tat des entres, mais aussi des sorties antrieures. Ce type de circuit tient donc compte dans le temps des tapes passes, qu'il est capable de mmoriser
Diapositive 86 t5 Pour les circuits de logique squentielle nous devons tenir compte de l'tat du systme. Ainsi les sorties dpendent des entres mais galement de l'tat du systme. Celui-ci dpend aussi des entres.
Diapositive 87 t6 La logique squentielle permet de raliser les circuits dont le comportement est variable avec le temps. L'tat d'un systme constitue une mmoire du pass.
Principe de fonctionnement
La table de vrit
X1 0 0 1 1 X2 0 1 0 1 S 0 S 0 1 F 1
S 1 0
t8
Bascules
Bistable : 2 tats stables dans le temps
Principe gnral d'une bistable : 2 portes NON (inverseurs) en opposition
Ltat pour lequel X1=0 et X2=1 correspond ltat de mmorisation du circuit squentiel
89
Bascule : composant qui met en oeuvre une bistable

Possibilit de passer d'un tat l'autre, de changer l'tat mmoris Plusieurs faons de grer et changer l'tat Plusieurs types de bascules : RS, D, JK ...
90
Bascules
3 types de bascules
Dtermination du temps suivant (passage de t t + 1) selon le type de bascule Asynchrone Quand les entres changent et la sortie est recalcule Synchrone sur niveau Quand le niveau (1 en gnral, mais 0 aussi) est atteint Synchrone sur front Au moment du passage de 0 a 1 ou de 1 a 0 selon le type de front utilise par la bascule
91
t9
Bascule RS
Entres/sorties
2 entres : R et S ; R = reset : remise 0 de Q; S = set : mise 1 de Q 1 sortie: Q qui correspond l'tat stock Principe : la valeur de Q t+1 dpend de R, S et de la valeur de Q t
Qt 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 S 0 1 0 1 0 1 0 1 Qt+1 0 1 0 X 1 1 0 X
Q Q
S=0 et R=0 : Q garde sa valeur, maintien S=1 et R=0 : Q mis 1 S=0 et R=1 : Q mis 0 S=1 et R=1 : Q indtermin S=0 et R=0 : Q garde sa valeur, maintien S=1 et R=0 : Q mis 1 S=0 et R=1 : Q mis 0 S=1 et R=1 : Q indtermin
92
IFT1215
23
Diapositive 90 t8 La mmorisation fait appel un verrou ou systme de blocage, dont le principe de rtro-action peut tre reprsent de la faon suivante: Les interconnexions du verrou interdisent les combinaisons Q=-Q = 1 ou Q=-Q=0. Ce type de circuit, qui n'a que deux tats stables possibles, est encore appel circuit bistable. Un verrou permet de conserver un tat, il nous faut maintenant savoir comment changer cet tat Il existe plusieurs types de bascules lmentaires qui combines entre elles, permettent de raliser des circuits de mmorisation complexe, telle que les registres ou encore les cellules mmoire.
Diapositive 92 t9 Cette bascule possde 2 entres de donnes R et S. L'tat pour lequel R=S=0 est l'tat de mmorisation. Les autres tats (R=1, S=0) et (R=0, S=1) permettent de rinitialiser la bascule soit 0, soit 1. L'tat (R= 1, S=1) est interdit.
Bascule RS
Logigramme de la bascule RS, avec des portes NOR
Q S Q
Bascule JK
Bascule JK sur front dhorloge
Possde 2 entres de donnes J et K Fonctionnalit identique la bascule RS la diffrence prs que ltat J=1, K=1 est autoris J= 1, K = 1 => inversion de ltat de la bascule
K Clk J
Q
IFT1215
Q
IFT1215
93
94
Bascule D sur front dhorloge
Circuits squentiels
En runissant plusieurs bascules sur un mme signal d'horloge, on peut fabriquer un circuit qui constitue un registre, d'o la possibilit de construire des mmoires
In
Out registre 8 bits
La sortie recopie lentre chaque flanc montant de CLK

95
IFT1215
96
24
Registres
Un registre est un dispositif qui permet de mmoriser une information et de la restituer autant de fois que dsir. Tout registre comporte un mcanisme de remise zro (RAZ), qui met tous les registres lmentaires qui le compose zro simultanment
Registres
Notons qu'on ne retrouve pas seulement des registres dans la mmoire centrale, mais aussi dans les autres composantes de l'ordinateur comme l'unit centrale de traitement (CPU), dans les units d'entres/sorties, etc. Les registres sont utiliss bien diffremment que la mmoire principale.
98
IFT1215
97
IFT1215
Classical FSM Model
Automate fini
Un automate fini possde un nombre fini d'tats Il est caractris, pour un couple d'instants (t, t+1), par
Sa rponse S Son entre E Son tat Q
IFT1215
99
IFT1215
100
25
Synthse dun circuit squentiel

Pour raliser la synthse dun circuit squentiel il faut :
1. Dterminer le graphe des tats (diagramme de transitions) 2. Dterminer le nombre de bascules 3. Construire la table dtats 4. Raliser les circuits combinatoires associs aux entres des bascules et aux sorties

Nous allons tenter de raliser la synthse d une mmoire binaire qui stocke 1 bit
1 entre, 1 sortie
Vue externe
Mmoire 1 bit
IFT1215
101
IFT1215
102

Diagrammes d'tats ou de transitions
tat : ce quil faut mmoriser de lhistoire du pass, c--d jusqu linstant t+1, pour pouvoir dterminer les sorties prsentes S(t)
2 tats : tat 0 - on mmorise la valeur 0; tat 1 - on mmorise la valeur 1 Etat

Aprs avoir dfini les tats, il faut complter le graphe par les transitions du systmes Une fonction de transition dfinit l volution d un automate sous l effet d un stimulus externe Entres/sorties
Etat 0
Etats
Transition
Etat 1
Etats
Etat
103
IFT1215
104
26


Table dtats Le nombre de bascules
Encoder 2 tats 1 bit 1 bascule
E(t) Q(t)
Q0:0 Q1:1
Q0/0 Q1/0 Q0/1 Q1/1
1 0
q=0
q=1
1/1
IFT1215
105
IFT1215
106

Table de vrit
E(t) Q(t)
Circuits squentiels
S 0 0 1 1
Exemple Compteur modulo 4 Diagramme de transitions dtats
1 entre:
RESET
Q(t) E 1 0 0 1 1
E
Q(t+1) 0 1 0 1
Q Q
S
0 Q0/0 Q0/1
Q0:0 Q1:1
Q1/0 Q1/1
0 1 0 1
D Clk
2 sorties:
q0 q1
107
Q(t+1) = Q(t)E + Q(t)E = E S = Q(t)E + Q(t)E = Q(t) IFT1215
IFT1215
108
27
Circuits squentiels
Table dtats 4 tats (2 bits pour encoder en binaire) Choisir arbitrairement lencodage:
A: 00, B:01; C:10; D:11
Circuits squentiels
Table de vrit
IFT1215
109
IFT1215
110
Circuits squentiels
Logigramme
Circuits squentiels
Exemple Dtecteur de squence
Automate qui met une sortie 1 lorsque exactement deux de ses trois entres (1bit srie) sont 1 Une squence dentre 011011100 produira 001111010
Diagramme de transitions dtats

1 entre:
X
1 sortie:
Z
IFT1215
111
IFT1215
112
28
Circuits squentiels
Table dtats 7 tats (3 bits pour encoder en binaire) Choisir arbitrairement lencodage:
A: 000, B:001; C:010; D:011; E:100; F:101; G:110;
Circuits squentiels
Table de vrit
IFT1215
113
IFT1215
114
29

Moteur 1

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Moteur 1

Enviado por

Direitos autorais:

Formatos disponíveis

Architecture en couches

Niveau 5 Couche des langages dapplication

Introduction aux circuits logiques de base

Couche du langage dassemblage

Couche du systme dexploitation

Couche architecture du jeu dinstructions (couche ISA)

Niveau 1 Niveau 0 IFT1215 Introduction aux systmes informatiques

Couche logique numrique Introduction aux systmes informatiques

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Circuits squentiels ou mmoire

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Inverseur : porte NON

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Porte OU-EXCLUSIF (XOR)

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Ralisation des fonctions boolennes

Comment rendre une table de vrit en une fonction boolenne

Introduction aux systmes informatiques

critures canoniques (SOP)

critures canoniques, SOP

F ( A, B, C ) = ABC + ABC + ABC + ABC = (3,5,6,7)

Introduction aux systmes informatiques

critures canoniques (POS)

critures canoniques, POS

F(X, Y, Z) = (X + Y + Z)( X +Y + Z)(X + Y + Z)(X + Y + Z)

Introduction aux systmes informatiques

Introduction aux systmes informatiques

critures canoniques d'une fonction logique

Introduction aux systmes informatiques

critures canoniques d'une fonction logique

Relation dquivalence des circuits

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Rsum des identits boolennes de base

Rsum des identits boolennes

A B C ... = A + B + C + ... A + B + C + ... = A B C ...

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Relation dquivalence des circuits

Relation dquivalence des circuits

F(A, B,C) = A BC + A BC+ A BC + A BC = = C(A B+ A B) +C(A B+ A B) = = C(AB) +C(AB) = ABC

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Ensemble { NON-ET (NAND) }

Introduction aux systmes informatiques

Ensemble { NON-OU (NOR) }

Analyse de circuit logique

Introduction aux systmes informatiques

Introduction aux systmes informatiques

Analyse de circuit logique

Analyse de circuit logique

A partir de son logigramme

Introduction aux systmes informatiques

Synthse d'un circuit logique

Simplification dexpression boolenne

Introduction aux systmes informatiques

Introduction aux systmes informatiques

La mthode des tableaux de Karnaugh