Pgina 1 de 5 REGIES DE OPERAO DC DO JFET e MOSFET (APROXIMAES) Professor Albrico Oliveira

V1
15 V

R1
1.3k

Condies de funcionamento do JFET Corte: VGS VGSoff Vds = Vdd Id = 0 A Saturao: VGS > VGSoff e Vds < Vgs (em mdulo, porque Vgs negativo). Id = Max (depende de IRL) Trodo: Regio ativa ou Linear.
V2
15 V

XMM2 XMM3 LED1

R2
4.7k

Q2 R3
Key = A 50% 10M BF247A

XMM1

Vgs off = - 4V

Fig. 1 - JFET: operao no corte, regio ativa e saturao

OBSERVAO: O termo linear est entre aspas porque os transistores FETs no apresentam uma variao de corrente Id perfeitamente linear, e sim, quadrtica, que gera uma curva parablica. VGS > VGSoff (Vgs menos negativo), VDS < (VGS VGSoff) Id = Vgs, mais precisamente: Id = Idss (1 - Vgs / Vgs off)2; Vgs off = Vp. O ganho do J-FET e do MOS-D (depleo) dado por gm = Id / Vgs. Inverso da lei de Ohm. A Fig. 1 mostra um circuito de polarizao do JFET capaz de fazer o mesmo operar nas trs regies de operao semelhante ao BJT. Para amplificar sinais fracos, semelhante ao BJT, a polarizao na regio ativa ou linear, ponto central da reta de carga Fig. 2. A curva de transcondutncia vista na figura 2 a mais indicada para visualizar os pontos de operao devido a polarizao inversa porta fonte.

Fig.2 Grfico de transcondutncia mais apropriado para anlise das regies de operao do JFET e MOS depleo (D).

Pgina 2 de 5

A Transcondutncia do FET define o GANHO de amplificao.

A Transcondutncia gm ou g a relao entre a variao da corrente Id em relao a a variao de Vgs que a provoca. o inverso da lei de Ohm.

Regies de operao do MOSFET Enriquecimento e depleo Um transistor NMOS ou PMOS de Depleo quando j conduz com VGS=0. Fig. 3. de Enriquecimento NMOS, quando Vt (Vgs(th)) > 0 e VGS > Vt, para que o NMOS conduza. PMOS quando: Vt < 0 e VGS < Vt para que o PMOS conduza. Fig. 4. Vt ou Vgs (th) = Tenso de limiar do MOS enriquecimento (MOS tipo E), representa a tenso mnima para o canal do MOS E comear a conduzir. Tambm conhecido como Vgs(th). MOS DEPLEO

Fig. 3 - Regies de operao MOSFET DEPLEO. A anlise semelhante ao J-FET

Estrutura e Regies de operao do MOSFET ENRIQUECIMENTO tipo N O MOS tipo enriquecimento (tipo E) muito usado em circuitos digitais devido rapidez de chaveamento. Corte: VGS < Vt ou Vgs(TH) (tenso de limiar) Vds = Vdd Id = 0 A Trodo: regio ativa ou linear VGS > Vt, VDS < (VGS Vgs (th)). Fig. 4

Pgina 3 de 5

Grfico de curvas de dreno mais apropriado para analisar as regies de operao do MOS E Id = k Id (on); k = (Vgs Vgs (th) / Vgs(on) - Vgs(th))2 Vgs (th) = Vgs limiar. Vgs(on) = Vgs ligado. Vgs aps passar Vgs(th) ou limiar. Saturao: VGS > Vt, VDS > VGS Vt Id = Max (Idss) Transcondutncia: gm= 2k[VGS-VGS(th)] O ganho de tenso = outros dispositivos FET: Av=gm x RD RD = Resistencia de dreno (RL) Fig. 5 - MOSFET INTENSIFICAO Simulao de corte, regio ativa e saturao
XMM3 XMM2

X1
12V_10W

R3
Key = a 1M_LIN
60%

XMM1

V1
12V

Q1

Fig. 5

R1
10kohm

IRF250

Este circuito, alm de amplificar C.C pode tambm amplificar sinais (AC). Basta ligar ao gate um capacitor devidamente calculado como visto para o BJT. Observe que o resistor de 10k tem a funo de evitar uma corrente de carga muito forte do capacitor que se forma entre o gate e o canal, devido isolao. A linha que separa a zona de saturao e a zona de trodo VDS = VGS - Vt

Pgina 4 de 5 Um exemplo de aplicao com MOSFET INTENSIFICAO (atualmente mais usado por apresentar menores capacitncias parasitas) um resistor controlado por tenso, Fig. 6. Aqui, vemos a variao da queda de tenso atravs do MOSFET INTENSIFICAO para controlar o brilho da lmpada (o brilho uma funo no-linear da corrente atravs da lmpada). Quando a TENSO de porta aumenta a corrente de dreno tambm aumenta e a lmpada se acende. medida que a tenso de porta diminui, a corrente de dreno reduzida, e a lmpada fica mais fraca. Isso continua at que ela esteja desligada. O funcionamento se assemelha ao BJT NPN. CIRCUITOS PRTICOS BJT e MOSFET como chaves eletrnicas

Fig. 6

Pgina 5 de 5

EXEMPLO de ESPECIFICAES TCNICAS