UNIVERSIDAD DE VALLADOLID Departamento de Electricidad y Electrnica

Problemas de Electrnica Digital Tema 5 Flip-Flops. Circuitos Secuenciales Sncronos

1. - Se desea disponer de un contador asncrono de rizado que cuente de 0 a 50. Utilizar para ello flip-flops J-K activados por el flanco negativo con entrada asncrona directa de reset y las puertas lgicas necesarias. 2.- Disear un contador de mdulo 256 utilizando dos contadores '161. 3.- A partir de un Flip-flop tipo D y las puertas lgicas necesarias, disear un Flip-flop J-K. 4. - Se desea disear un contador binario que haga cuentas pares o impares bajo el control de una entrada U. Si U=0 la cuenta ser: 0,2,4,6 y si U=1 la cuenta ser: 1,3,5,7. Considerar que la entrada de control U slo puede cambiar mientras el contador est en el estado ms elevado de la cuenta par o impar. El paso de la cuenta impar a par (al ponerse U=0) se har decrementando en una unidad el estado ms alto de la cuenta impar. Por el contrario, el paso de la cuenta par a la impar (al ponerse U=1) se har incrementando en una unidad el mximo estado par. Utilizar flip-flops J-K disparados por el flanco de bajada con entradas asncronas activas a nivel bajo para la inicializacin. 5. - Disear un contador binario sncrono reversible de mdulo 5 como autmata de Moore. El orden de la cuenta se controlar a travs de una entrada M tal que: Si M=1, el contador cuenta en orden creciente Si M=0, el contador cuenta en orden decreciente. Implementarlo con flip-flops J-K y las puertas lgicas necesarias. cmo sera el diagrama de flujo del contador diseado como autmata de Mealy? 6. - Consideramos un contador de anillo de 4 bits cuya secuencia es:
Q 0 Q1Q 2 Q 3 = 1000 0100 0010 0001

a) Demostrar que si por accidente o alguna perturbacin el contador se encuentra en un estado diferente a los cuatro estados permitidos, realizar una secuencia a travs de estados no permitidos sin volver nunca a la secuencia esperada (se bloquear). b) A continuacin considerar que se realiza una pequea modificacin en el contador de anillo. Esta modificacin consiste en aadir una puerta lgica cuya salida es Do y que realiza la funcin D0 = Q0 Q1 Q2 en vez de conectar Q3 directamente a D0. Demostrar que en este caso, si el contador abandona su secuencia de conteo, se autocorregir, evitndose, pues, el bloqueo. c) Modificar el circuito del apartado b) si la secuencia de conteo tiene un 0 que se desplaza por el contador en vez de un 1.

7. Disear utilizando un contador Johnson con cuatro flip-flops y las puertas lgicas necesarias las formas de onda A, B, C, D, E, F, G, H que aparecen en la figura.

1/8

8.- Disear un contador sncrono de mdulo 5 que recorra las secuencias: 000 001 010 011 100 utilizando: a) Flip-flops R-S b) Flip-flops D c) Flip-flops T 9. - Analizar el siguiente circuito y describir su funcionamiento.
M
combina ciona l

tal que la salida Z entregue un "1" durante el tiempo en el que se est transmitiendo el segundo bit, si la combinacin que lleg a travs de Y fue 0 o 3, permaneciendo el resto del tiempo a 0. La entrada X es la nica que puede inicializar el sistema: X=1 provoca el paso al estado inicial en el que Z=0, y en este estado queda el sistema sin responder a los eventuales cambios de Y hasta el ciclo en el que X=0 lo que indica la transmisin del bit ms significativo del dato por Y. El diseo ha de realizarse utilizando el mnimo nmero de Flip-flops J-K.

11. - En un sistema de transmisin serie, los bits se han codificado para que nunca aparezcan en la lnea 2 o ms "unos" consecutivos, o cuatro o ms "ceros" consecutivos. Los bits de informacin se transmiten en sincronismo con el reloj.
Q2 T2

Se desea disear un circuito secuencial indicador de errores, como el de la figura:

Q1 T 1 C

B R Detector Z

B= entrada R= reloj Z= sa lida

Q0

T0

T2 = Q 2 Q 0 + Q 1 Q 0 M + Q 2 Q1 Q 0 M + Q 2 Q1 Q 0 M T1 = Q 1 Q 0 + Q1 Q 0 + Q 2 Q 0 M + Q 2 Q 0 M T0 = Q 0 + Q 2 Q 1 M + Q 2 Q 1 M

Este detector sealar un error generando un "1" en la lnea de salida Z que coincide con el cuarto de cada secuencia de cuatro "0", o con el segundo de cada secuencia de dos "1". Si aparecen tres o ms "1" consecutivos o 5 o ms "0" consecutivos, la salida debe permanecer en "1" (las secuencias se solapan).

10.- Los nmeros entre 0 y 3, expresados en forma binaria, se transmiten en serie por una lnea de datos Y. El primer bit que se transmite es el ms significativo, y a continuacin lo hace el menos significativo. la transmisin est sincronizada con el reloj. Se desea disear un circuito secuencial sncrono como el de la figura
Y X Relo j Detec to r d e 0 y 3 Z

a) Realizar el diseo utilizando un registro de desplazamiento y la lgica combinacional necesaria b) Realizarlo como un circuito secuencial sncrono de Mealy utilizando el mnimo nmero de Flip-flops J-K. 12. Se dispone de los siguientes integrados: 161: Contador binario sncrono de 4 bits. 138: Decodificador de 3 entradas con salidas activas en nivel bajo 00: 4 puertas NAND de 2 entradas.

2/8

Utilizando exclusivamente 4 integrados en total, disear un generador de secuencias que a partir de una seal de reloj C, produzca las seales S0 a S7 que aparecen en la figura. Evitar los fenmenos aleatorios en las secuencias.

15. Considere un autmata sncrono con una entrada X y una salida Z cuyo diagrama de flujo es el siguiente:

Implementarlo con un contador 161 y las puertas lgicas necesarias.

13.- Construir un circuito secuencial sncrono con una entrada asncrona X y una salida S tal que al introducir un pulso por X (X=1), con una duracin mayor a la del periodo de la seal de reloj, en S aparezca un pulso sincronizado con el reloj y de anchura igual a su periodo, independientemente del tiempo que X se mantenga en 1. Hacer el diseo: a) con el mnimo nmero de flip-flops. b) con un registro de desplazamiento (semejante al estudiado para el detector de secuencias en teora). 14. Implementar un circuito secuencial sncrono de Mealy con dos entradas (X1X0) y una salida Z. Si X1X0=00, Z=0. Para hacer Z=1 ha de producirse primero el cambio de X0: 01 y, mantenindose X0=1, que cambie X1: 01. Z se vuelve a hacer Z=0 cuando X1X0=00, sin importar el orden en el que se produzcan los cambios. Considerar que en un mismo ciclo de reloj no se pueden producir cambios en las dos entradas.

16.- Se dispone de una seal digital peridica C de periodo T y ancho de pulso T/10. Disear un circuito secuencial sncrono que a partir de dicha seal y en sincronismo con sus flancos de subida, genere otra seal peridica S cuyo periodo y ancho de banda puedan ser seleccionables mediante dos seales de control C1C0 de tal forma que: S C1 C0 Ancho de pulso Periodo 0 0 No se genera pulso 0 1 T 2T 1 0 2T 3T 1 1 3T 4T 17. - Disear un circuito secuencial sncrono de Moore para la activacin/desactivacin de una alarma. El circuito debe funcionar como se describe a continuacin:
- Dispondr de una entrada de reloj (C), una entrada de deteccin de alarma (E) y una salida de encendido de alarma (S). - La salida se har S=1 si E=1 en presencia de 3 pulsos de reloj consecutivos. - Si S=1, slo se har S=0 cuando E=0 en presencia de 2 pulsos de reloj consecutivos. Disear el circuito utilizando el mnimo nmero de flip-flops J-K
3/8

18. - Qu secuencia de conteo realizara un contador asncrono de rizado como el estudiado en teora pero constituido por flip-flops activados por el flanco positivo en vez del negativo? Explicar razonadamente. 19. - Los semforos que controlan la interseccin de dos calles emplean un sistema digital cuya tarea consiste en conmutar las luces de los semforos segn cual sea el flujo de vehculos y peatones.
Consideremos el esquema de la figura. Esta figura representa el cruce de dos calles, una de ellas sigue la direccin norte-sur (NS) y la otra la direccin este-oeste (EW). La regulacin del trfico en la zona est controlada por una unidad de control (TC) que consiste bsicamente en un circuito secuencial sncrono con una nica entrada X y dos salidas Z1 y Z2 que activarn los semforos de la calle EW y de la calle NS respectivamente. La entrada X es activada por los peatones al atravesar cualquiera de las dos calles y hace que el trfico en ambas direcciones se detenga.

de NS. En definitiva, los semforos van alternando entre las direcciones NS y EW en intervalos de 1 minuto. b).- Si algn peatn pulsa el botn de paso, todos los semforos se ponen en rojo durante un minuto, permitiendo al peatn atravesar cualquiera de las calles. Pasado dicho minuto se permitir de nuevo el paso a los vehculos en direccin NS durante un minuto volviendo a la secuencia descrita en 1. La seal de reloj que rige el comportamiento del circuito de control tiene un periodo de un minuto de duracin y cuando un peatn pulsa el botn de paso, la variable X se pone inmediatamente a 1 lgico hasta pasado el flanco activo del reloj. Utilizando el siguiente convenio para las variables de entrada y salida: X: 0 - Ningn peatn pulsa el botn de paso. 1 - Un peatn pulsa el botn de paso. Z1 , Z2: 0 Semforo en rojo 1 Semforo en verde Disear el circuito secuencial sncrono (como autmata de Moore) que implementa a TC, utilizando para ello el mnimo nmero de Flip-flops T y las puertas NAND e inversores que sean necesarios. Indicar sobre el circuito las partes de que consta un circuito secuencial sncrono de Moore. Qu elementos aadiras al sistema para hacer que X valga 1 al pulsar el botn de paso y vuelva despus a 0 lgico al abrirse el paso para los peatones?

z2
botn de paso

unidad de control

z1 x

EW

semforo

NS El sistema funciona de la siguiente manera: a).- Cuando no hay ningn peatn que pulse el interruptor (X = 0) los semforos permiten el trnsito de vehculos por la calle NS durante 1 minuto; es decir, estn en verde en la direccin NS y en rojo en la direccin EW. Despus los semforos cambian automticamente para abrir el paso a los vehculos que circulan en la direccin EW y cerrrselo a los

20. - Se pretende disear un sistema digital de control del nivel de agua en un pantano. Esta funcin se realiza controlando el caudal de salida por un aliviadero, el cul puede ser establecido por medio de las seales C1 C0 de acuerdo con la siguiente tabla: Entrada control electroCaudal de vlvula desage C1 C0 0 0 Caudal nulo 0 1 (1/3)Cmax 1 0 (2/3) Cmax 1 1 Cmax siendo Cmax el caudal mximo del aliviadero.
4/8

Un detector de nivel determina si el nivel de agua est por debajo del nivel mnimo del pantano Nmin, o por encima del mximo Nmax, codificando estos eventos por medio de las seales DN1 y DN0, de tal forma que:

retardo del circuito combinacional. Qu ocurrira si el tiempo th (tiempo de hold) de los Flip-flops fuese mayor que tdr+td ?
entradas salidas circuito combinacional

DN1 DN0 0 0 0 1
1 *

NIVEL por debajo mnimo N<Nmax por encima mnimo y debajo mximo N>Nmin N<Nmax por encima mximo N>Nmax
variables de estado

El control debe mantener el nivel entre los lmites Nmin y Nmax, de tal forma que cuando el nivel baje por debajo de Nmin se debe reducir el caudal de salida, y cuando sea superior al Nmax se debe incrementar el caudal de salida, tomndose las decisiones en los flancos de subida del reloj CLK, estando las seales DN1 y DN0 sincronizadas con dicho reloj. Se pide:

Flip-Flops Realimentacin

22.- Se desea realizar un circuito secuencial sncrono para el control de la inicializacin y seleccin del modo de funcionamiento de una mquina de acuerdo con las siguientes especificaciones: a) Dispondr de dos terminales de entrada, uno para la seal de entrada E, y otro para la seal de reloj C y dos de salida: S1 y S2. b) La seal de entrada E est sincronizada con el flanco de bajada del reloj. c) Inicialmente, esperar la llegada de un 1 por el terminal E (acta como seal de arranque). Las salidas permanecern a 0 mientras no llegue la seal de arranque. d) Al llegar la seal de arranque, el terminal de salida S1 entrega un 1 y S2 entrega un 0. e) Durante el siguiente pulso de reloj se ignora la seal E, permaneciendo las salidas a 0. f) Si al llegar el siguiente pulso por C, la entrada E es 0, se pasa a la situacin inicial, en caso contrario, continua la secuencia. En ambos casos las salidas se mantienen a 0. g) Si los dos bits siguientes recibidos por E son iguales, la salida (S1, S2) ser 01, y si no lo son 10. Este valor lo tomarn durante el ciclo de reloj en el que se recibe el segundo bit. En ambos casos se vuelve al estado inicial. En la recepcin del primer bit de esta secuencia, las salidas permanecern a 0. h) Se utilizarn flip-flops J-K activados por el flanco de bajada para disear el circuito.
5/8

a) Realizar el diagrama de flujo y la tabla de estados del control, de acuerdo con una estructura tipo Moore. Implementar el circuito utilizando una memoria ROM y un contador reversible de 4 estados cuya estructura es la siguiente: clk E Q0 up/down Q1 b) Se desea que adicionalmente el control genere 2 seales de alarma Amin y Amax de acuerdo con la siguiente lgica: Amin: se activa (Amin=1) si el nivel est por debajo de Nmin y el caudal de salida es nulo. Amax: se activa (Amax=1) si el nivel supera el valor mximo Nmax y el caudal de salida es mximo. Indicar cul sera el nuevo diagrama de flujo del sistema. Nota: Las salidas Amin y Amax se pueden introducir fcilmente en el diagrama antiguo considerndolas como salidas de Mealy. 21. - En el circuito secuencial de la figura, determinar razonadamente la mxima frecuencia de reloj a la que puede trabajar, siendo ts el tiempo de setup de los Flip-Flops, tdr el tiempo de retardo de los Flip-flop y td el tiempo de

Disear el circuito que implementa dicho sistema utilizando en el sistema combinacional exclusivamente puertas NAND y en la realimentacin el mnimo nmero de flip-flops posible.

23.- Disear un circuito secuencial sncrono con una entrada X y una salida Z de modo que Z=1 si la entrada X en el ciclo n difiere de la del ciclo inmediatamente anterior, es decir, de la X en el ciclo n-1. a) Realizar el diseo como autmata de Moore e implementarlo con puertas lgicas NAND y Flip-flops T activados por el flanco de subida de la seal de reloj. Indicar en el esquema final del circuito las partes de que consta el mismo. b) Realizarlo como autmata de Mealy e implementarlo utilizando un registro de desplazamiento de Flip-flops D con entradas asncronas directas de set y reset. c) Qu secuencia realizar la salida Z del circuito del apartado a) y del apartado b) para la secuencia de entradas X dibujada? Suponer que inicialmente Z=0.

a) Funcionara este circuito correctamente con una seal de reloj de 1 MHz ? Razone la respuesta. b) En caso de contestar afirmativamente a la pregunta anterior, calcule cul sera la frecuencia mxima de funcionamiento de este circuito. Mega => 106 nano => 10-9 25.- Disear un circuito secuencial sncrono de Mealy que permita controlar el funcionamiento de una mquina expendedora de refrescos que funciona de la siguiente manera:
Cada refresco cuesta 2 euros. La mquina admite monedas de 50 cts, 1 y 2 euros. La expendedora posee un circuito que reconoce la moneda y en funcin de su valor activa las seales digitales A y B durante un ciclo de reloj segn la tabla siguiente: A B Significado 0 0 No moneda 0 1 50 cts 1 0 1 euro 1 1 2 euros

X
24.- Un contador binario como el de la figura est formado por Flip-flops y puertas lgicas cuyas caractersticas son: Flip-flops: - Tiempo de propagacin de las salidas desde el flanco activo: 20 ns - Tiempo de set-up: 5 ns - Tiempo de hold: 5 ns Puertas lgicas: - Tiempo de propagacin: 10 ns

La mquina de estados debe activar una salida REF (refresco) cuando se insertan las monedas suficientes. Adems la mquina activar las seales DEV05 y DEV10 para devolver una moneda de 50 cts o/y de 1 euro en caso de que se exceda el precio del refresco. Supngase que no se agotan las monedas para el cambio. Utilizar flip-flops D y las puertas NAND que sean necesarias.

26.- Dibujar la secuencia que seguiran las salidas de: a) Un F-F D b) Un cerrojo dinmico (seal de habilitacin activa en baja) c) Un F-F JK ante la siguiente secuencia de entradas.

6/8

CE

Los bits situados a la izquierda del 1 menos significativo se complementan bit a bit.

Ejemplo: el complemento a dos del nmero 010100 es el nmero 101100. Disear un circuito secuencial sncrono con una entrada: X y una salida Z de modo que por la entrada X se trasmite secuencialmente un nmero binario, comenzando por el bit menos significativo y por la salida se obtiene a la vez que aparecen los bits del nmero por la X, tambin secuencialmente comenzando por el bit menos significativo, el complemento a dos de este nmero. El sistema se inicializar a travs de las entradas asncronas directas de los F-Fs que colocan la salida Z a 0. Una vez inicializado, se comienza a trasmitir el nmero binario por la entrada X. Realizar el diseo como un autmata de Mealy, con F-Fs tipo J-K y las puertas lgicas necesarias. Como se modificara el diagrama de flujo del circuito si, en vez de inicializar utilizando las entradas directas de los F-Fs se aade una entrada sncrona Y que acta como inicializador?. Y=0 provoca el paso a un estado de espera en el que Z=0, y en este estado queda el sistema hasta que Y=1. En el momento en que Y=1 de nuevo se comenzar a calcular el complemento a dos.

Los F-Fs estn activados por flancos y su flanco activo es el de bajada. Inicialmente se considerarn todas las salidas a 0. Desprciese los retardos de propagacin.

27.- Dibujar la secuencia que seguiran las salidas de dos flip-flops tipo T activados por flancos ante las secuencias de entradas C y T siguientes. El flanco activo del primero de ellos sera el de subida y del segundo el de bajada. Suponer que inicialmente las salidas de ambos se encuentran a 0 y que en todos los casos las entradas respetan los tiempos mnimos de setup y hold
RELOJ

28. Analiza el circuito secuencial sncrono de la figura. A la vista de su diagrama de flujo, Qu funcin realiza?

29.- El complemento a dos de un nmero binario se puede calcular de la siguiente manera: Los bits situados a la derecha del 1 menos significativo quedan como estn, es decir siguen siendo ceros.

30.- Se utiliza un circuito secuencial MON para poder vigilar el estado de un paciente en un hospital. La entrada al circuito secuencial es un nmero binario A1A0 que vara entre 0 (00) y 2 (10) y que indica el estado del paciente. Si el estado es normal, el valor de dicho nmero es 1 (01). Si nos encontramos ante un estado de emergencia, el nmero toma el valor 0 (00) o 2 (10). El valor de A1A0 se actualiza cada 2.5 segundos. Si permanece en 0 o en 2 durante 5 segundos seguidos o ms, el circuito debe activar una alarma en el cuarto de las enfermeras, para que stas suministren al paciente la medicacin necesaria, permaneciendo encendido hasta que las enfermeras pulsen un interruptor X=1. Usando exclusivamente flip-flops D y una memoria ROM disear el MON teniendo en cuenta que el periodo de la seal de reloj del sistema es de 2.5 segundos y que el nmero A1A0 est sincronizado con ella. Indicar claramente tanto el tamao como los contenidos de la memoria ROM.

7/8

31.- Una central que suministra energa elctrica dispone de 4 generadores, cada uno de los cuales puede producir una potencia mxima de 200 Kw. El funcionamiento de la central es el siguiente :
El primer generador siempre est funcionando, por pequeo que sea el consumo demandado. El segundo generador entra a funcionar cuando el consumo llega a 200 Kw, el tercero cuando llega a 400 Kw y el cuarto cuando llega a 600 Kw. Se ha dado cierta histresis en la desconexin de los generadores, de tal forma que el cuarto generador se desconecta cuando el consumo baja por debajo de 500 Kw, el tercero cuando lo hace por debajo de 300 Kw y el segundo por debajo de 100 Kw. En todo momento la central recibe informacin sobre la potencia demandada a travs de tres hilos A, B y C, con el siguiente cdigo.

ciclo de reloj en el que aparecen los bits de mayor peso de los nmeros A y B permaneciendo a 0 el resto de los ciclos. Hacer el diseo con el mnimo nmero de flip-flops D dotados con entradas directas de reset activas en alta y una memoria ROM indicando claramente TODAS las seales del circuito y sus conexiones. Indicar el tamao mnimo de la memoria ROM as como sus contenidos.

33.- Disear un detector de secuencias autmata de Moore que funcione de la siguiente manera: Dispondr de 2 entradas: X e Y y una nica salida Z. Z valdr 1 si en los 3 ciclos de reloj precedentes se han cumplido las condiciones siguientes: en el ltimo ciclo slo una de las entradas fue 1, en el penltimo ninguna entrada fue 1 y en el antepenltimo slo una de las entradas fue 1. En cualquier otro caso Z ser 0. Seguir los siguientes pasos en el diseo:
a) Dibujar el cronograma de la salida Z ante la secuencia de entradas siguientes. Suponer que utilizamos flip-flops activados por el flanco de subida. Suponer que inicialmente Z=0
CLK

ABC 000 001 010 011 100 101 110 111

CONSUMO (Kw) 0 < consumo < 100 100 < consumo < 200 200 < consumo < 300 300 < consumo < 400 400 < consumo < 500 500 < consumo < 600 600 < consumo < 700 700 < consumo < 800

La variacin de la potencia demandada a la central es siempre continua e inferior a 100 Kw/s.

Se desea disear un autmata de Moore que controle a travs de tres seales el funcionamiento de los generadores segundo, tercero y cuarto (activos en alta). Construir el circuito con el mnimo nmero de flip-flops JK y una ROM, indicando claramente tanto las conexiones a realizar como los contenidos de la memoria.

b) Dibujar el diagrama de flujo del sistema. c) Implementarlo utilizando puertas NAND y un contador en binario natural orden ascendente de tamao mnimo con un terminal de habilitacin de cuenta EC y otro de carga sncrona en paralelo PL. Ambos terminales son activos en alta y PL es prioritario a EC. d) Disearlo de nuevo con 2 registros de desplazamiento y las puertas lgicas necesarias.

32.- Por cada una de dos lneas serie A y B se transmiten continuamente, en sincronismo con el flanco de bajada del reloj, nmeros naturales de 3 bits expresados en binario natural, empezando por el bit de menor peso. Se desea construir un autmata sncrono con tres salidas A<B, A>B y A=B que compare dichos nmeros y ponga a 1 la salida correspondiente en el mismo
8/8