Eletrnica Digital

Flip-Flops e Registradores de Deslocamento

Prof. Marcos Gregrio

Baseado na apresentao do Prof. Wanderley Cardoso

Introduo

Eletrnica Digital divide-se em lgica combinacional e lgica sequencial Circuitos combinacionais apresentam sadas dependentes das variveis de entrada Circuitos sequenciais apresentam sadas dependentes das variveis de entrada e de estados anteriores Os estados anteriores devem ser armazenados em algum local para uso posterior Os elementos de armazenamento so os chamados FLIP-FLOPs

FLIP-FLOPs
Entrada 1 Clock Entrada 2 Flip-Flop Q (Sada principal)

Q 0 Q 1 Q 1 Q 0
Clock 0 1 0 1 0 1 0 1

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 0 0
S 0 0 0 0 1 1 1 1

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 0 1
S 0 0 0 0 1 1 1 1

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 0 0
S 0 0 0 0 1 1 1 1

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1 0

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 0
S

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1 0 0

1->0

0 0 0 0 1

0->1

1 1 1

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 1
S

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1 0 0 1

0->1

0 0 0 0 1

1->0

1 1 1

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 1
S

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1 0 0 1 1

0 0 0 0 1

1 1 1

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 1
S

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1 0 0 1 1 invlido

0->1

0 0 0 0 1

1 1 1

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS 1
S

Tabela Verdade
R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1 0 0 1 1 invlido invlido

0 0 0 0 1

0->1

1 1 1

Flip-Flop RS Bsico
Tabela Verdade
S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 Qa 0 1 0 1 0 1 0 1 Qf 0 1 0 0 1 1 invlido invlido S R 0 0 0 1 1 0 1 1 Sada No muda Q=0 Q=1 invlido

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

Latch RS Q Latch RS RESET

SET

Flip-Flop RS Bsico

Construindo o flip-flop RS a partir de portas NAND

FLIP-FLOP RS
CLOCK 0 1 Qf Qa FF RS

Set CLOCK Reset

Q Flip-Flop RS

Flip-Flop RS Bsico
PROBLEMA: O FF RS NO ACEITA TODAS AS COMBINAES DE ENTRADA POSSVEIS!

S R 0 0 0 1 1 0 1 1

Sada No muda Q=0 Q=1 invlido

Flip-Flop JK
TABELA VERDADE
J K Qa S R 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 Qf Qa Qa Qa=0 0 1 Qa=1 1 0

Qa
0 1

J CLOCK K

Q Flip-Flop JK

Qa

Flip-Flop JK
TABELA VERDADE
J K Qa S R 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 Qf Qa Qa Qa=0 0 1 Qa=1 1 0

Qa
0 1

J 0 0 1 1

K 0 1 0 1

Qf Qa 0 1

Qa

Qa
TODAS AS ENTRADAS SO VLIDAS!

Flip-Flop JK com PRESET e CLEAR

CLEAR 0 0 1 1

PRESET 0 1 0 1

Qf No permitido 0 1 FF JK

Flip-Flop JK Mestre-Escravo
O FF JK apresenta uma caracterstica indesejvel. Quando o clock for 1, o circuito funciona como um circuito combinacional, de modo que qualquer mudana em J e/ou K far com que a sada se altere.

MESTRE

ESCRAVO

Flip-Flop JK Mestre-Escravo com Entradas Preset e Clear

MESTRE

ESCRAVO

Flip-Flop T
Pode ser obtido a partir de um FF JK Mestre-Escravo, com as entradas JK curto-circuitadas.

J 0 0 1 1

K 0 1 0 1

T 0 X X 1

Qf

Qa
X X Qa

T 0 1

Qf

Qa
Qa

T de Toggle (Comutado)

Flip-Flop D
Pode ser obtido a partir de um FF JK Mestre-Escravo, com a entrada K invertida em relao a J.

J 0 0 1 1

K 0 1 0 1

D X 0 1 X

Qf X 0 1 X D 0 1 Qf 0 1

O Registrador de Deslocamento

Um flip-flop capaz de armazenar um nico bit. Se necessitamos armazenar uma informao contendo mais de um bit, o flip-flop ser insuficiente. Para resolver esse problema, utilizamos o chamado Registrador de Deslocamento (Shift Register).

O Registrador de Deslocamento

Observe que a natureza das conexes entre registradores faz com que os JK funcionem como D.

O Registrador de Deslocamento: Transferncia Paralela de Dados

Todos os bits so simultaneamente transferidos

O Registrador de Deslocamento: Transferncia Serial de Dados

Os bits so sequencialmente transferidos

O Registrador de Deslocamento: Conversor Srie-Paralelo

I=1010

O Registrador de Deslocamento: Conversor Paralelo-Srie

Enable=0 =>Funcionamento normal do registrador Enable=1=>Carregar entras PRs nos flip-flops