1

Inversor Multinivel en Cascada Tolerante a Fallas

Juan, caldern, Benito. Fnez Universidad Tecnolgica de Honduras, caldern_funeshotmail.com

ResumenEn este artculo se presenta el anlisis de un inversor en cascada de siete niveles tolerante a fallas, usando la estrategia de modulacin por ancho de pulso con disposicin en fase (IPDPWM por sus siglas en ingls). Los modos de falla que se pueden tolerar en el convertidor son corto circuito y circuito abierto. Se valida experimentalmente la metodologa propuesta, para lo cual la clula con falla se asla del sistema y se sigue trabajando con el resto; posteriormente, las seales de compuerta se reconfiguran de manera sencilla para obtener un voltaje lnea-lnea balanceado a la salida; permitiendo as que el sistema opere continuamente. Se presenta tambin una estrategia generalizada de reconfiguracin para un convertidor en cascada de N niveles para permitir que el sistema siga operando hasta con dos clulas con falla en una fase. Palabras claveModulacin IPDPWM, Tolerancia a fallas, convertidor multinivel en cascada.

I. INTRODUCCIN

N aplicaciones de m ediano voltaje (MV) y alta potencia, 2.3kV a 13.8kV y de 0.4M W a 40M W, l os i nversores multinivel p resentan v entajas p articulares d e operacin al incrementar el nmero de ni veles de vol taje a l a sal ida, que son a saber: m enor cont enido arm nico, el uso de pequeos filtros o la ex clusin d e esto s, d isminucin en los transitorios dv/dt de l as conm utaciones y bajo contenido de i nterferencia electromagntica (EMI, por sus si glas en i ngls) debi do a l a disminucin de los sobre-volta jes. Las topologas multinivel ms utilizadas en la industria son: diodos de enclavam iento, cascada y capacitores flotantes [1], [2]. Sin em bargo, al i ncrementar el nm ero de niveles tambin aumenta el nm ero de i nterruptores en l a t opologa; por lo tanto, se in crementa la p robabilidad de falla y la confiabilidad del sistema disminuye [3], [4]. Asimismo, se genera un voltaje desbalanceado que puede ocasi onar dao perm anente en l a carga o un paro total del sistema. Dante Mora Villagarca, trabaja en el Instituto de Investigaciones Elctricas, Gerencia de Uso de Energ a Elctrica, Cuernavaca, Mor. Mxico, (e-mail: dante.mora@iie.org.mx). Abraham Claudio Snchez, pr ofesor e I nvestigador de Posgr ado en Ingeniera E lectrnica del Centr o N acional de I nvestigacin y Desarrollo Tecnolgico,Cuernavaca, Mor. Mxico.(e-mail:peabraha@cenidet.edu.mx ). Edgar Hernndez Martnez, trabaja en el Instituto de Investigaciones Elctricas, Gerencia de Uso de Energ a Elctrica, Cuernavaca, Mor. Mxico, (e-mail: eohm@iie.org.mx).

Los estudios relacionados con la t olerancia a fal las en l os convertidores m ultinivel contemplan diversas perspectivas para obt ener un voltaje lnea-lnea balanceado a la salida [3][14]. En l a referenci a [5] se est udia el i nversor con condensadores flotantes de 4 ni veles usando l a m odulacin vectorial (SVPW M, por sus si glas en ingls); asimismo, bajo la i nfluencia de una fal la se obt iene una operacin nominal haciendo uso de interruptores auxiliares por cada uno de la topologa. En los trabajos [6]-[10] se analiza el inversor con diodos de enclavamiento de tres niveles (NPC, por sus si glas en i ngls). Para aislar la falla se utiliza un interruptor bidireccional para cortocircuitar l a fase correspondi ente. En [6] se t rabaja con una ram a adi cional en el convert idor, por l o que no se cambian las seales de conmutacin, mientras que en el rest o de l os t rabajos se reconfi gura l a estrategia de modulacin vectorial a costa de una degradacin del voltaje salida. En [3], [4], [11]-[13] se ana liza el inversor en cascada. Las modulaciones por ancho de pulso que se utilizan en dichos trabajos son la m odulacin con fase alternada (PSPW M, por sus si glas en i ngls) y l a m odulacin con niveles alternados (LSPWM, por sus siglas en ingls). En [13] la m odulacin perm anece sin cambios y se cortocircuitan clulas de otras fases, sacrificando interruptores sin avera; m ientras que en los dem s trabajos slo cortocircuitan l a cl ula correspondi ente y reconfiguran las modulaciones para obtener un voltaje balanceado. En [3] y [4] no se asla la clula; pero se aprovecha el hecho de que los interruptores trabajan com plementariamente para trabajar con el mayor nmero posible de i nterruptores ante una fal la, y as, obtener un voltaje nominal a l a sal ida. Si empre y cuando se tenga una buena deteccin de la falla, el aislar la clula permite que el si stema se pueda reparar si n que sal ga de funcionamiento [14]. De los convertidores ant es m encionados, l a t opologa con condensadores flotantes es la ms compleja de controlar en un sistema t olerante a fal las (STF), debi do principalmente a que se t iene un desbal ance en t ensin en l os condensadores cuando ocurre una falla [3]. Por su part e, l a t opologa con di odos de enclavamiento presenta l a desvent aja de no i mplementarse a un nm ero elevado de ni veles (>5) por l a gran cant idad de componentes que necesita, adems de que en un STF, el m odo de falla de corto circuito tiene una m ayor severi dad en el si stema, por l o que se tiene que aislar una fase completa; o bien, hacer uso de

2 un interruptor auxiliar por cada uno de la topologa [6]. En el presente trabajo se ana liza el inversor en cascada de 7 niveles (Fi gura 1), y a que l a t opologa en cascada presenta la ventaja de ai slamiento de l a cl ula aprovechando la modularidad del sistem a. El uso de interruptores auxiliares para cortocircuitar las cl ulas correspondi entes es m s econmico que utilizar clulas redundantes en el sistema, debido a que los com ponentes auxiliares operan a baja frecuencia, adem s, dichos inte rruptores se consi deran l ibres de fallas por no ser usados con regularidad [4].
Fig. 2. Voltaje de fase-neutro con falla en una clula (fase A)

Fig. 1. Diagrama del convertidor en cascada de siete niveles

Asimismo, su control es relativ amente sen cillo d e implementar si se usa alguna tcnica de m ultiportadoras, comparada con la tcnica SVPW M. Las expresiones que se describen m s adel ante, para l a reconfiguracin de la tcnica IPDPWM, se em plean hasta para dos cl ulas con fal la en una fase, al tener un corto circuito o ci rcuito abierto en uno de l os interruptores. C abe m encionar que l a m odulacin propuesta presenta un m ejor perfi l de arm nicos entre las diferentes variantes usando multiportadoras [3]. II. ANLISIS DE FALLAS En la prctica l os i nversores vi enen con funci ones de proteccin [16]; por ejem plo, ante la falla de corto circuito presente en un i nterruptor de pot encia se det ectara una sobre corriente, el control del transistor se reiniciara y se apagara el interruptor, o se activaran las protecciones pasivas del sistema en funcin de la duracin de la falla. Esto ltimo ocasiona que el inversor se desact ive por t ener un bajo voltaje de entrada y se tenga un paro total del sistema. A. Modo de falla circuito abierto Esta fal la se present a en el convert idor cuando un interruptor permanece apagado (an cuando la seal de com puerta est activndolo). De est e m odo no se puede t ransferir energ a a travs del convertidor hacia la carga. La probabilidad de o currencia d e este tip o d e falla es d el 18% ent re el t otal de l as fal las que pueden presentarse en un convertidor [15]. Al ocurri r est a fal la en al guna cl ula del convert idor se tiene l a prdi da de un ni vel de vol taje de sal ida, posi tivo o negativo en funci n del i nterruptor con avera. Sin embargo, al aislar la falla co n el in terruptor au xiliar se pierden los dos niveles de vol taje cont ribuidos por la clula correspondiente, tal y como se aprecia en la Figura 2.

B. Modo de falla corto circuito Esta fal la se present a en el convert idor cuando un interruptor se cierra en presencia de otro , an cerrado en la m isma ram a del i nversor o t rayectoria de l a fuent e. En este caso tampoco es posible la transferencia de energa a travs de la carga, y se presenta una sobrecorriente entre el voltaje de alim entacin y dos t ransistores. En funci n de l a duraci n de l a fal la es posible que se activen las protecciones del sistem a y se tenga un paro total de ste. La ocurrencia de est a falla es de un 15% ent re el total de las fallas que pueden ocurrir en un convertidor [15]. Del mismo modo, al detectarse y aislarse l a fal la, se usa un i nterruptor bidireccional para cortocircuitar la clula correspondiente y se pierden dos ni veles de vol taje a l a salida, tal y como se muestra en la Figura 2. Diversas situaciones pueden originar los dos modos de falla; por ejemplo, un problema de comando en la compuerta o bien a una falla interna del componente. C. Diagnstico de Fallas En p rimer lu gar se tien e q ue d etectar la falla antes de comenzar con l a reconfi guracin y para det ectar las fallas se pueden usar mtodos tales com o: sensado de resi stencia, transformador de corri ente y sensado de VCE [6 ]. Este trab ajo adopta el m todo de act uador com o sensor [15] para la deteccin de la falla mediante el sensado de VCE y VGE. Las se ales PW M d e co mpuerta se d eben inhabilitar para proteger a los IGBTs de un posi ble dao, adem s de garantizar que ni nguna cl ula est t rabajando al realizar la reconfiguracin del sistema. El tiempo del m anejo de l a fal la no debe ser m ayor a 1/ (2fc), donde fc es la frecuencia de conmutacin del inversor, esto se debe a que l os interruptores trabajan de m anera com plementaria, y podra haber una propagacin de la falla si no se asla sta a tiempo. III. RECONFIGURACIN DE LA MODULACIN IPDPWM El diagrama de la m odulacin IPDPW M, as com o l a asignacin de las seales para cada cl ula del convert idor se presentan en la Figura 3. Las sei s port adoras en fase se acomodan cont iguamente a di ferentes ni veles y se comparan con la referencia para determ inar c mo se co ntrolan lo s interruptores.

TABLA I EXPRESIONES PARA LAS REFERENCIAS CON UNA CLULA CON FALLA Lmite de t asin(N-3) asin(N-3) M*(N-1) M*(N-1)
asin(N-3) asin(N-3) 2 + M *(N-1) M*(N-1)

vma()
N 3 N 1
3 N 1 N

vmb(t)

vmc(t)

N3 N3 t +/6) + 3Msin(t +5 /6) 3Msin( N1 N1 N3 N3 3Msin( t +11 /6) + 3Msin( t+7/6) N1 N1 2 M sin t 3

En otros lmites

M sin ( t )

2 M sin t + 3

Fig. 3. (izquierda) Portadora y referencias, (derecha) clulas de una fase.

Las seis seales de com puerta generadas se pueden distribuir en cualquier secuen cia en los seis pares de interruptores (guardando una si metra), l o cual se aprovecha para la reconfiguracin propuesta. A. Reconfiguracin para una clula con falla Cuando cual quier m odo de fal la ocurre se tiene que aislar y dejar de conmutar a la clula correspondiente; por lo tanto, las seales que le corresponden a la clula con fal la sern l as que se generan de l a com paracin de l as port adoras de los extremos y la referencia. Para realizar lo anterior, la referencia debe t ener un val or const ante en ci erto i ntervalo de tiempo para dejar de compararse, tal y com o se m uestra en la Figura 4.

Fig. 5 Seales moduladoras para compensar al sistema, M=0.8, fm=60Hz.

En la Figura 6 se present an l as seal es de l as referenci as para las tres fases antes y despus de que ocurre una fal la teniendo un ndice de modulacin de M=0.8.Asimismo, se presenta el vol taje de l a fa se A con fal la donde t iene una degradacin de dos niveles de voltaje.

Fig. 4. Refer encia par a la fase c on una clula con falla y por tadoras de los extremos.

(a)

Las otras dos referencias se obt ienen a part ir del val or constante antes mencionado y l as cl ulas rest antes deben compensar en cierto instante la energa que entregaba la clula ahora daada. En l a Tabla I se t ienen l as expresi ones que describen a las referencias tr ifsicas en un ciclo de lnea (60Hz). En l a Fi gura 5 se m uestran l as formas de onda de las referencias descri tas por di chas expresi ones, en donde se puede observar que el ndice de modulacin en las otras fases es forzado a increm entarse justam ente en el m omento correspondiente. Con esta reconfiguracin no i mporta que cl ula t enga el interruptor con aver a, si empre y cuando se reasi gnen adecuadamente las seales de compuerta; donde las portadoras de los extremos se deben asignar a la clula con falla.

(b)
Fig. 6. Resultados de simulacin. (a) seales de las referencias de las tres fases, la fase A con falla. (b) Voltaje fase- neutro de la fase daada. M=0.8, fm=60Hz, fc=3600Hz, mf=60

(a)
Fig. 4. Seales moduladoras para compensar al sistema, M=0.75, fm=60Hz, fc=3600Hz

(b)

(c)
Fig. 7. Resultados de simulacin. (a) Voltaje de lnea Vab. (b) Cor riente de fase A y B. (c) izquierda, FFT en fase de los voltajes de lnea-lnea. Derecha, diagrama vectorial del sistema. M=0.8, fm=60Hz, fc=3600Hz, mf=60.

En l a Fi gura 7 se present a el voltaje de lnea Vab que mantiene su valor nominal ant es y despus de l a fal la. Lo mismo ocurre con la corriente, finalm ente se presenta el diagrama vect orial del si stema en donde se tiene una degradacin en el vol taje de fase A, mientras que los otros voltajes compensan para que lo s v oltajes d e ln ea-lnea permanezcan sin cambio alguno. B. Reconfiguracin para dos clulas con falla Al haber dos clulas con falla en una misma fase el valor de la constante cam bia para dejar de com pararse con las cuatro portadoras correspondi entes, por l o que el vol taje de fase ahora tiene slo tres n iveles (u na clu la); asim ismo, las o tras referencias deben com pensar ahora por un l apso de tiempo mayor, tal y com o se m uestra en la Figura 5. En la Tabla II se presentan l as expresi ones que descri ben a l as form as de onda de las referencias. Con dos fallas, el v oltaje d e ln ea-lnea tien e u na degradacin del 7% con respect o a l a fundamental y se pierden dos niveles; sin embargo, sigue balanceado el sistema. En l a Fi gura 7 se present an l as seal es de com puerta ant es y despus que se presenta la falla, el voltaje de fase Va con falla, el voltaje de lnea Vab y las corrientes de fase Ia e Ib.

Fig. 7. Resultados de simulacin, de arriba hacia abajo: referencias, voltaje de fase Va, voltaje de lnea Vab, corrientes Ia e I b y ( izquierda) FFT de fase de los voltajes de lnea-lnea; (derecha) diagrama vectorial del sistem a. M=0.8, fm=60Hz, fc=3600Hz, mf=60.

5
TABLA II EXPRESIONES PARA LAS REFERENCIAS CON DOS CLULAS CON FALLA Lmite de t
asin(N-5) asin(N-5) M*(N-1) M*(N-1)
asin(N-5) asin(N-5) + M*(N-1) 2 - M*(N-1)

vma(t)
N 5 N 1 5 N 1 N

vmb(t)
N 5 3Msin( t + /6) N 1

vmc(t) N5 + 3Msin( t +5/6) N1

N5 3Msin( t +11 /6) N1
2 M sin t + 3

N5 +3 Msin( t +7/6) N1
2 M sin t 3

En otros lmites

M sin ( t )

IV. LMITES DEL NDICE DE MODULACIN El di agrama de cont orno f(x,y) ayuda a visualizar el comportamiento del convert idor, y a que describe cada nivel Vcd a l a sal ida del convert idor en funci n del ndice y de la tcnica de m odulacin [17] . C uando no t iene fal las el convertidor, el di agrama que se present a en la Figura 8 tiene reas bien defi nidas para cada ni vel de vol taje a l a sal ida del inversor. Cuando se t rabaja con un ndice de m odulacin menor, las reas de mayor nivel (3Vcd, -3Vcd) di sminuyen en funcin de M.
Figura 9 Diagramas f(x,y) para reas afectada por las partes compensadoras de la r eferencia, ( arriba) con ndice de M=1, (enmedio) con ndice de M=0.96, (abajo) con un ndice de M=0.8.

V. RESULTADOS Para realizar la validacin de l mtodo propuesto se utiliz el simulador PSIM6.0 y M atlab-Simulink7.0. En el pri mero mencionado se implement la parte de potencia (convertidor y carga), mientras que en el segundo la parte de control. Asimismo, se im plement un inversor en cascada de siete niveles. En la Tabla III se present an l as condi ciones experimentales.

Fig. 8 Diagrama de contorno de f(x,y) para IPDPWM 7 niveles, (M=0.8)

Cuando se t rabaja con l as referencias que compensan al sistema el diagrama de contorno se m odifica. Para un ndice de m odulacin uni tario l as reas que describen a los niveles mayores se alteran y ya no quedan claramente definidas. Al trabajar con un ndice de m odulacin al to se obt iene un voltaje de l nea-lnea desbal anceado. C on un ndice de M=0.96 las reas de los niveles se em piezan a definir, y se obtiene una salida balanceada. Cuando se trabaja con un ndice de modulacin menor que 0.96, por ejemplo M=.08, las reas quedan m ejor defi nidas; t al y com o cuando no se t ena falla, lo anterior se representa en la Figura 9. Los l mites del ndice de m odulacin, para el si stema cuando se tiene una cl ula con fal la, se t ienen cuando se satisface la desigualdad expresada en (1). Cuando se tienen dos cl ulas con fal la el ndice m ximo que puede tener el convertidor es M=0.77.
2 5 <M 0.96 3 3 3

(1)
Fig. 9 Resultados exper imentales (una clula con f alla), de arriba hacia abajo: voltaje de lnea Vab, voltaje de fase Va, corriente de fase, seal de contr ol del dispositivo con falla (corto circuito) M=0.8, fm=60Hz, fc=3600Hz, mf=60.

6
TABLA III CONDICIONES EXPERIMENTALES Parmetro Valor

Voltaje de operacin por clula (3 clulas por fase) Carga Frecuencia de conmutacin Frecuencia de conmutacin

20V Resistencia=1 Inductancia=1.5mH 3.6kHz

Fig. 11 THD para Vab, sin falla, con una clula y con dos clulas con falla.

60Hz

VI. CONCLUSIN En la Figura 9 se m uestran l os resul tados y a sea para cuando se t iene un cort o ci rcuito o un ci rcuito abi erto en una clula del si stema, para l o cual se obt iene un vol taje balanceado de lnea-lnea antes y despus de la falla, el efecto de com pensacin se aprecia m ejor en la corriente que circula por l a carga. C abe m encionar que el ndice de m odulacin se encuentra de l os l mites de operaci n perm itidos dados por (1). En la Figura 10, se present an los resultados para cuando se tienen dos cl ulas con fal la, en est e caso se tiene una degradacin en el vol taje de sa lida; sin em bargo, el sistem a sigue balanceado. En el presente trabajo se m uestra una reconfiguracin sencilla del m todo de m odulacin IPDPW M, con l a cual se obt iene un vol taje bal anceado l nea-lnea; an despus de haberse presentado una fal la de cort o ci rcuito o ci rcuito abierto en alguna cl ula del si stema com o se puede observar en los resultados experimentales. El mtodo propuesto se puede i mplementar de m anera simple en cual quier convert idor en cascada de N ni veles debido a la modulacin IPDPW M utilizada y al proceso que se necesita para reconfigurarla. Asim ismo, la estrategia de reconfiguracin perm ite que el si stema se repare sin que ste salga de operaci n; y por consi guiente, se sum inistre continuamente energa elctrica a la carga. VII. REFERENCIAS
Bin W u, High Power Converters and AC Drives 1st ed. Wiley InterScience, Toronto Canada 2006, pp. 1187. [2] Jae-Chul L ee1*, T ae-Jin Kim 1, Dae- Wook Kang2, Dong- Seok Hy un1, A Control Method for Improvement of Reliability in Fault Tolerant NPC Inverter System Power E lectronics Specialists Confer ence, 2006. PESC '06. 37th IEEE 18-22 June 2006 Page(s):1304 1308 [3] Mingyao Ma, Lei Hu , Alian Ch en Reconfiguration of Carrier-Based Modulation Strategy for Fault Tolerant Multilevel Inverters IEEE Transactions on power electr onics, vol. 22, no. 5, septem ber 2007, Page(s): 2050-2060 [4] Lei Hu, M ingyao M a, Alian Chen, Xiangning He, Reconfiguration of Carrier-based Modulation Strategy for Fault Tolerant Multilevel Inverters Industrial Electronics Society , 2005. I ECON 2005. 31st Annual Conference of IEEE 6-10 Nov. 2005 Page(s):1048-1053 [5] Xiaomin Kou , Keith A. Corzine , and Yakov L. Fam iliant, A Unique Fault-Tolerant Design for Flying Capacitor Multilevel Inverter IEEE Trans. Power Electronics, Vol. 19, No. 4 JULY 2004 Page(s):979-984 [6] Edison R. da Silva, Wellington S. L ima, Antnio S. de Oliveir a Jr ., Cursino B. Jacobina Detection and compensation of switch faults in a three level inverter Power E lectronics Specialists Confer ence, 2006. PESC '06. 37th IEEE 18-22 June 2006 Page(s):1309 1315 [7] Francois, B.; Hautier, J.P.; Design of a fault tolerant control system for a NPC multilevel inverter Industrial E lectronics, 2002. I SIE 2002. Proceedings of the 2002 IEEE Interna tional Symposium on Volum e 4, 8-11 July 2002 Page(s):1075 - 1080 [8] Shengming Li, Longya Xu Strategies of Fault Tolerant Operation for Three-Level PWM Inverters IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 21, NO. 4, JULY 2006 Page(s):933-940 [9] Jae-Chul L ee1*, T ae-Jin Kim 1, Dae- Wook Kang2, Dong- Seok Hy un1, A Control Method for Improvement of Reliability in Fault Tolerant NPC Inverter System Power E lectronics Specialists Confer ence, 2006. PESC '06. 37th IEEE 18-22 June 2006 Page(s):1304-1308 [10] Gun-Tae Par k, T ae-Jin Kim , Dae- Wook Kang, Dong-Seok Hyun, Control Method of NPC Inverter for Continuous Oper ation Under One Phase Fau lt Co ndition, Pro c. o f IEEE Po wer Electronics Spec. Conf., PESC04 2004. Page(s): 2188-2139 [1]

Fig. 10 Resultados exper imentales ( dos clulas con f alla), de arriba hacia abajo: Voltaje de lnea Vab, voltaje de fase Va, corriente de fase, seal de control del dispositivo con falla ( corto cir cuito) M=0.8, fm=60Hz, fc=3600Hz, mf=60.

En la Fi gura 10 se present a el perfi l THD del vol taje de lnea-lnea Vab; al presentarse una falla en una clula aparecen algunos armnicos triples, y cuando se t ienen dos fal las l a amplitud de dichos armnicos se incrementa. El incremento de los armnicos es al rededor del 1% por cada clula que tiene un i nterruptor con aver a, m ientras que en l os arm nicos de bajo orden (3, 5, 7, 11) se incrementan en un medio por ciento en promedio.

7
[11] Sanmin W ei and Bin W u, Fahai Li and Xudong Sun, Control Method for Cascade H-Bridge Multilevel Inverter with Faulty Power Cells Applied Power Electronics Conference and Exposition, 2003. APEC '03. Eighteenth Annual IEEE Volum e 1, 9-13 Feb. 2003 Page(s):261 - 267 vol.1 [12] Sanmin W ei, Bin W u, S. Rizzo*, N. Z argari* Comparison of control schemes for multilevel inverter with faulty cells IEEE Industrial EleCtrOnicS Society , Novem ber 2 - 6, 2004, Busan, Kor ea2003 Page(s):1817-1822 [13] Surin Khom foi, L eon M. Tolbert A Reconfiguration Technique for Multilevel Inverters Incorporating a Diagnostic System Based on Neural Network 2006 IEEE COMPEL Workshop, Rensselaer Polytechnic Institute, Troy, NY, USA, July 16-19, 2006 Page(s): 317-323 [14] Dan E aton, John Ram a Neutral Shift- Five Years of Continous Operation IEEE INDUSTRY APPLICATIONS MAGAZINE NOV|DEC 2003 Page(s):40 49 [15] Jess Aguay o Alquicira Diagnstico de Fallas en un Inversor a partir de los Tiempos de Conmutacin en los Dispositivos Semiconductores Tesis de Doctorado, cenidet, Mxico, Diciembre 2004 Page(s) 1-106 [16] Friedrich W. Fuchs Some Diagnosis Methods for Voltage Source Inverters In Variable Speed Drives with Induction Machines A Survey Industrial E lectronics Society , 2003. I ECON '03. T he 29th Annual Conference of the IEEE Volume 2, 2-6 Nov. 2003 Page(s):1378 1385 [17] D. Grahame Holmes, Thomas Lipo, Pulse Width Modulation for Power Converters Wiley-Interscience. Piscataway NJ,. Th e IEEE, In c. Oct. 2003.