Você está na página 1de 60

Captulo

Estruturas de Dispositivos Semicondutores


At este ponto estudamos tcnicas de sntese de semicondutores e a sua lapidao para a obteno de lminas, seguido pela teoria de semicondutores, intrnsecos e extrnsecos com dopagem uniforme. Neste e no prximo captulo, seguiremos a mesma filosofia didtica no estudo de estruturas de semicondutores que compe os diversos dispositivos. No presente captulo, apresentaremos as diversas tcnicas de fabricao de estruturas, bem como alguns exemplos de estruturas caractersticas de dispositivos. Finalizaremos o captulo com um histrico da evoluo das tcnicas, estruturas e dispositivos. Este conhecimento servir de motivao para o estudo da teoria bsica de dispositivos, como as diversas junes de materiais, a ser tratado no captulo seguinte. Os dispositivos semicondutores so constituidos por estruturas semicondutoras com dopagens, e eventualmente composies, variadas e localizadas, por camadas isolantes e contatos e interconexes metlicas. Veremos a seguir vrias tcnicas para moldar a dopagem e composio do substrato semicondutor, como obter camadas isolantes e condutoras e como mold-los para que tenham as dimenses tridimensionais desejadas. Nota: a palavra camada refere-se a um material de espessura bem menor que o do substrato. Um termo substituto e sinnimo muito usado para camada o termo filme. Ns usaremos estes dois termos indistintamente. Filmes podem ainda ser classificados do tipo fino ou grosso, dependendo se sua espessura menor ou da ordem de 1 m ou maior que 1 m, respectivamente. Em tecnologias de fabricao de estruturas e dispositivos semicondutores usa-se tipicamente filmes finos. Filmes espessos so usados em algumas tecnologias de circuitos impressos e alguns circuitos hbridos.

9.1 Obteno de Camadas Semicondutoras Dopadas


Descreveremos aqui trs tcnicas para moldar a dopagem de substrato semicondutor: a) por crescimento de nova camada semicondutora com dopagem, e eventualmente composio, especfica, b) pela introduo de dopantes, em regies localizadas da superfcie, por processo de difuso trmica e c) pela introduo de dopantes, em regies localizadas da superfcie, por processo de implantao de ons. a) Crescimento epitaxial: Epitaxia uma palavra Grega que significa arranjo sobre e refere-se tcnica de deposio de camadas atmicas, em arranjo cristalino, sobre um substrato cristalino, seguindo a mesma estrutura e orientao cristalogrfica deste. A epitaxia classifica-se em dois tipos: homoepitaxia e heteroepitaxia. A homoepitaxia refere-se ao caso de crescermos um filme sobre um substrato, ambos do mesmo material. Como exemplo
Jacobus W. Swart Materiais Eltricos Cap.09 p.1

temos, crescer uma camada de Si sobre um substrato de Si (independendo das dopagens da camada e do substrato, que podem ou no ser diferentes). No caso da heteroepitaxia temos o crescimento de uma camada semicondutora de composio diferente ao da composio do material do substrato, porm ambos com a mesma estrutura e orientao cristalogrfica. Como exemplos temos camada de Si sobre safira, ou Si/Al2 O3 (SOS silicon on sapphire), SiGe/Si, GaAs/Si, AlGaAs/GaAs, InGaAs/InP, etc. A Fig. 9.1 ilustra alguns destes exemplos de estruturas obtidas por crescimento epitaxial.

Fig. 9.1 Exemplos de estruturas obtidas por crescimento epitaxial: a) camada de Si tipo n sobre substrato tipo n+ ( + refere-se a nvel de dopagem de alta concentrao), b) camada de Si tipo n sobre substrato tipo p com regies tipo n+, c) camada de AlGaAs tipo n sobre substrato de GaAs no dopado ou semi-isolante (S.I.). Existem algumas tcnicas distintas para o crescimento epitaxial. Entre estas, a mais usada em tecnologia de Si a tcnica chamada VPE (Vapor Phase Epitaxy), ou epitaxia por fase vapor. Em tecnologia de Si, VPE tipo homoepitaxial, usado na fabricao de CIs tipo bipolares e CMOS (ver item 9.4). Neste caso o interesse a obteno de uma camada de Si de dopagem distinta do substrato, tipicamente a camada com nvel de dopagem menor sobre um substrato ou regio mais dopada. O processo VPE realizado num reator especfico com uma cmara de processo, onde carregamos as lminas sobre um susceptor (suporte de lminas) com temperatura controlada. Entrando-se com gases de processos com fluxos apropriados e temperatura apropriada do susceptor, teremos reaes qumicas dos gases na superfcie das lminas, resultando na formao da camada slida epitaxial. A Fig. 9.2 mostra um diagrama em blocos esquemtico de um sistema de crescimento epitaxial por VPE. A cmara do reator alimentada por: a) potncia eltrica para o aquecimento do susceptor, b) gua para refrigerar as demais partes do reator que no devem ser aquecidas, c) gases de processos como fontes do material da camada (ex. SiH4 ) e da sua dopagem (ex. AsH3 ) e d) gases de homogeinizao e diluio dos fluxos de gases (ex. N2 e H2). Normalmente, por questes de segurana e ecolgicas, os gases passam por um lavador de gases aps passarem pelo reator e antes de serem descartados para o ambiente. Neste processo de lavagem, os gases so reduzidos ou neutralizados. Os tipos de reatores mais comuns so mostrados na Fig. 9.3. No caso barril radiante, temos um susceptor sextavado de grafite com as lminas, colocado num barril de quartzo. Uma bobina RF ao redor do barril permite a induo de corrente RF no susceptor de grafite, aquecendo-o a uma temperatura controlada pela potncia RF. Os gases so introduzidos na parte superior do barril e fluem paralelo superfcie das lminas. No sistema b) da Fig. 9.3 temos o sistema chamado vertical, onde as lminas so suportadas por um susceptor plano de grafite, tendo uma bobina RF abaixo do susceptor para o seu aquecimento por
Jacobus W. Swart Materiais Eltricos Cap.09 p.2

sinal RF indutivo. Uma campnula de quartzo fecha o sistema. Neste caso, os gases entram verticalmente pelo centro e so conduzidos para fora pelas laterais do sistema. No terceiro sistema, usa-se um tubo de quartzo horizontal envolto novamente por uma bobina RF, que induz corrente no susceptor de grafite levemente inclinado. A inclinao do susceptor para uniformizar a taxa de crescimento da camada epitaxial da primeira at a ltima lmina, colocadas em seqncia no susceptor. No caso de crescimento epitaxial de Si, pode-se usar uma das fontes de Si listadas na Tabela 9.1. A tabela mostra tambm faixas tpicas de taxas de crescimento e a faixa de temperatura apropriada para cada tipo de gs fonte. A tendncia atual pelo uso do gs silana (SiH4 ) uma vez que a tendncia por camadas mais finas e uso de temperaturas mais baixas (para evitar problemas com o uso de lminas de dimetro cada vez maiores).

Fig. 9.2 Diagrama esquemtico de um sistema de crescimento epitaxial por fase vapor (VPE).

Fig. 9.3 Desenho esquemtico de 3 tipos de reatores de crescimento epitaxial.


Jacobus W. Swart Materiais Eltricos Cap.09 p.3

Tabela 9.1 Parmetros de processos de crescimento epitaxial de Si em ambientes hidrognio com diferentes fontes gasosas de Si. Fonte gasosa Taxa de crescimento [ m] Faixa de temperatura [ C] SiCl4 SiHCl3 SiH2Cl2 SiH4 0.4 1.5 0.4 2.0 0.4 3.0 0.2 0.3 1150 1250 1100 1200 1050 1150 950 - 1050

O processo de crescimento epitaxial pode ser melhor entendido pela apresentao do modelo atomstico de crescimento, como ilustrado na Fig. 9.4. Considerando as lminas no reator a uma temperatura apropriada, temos os seguintes passos envolvidos no processo: Espcies qumicas do gs so adsorvidas na superfcie do Si. Reaes qumicas ocorrem na superfcie, catalizadas por esta, produzindo Si e dopantes adsorvidos na superfcie e liberando produtos volteis. Os tomos adsorvidos na superfcie comeam a difundir (caminhar na superfcie), movidos pela energia trmica do material, indo parar em posies da superfcie onde o nmero de ligaes qumicas a tomos vizinhos seja o maior possvel. Estas posies preferenciais so as quinas formadas pelos plats dos planos cristalogrficos de superfcie, como ilustrado na Fig. 9.4. Desta forma, estes plats crescem horizontalmente at se completarem, formando-se assim, planos atmicos sucessivos. Observa-se que este modelo explica porque o material crescido tende a seguir a mesma estrutura e orientao cristalogrfica do substrato. Uma tcnica mais refinada e muito mais cara a tcnica chamada MBE (Molecular Beam Epitaxy) ou Epitaxia por feixe molecular. Esta tcnica realizada em cmara de ultra-alto vcuo (aprox. 10-11 torr), esquematizado na Fig. 9.5. Clulas de efuso, evaporam materiais, formando finos feixes de vapor do elemento qumico carregado na clula. Os feixes moleculares so direcionados para a amostra, fixa em suporte com temperatura controlada. Os tomos condensam na superfcie da lmina e formam as novas camadas atmicas, seguindo a mesma estrutura e orientao do substrato. Um sistema de anteparos (shutters) permite a interrupo de um ou mais feixes moleculares. Isto permite controlar a espessura, a composio e a dopagem das camadas crescidas seqencialmente. Obtm-se o crescimento de camadas com controle muito preciso, a nvel de uma camada atmica, sobre estes parmetros. Esta tcnica apropriada para a fabricao de dispositivos com hetero-estruturas e dispositivos especiais tipo optoeletrnicos e eletrnicos de alta freqncia. b) Difuso trmica de dopantes: Impurezas atmicas em contato ntimo com a superfcie de um slido, podero penetrar neste, por mecanismo chamado difuso. A difuso apenas ocorre, se a impureza atmica tiver mobilidade suficiente dentro da estrutura cristalina do slido. Esta mobilidade pode ser obtida pela elevao da temperatura do material. Normalmente, utilizam-se fornos trmicos para realizar processos de difuso de dopantes em semicondutores. Estes
Jacobus W. Swart Materiais Eltricos Cap.09 p.4

fornos so constitudos por espiras resistivas e um tubo de slica de alta pureza no seu interior. A temperatura do forno controlada pela corrente eltrica que passa pelas espiras resistivas. No interior do tubo de slica so colocadas as lminas de semicondutores e a fonte de impurezas dopantes desejadas. A fonte do dopante, a ter contato com a superfcie da lmina de semicondutor, pode ser gasosa, lquida ou slida. Na Fig. 9.6, apresentamos desenho esquemtico de forno de difuso, usando como fontes de dopantes um gs. Como fontes gasosas para dopantes tipo As, P e B, usados em tecnologia de Si, tem-se: AsH3 , AsF3 , PH3, PF3 , POCI3 , B2 H6, BF3, BCL3, outros. Alguns destes gases apresentam alto nvel de toxidade e devem ser manipulados com o mximo de segurana.

Fig. 9.4 Representao do modelo atomstico de crescimento epitaxial de Si com dopagem de tomos de As.

Fig. 9.5 Desenho esquemtico de um sistema de crescimento epitaxial tipo MBE.


Jacobus W. Swart Materiais Eltricos Cap.09 p.5

Fig. 9.6 Desenho esquemtico de um forno trmico de difuso, com entrada de gases: gs dopante e gases portadores para homogeinizao do fluxo no interior do tubo. O aluno deve estar se perguntando: mas por qu ocorre a difuso dos dopantes no cristal semicondutor? A resposta a mesma estudada no captulo anterior, item 8.7.2, no caso da difuso de portadores de cargas (eltrons e lacunas). A difuso de dopantes ainda similar difuso da fumaa de cigarro no ar, a qual ocorre mesmo temperatura ambiente. Nos slidos, ao contrrio, a difuso normalmente desprezvel temperatura ambiente e ocorre apenas se aumentarmos consideravelmente sua temperatura. Como em qualquer processo de difuso, a fora propulsora do mecanismo a existncia de um gradiente de concentrao. Partculas com movimento trmico aleatrio apresentaro um fluxo lquido da regio de maior concentrao para uma regio de menor concentrao. Assim, poderemos ter a difuso de dopante da superfcie de uma lmina para seu interior, se introduzirmos uma alta concentrao do mesmo na sua superfcie, por exemplo, atravs de um gs ou vapor deste elemento. A difuso no necessariamente da superfcie para o interior da lmina, mas sim necessariamente da regio mais dopada para a menos dopada. Poderemos ter a difuso a partir de uma camada altamente dopada no interior da lmina, como por exemplo, de camada enterrada obtida aps etapa de crescimento epitaxial (ver Fig. 9.1b). O caso de difuso trmica em lmina de Si, a partir de um vapor do dopante em um forno, comum para a fabricao de junes pn. Partindo-se de uma lmina tipo n por exemplo, podemos difundir boro a partir da superfcie, para produzir a camada tipo p na superfcie. A difuso ir produzir um perfil de dopagem como esquematizada na Fig. 9.7. Note que a converso da superfcie da lmina de tipo n para tipo p, apenas ocorre se introduzirmos uma concentrao p maior que a do substrato n. Se a lmina de Si tiver sua superfcie totalmente desprotegida, teremos a formao da juno ao longo de toda sua superfcie. Ao contrrio, possvel restringir a rea da juno se protegermos partes da superfcie das lminas. Isto normalmente feito, usando-se uma camada de xido de silcio, crescido termicamente na superfcie da lmina, seguida por uma etapa de fotogravao para a abertura de janelas (ver item 9.2). A Fig. 9.8 mostra esta seqncia de etapas para o fabricao de diodos de rea delimitada. Neste processo, a espessura
Jacobus W. Swart Materiais Eltricos Cap.09 p.6

do xido deve ser suficiente para impedir que o dopante, que difunde tambm no xido, a atravesse e alcance a interface do SiO2/Si. Os dopantes tipo As, P e B apresentam menor difuso trmica no xido comparado ao Si. Isto faz com que este dopantes sejam normalmente usados para a obteno de diodos. Alm da questo da fora propulsora, devemos nos perguntar sobre como os tomos de impurezas podem caminhar dentro do slido, ou seja, qual o mecanismo da difuso. Foram propostos 2 modelos bsicos de difuso de tomos em slidos, que so, o mecanismo de difuso intersticial e o mecanismo de difuso substitucional. Na difuso

Fig. 9.7 Perfil tpico de dopagem de uma juno pn, obtido pela difuso de impurezas a partir da superfcie.

Fig. 9.8 Formao de diodo com rea delimitada: a) abertura de janela em filme de xido de silcio, b) desenho em seco de corte da janela antes da difuso e c) aps etapa de difuso.

Fig. 9.9 Representao do mecanismo de difuso intersticial de impureza em cristal.


Jacobus W. Swart Materiais Eltricos Cap.09 p.7

intersticial, os tomos migram pelos interstcios da estrutura cristalina do material, pulando de uma posio intersticial ao vizinho, como ilustra a Fig. 9.9. Certos elementos difundem preferencialmente por este mecanismo. Na difuso substitucional, as impurezas ocupam posies substitucionais da rede e migram pela interao com defeitos pontuais tipo vacncias ou auto-intersticiais. Estes defeitos pontuais, criados ou chegando junto posio da impureza substitucional, interagem com este e ajudam na deslocao da impureza para uma posio substitucional vizinha, como ilustra a Fig. 9.10. O processo de difuso pode ser representado matematicamente pelas duas leis de Fick. A primeira lei de Fick afirma que o fluxo de partculas (tomos no caso) proporcional ao gradiente da concentrao das mesmas:
F = D . N (x,t) x

(9.1)

onde D uma constante, chamada de coeficiente de difuso. D uma constante que depende das condies da difuso: tipo de material do substrato, tipo de impureza, temperatura e ambiente do processo. Quanto maior a temperatura, maior a energia de vibrao trmica dos tomos, maior a concentrao de defeitos pontuais, maior a freqncia de pulos dos tomos para suas posies vizinhas, ou seja, maior ser o coeficiente de difuso. Na realidade, o coeficiente de difuso aumenta exponencialmente com a temperatura, como mostram os dados da Fig. 9.11. Esta figura apresenta a variao do coeficiente de difuso de vrios elementos em silcio, em curvas chamadas do tipo Arrhenius. Como D aumenta exponencialmente com a temperatura, obtm-se curvas lineares quando a abcissa for o inverso da temperatura. A inclinao da curva inversamente proporcional energia de ativao do processo, ou seja, a energia necessria para ocorrer o deslocamento do tomo para uma posio vizinha. Matematicamente tem-se: D = D0 e
E a kT

(9.2)

onde Ea a energia de ativao, k a constante de Boltzmann e T a temperatura em Kelvin. Observa-se da Fig. 9.11 que os elementos qumicos de colunas III (aceitadores) e V (doadores) apresentam coeficientes de difuso relativamente baixos e com alta energia de ativao. Isto deve-se ao fato destes elementos difundirem-se por mecanismo de difuso substitucional. Os metais como Cu, Ni, Li e Fe, por outro lado, apresentam coeficientes de difuso bem mais elevados e com baixa energia de ativao. Neste caso o mecanismo de difuso do tipo intersticial. Como curiosidade, fazendo-se extrapolaes destas curvas at temperatura ambiente, resulta que, para difuso intersticial tem-se aproximadamente um deslocamento a cada minuto, enquanto que para difuso substitucional tem-se um deslocamento a cada 1045 anos. Ou seja, os tomos que difundem via mecanismo substitucional, ficam realmente congelados em suas posies quando a temperatura for ambiente.

Jacobus W. Swart Materiais Eltricos Cap.09 p.8

A 2 lei de Fick est relacionada ao princpio da conservao da matria, que nos ensina que a variao temporal da concentrao de partculas num volume infinitesimal igual variao do fluxo das partculas neste ponto:

Fig. 9.10 Representao do mecanismo de difuso substitucional de impureza em cristal, a) assitido por vacncia e b) assistido por auto-intersticial.

Fig. 9.11 Grfico tipo Arrhenius do coeficiente de difuso de vrios elementos qumicos em Si.
Jacobus W. Swart Materiais Eltricos Cap.09 p.9

N (x ,t) F ( x,t) = = t x

N (x , t) D x x

(9.3)

Caso D seja constante no espao (isto nem sempre verdade, pois ela pode variar com a concentrao da impureza), podemos simplificar a expresso (9.3) para:
N (x,t) = D t
2

N ( x, t) x 2

(9.4)

Estas duas leis de Fick permitem calcular o perfil de dopagem aps uma etapa de difuso trmica. Analisemos 2 casos: a) No caso do processo ser tal que ela imponha como condio de contorno, a concentrao de superfcie (x=0) ser constante (por exemplo, num forno contendo um fluxo constante de gs contendo o dopante), teremos um perfil de dopagem decrescente a partir da superfcie, com NSup = constante e profundidade do perfil crescente com o tempo, como ilustra a Fig. 9.12. A soluo matemtica deste caso dada por uma funo tabulada chamada de erro complementar:

N (x,t) = N

sup

x . erfc 2 D .t

(9.5)

b) Um segundo caso de interesse quando temos inicialmente uma certa quantidade total de dopantes introduzidos prximo superfcie do cristal e realizarmos uma difuso trmica sem nova fonte de dopantes. Neste caso teremos uma difuso com a condio de contorno aproximado por:

Q=

N ( x ) = cte 0

Q(x,t = 0) = Q.( x)
A difuso trmica resulta numa redistribuio dos dopantes com a penetrao dos mesmos no material, resultando em perfis de concentrao graduais, com profundidade crescente e concentrao superficial descrescente com o tempo, como ilustra a Fig. 9.13. A soluo matemtica neste caso uma meia Gaussiana dada por:

N ( x, t) =

Q Dt

4 Dt

(9.6)

As solues analticas dadas acima podem ser usadas apenas como solues aproximadas de primeira ordem. Na realidade, como j mencionamos, a suposio de que D seja constante com a profundidade no correta e resulta em erro na soluo analtica. Caso consideremos mais realisticamente, D varivel com x, no existe soluo

Jacobus W. Swart Materiais Eltricos Cap.09 p.10

analtica e deve-se resolver o problema por clculo numrico, o que feito normalmente pelos programas de simulao de processos.

Fig. 9.12 a) Perfs de dopagem aps etapa de difuso em forno com fluxo constante de gs contendo o dopante, para tempos de processo crescentes, b) ilustrao e definio da coordenada x.

Fig. 9.13 Evoluo do perfil de dopagem aps sua redistribuio em forno sem nova introduo de dopantes.
Jacobus W. Swart Materiais Eltricos Cap.09 p.11

No ponto x onde a concentrao do perfil da impureza igualar concentrao de impurezas do substrato original, supostamente de tipo oposto, teremos o ponto da juno metalrgica p-n. Observa-se que, quanto maior o tempo de difuso, maior a profundidade da juno. c) Implantao de ons: A implantao de ons uma tcnica alternativa para introduzir impurezas no semicondutor. Ela realizada por meio de um acelerador de partculas especialmente projetado para esta aplicao. A Fig. 9.14 apresenta um desenho esquemtico de um implantador de ons. Uma fonte de ons alimentada por um gs ou vapor, contendo o elemento que se deseja implantar. Por meio de uma descarga eltrica o gs ionizado na fonte e extraido atravs de um orifcio por um campo eltrico, criando-se assim um feixe de ons, que neste ponto ainda pode ser composto de ons de diferentes elementos ou radicais. Cada on deixa o orifcio com uma velocidade especfica que depende da sua massa:

EC =

1 m ion v 2 = q .V 2

(9.7)

onde V a tenso da fonte de extrao dos ons. Da relao (9.7) obtm-se o valor da velocidade cintica do particular on ou radical. Aps a gerao do feixe de ons, este entra num seletor de massas, constitudo por um im com campo magntico, B, varivel (ajustvel pela corrente na bobina) e com percurso de de um crculo. A fora de Magntica sobre os ons faz com que estes sigam um percurso circular de raio Rion obtido pela seguinte igualdade:

m ion .v 2 q .v . B = R ion
Das relaes 9.7 e 9.8 obtm-se: 2 .m ion .V / q R ion = B

(9.8)

(9.9)

Caso o raio do percurso do on coincida com o raio do im, este on selecionado sair do seletor. No caso contrrio, os ons de massa diferente ao do selecionado, tero percurso de raio distinto ao do raio do ima e iro colidir nas paredes do mesmo, permanecendo adsorvidos ou implantados nestas paredes e no conseguem sair no final do seletor. Aps o seletor de massa, o feixe de ons constituido de um nico tipo de elemento qumico e isotopicamente puro (deixemos de lado, possveis coincidncias com outros radicais inicos). Neste ponto, o feixe puro produzido ser manipulado por campos eletrostticos, primeiramente para aceler-lo com energia extra desejada e em seguida com uma varredura, nos eixos x e y, para evitar que a implantao se d em um nico ponto da lmina e sim uniformemente distribuido sobre toda sua superfcie. Por fim, o feixe de ons incide sobre a lmina que fica dentro de um copo de Faraday (com abertura com rea bem determinada) e conectada a um integrador de
Jacobus W. Swart Materiais Eltricos Cap.09 p.12

corrente eltrica. Desta forma, cada on que entra no copo de Faraday contado e obtm-se uma contagem precisa (melhor que 2%) do nmero de ons introduzidos na superfcie da lmina. Dividindo-se este nmero pela rea da abertura do copo, obtm-se a dose implantada por unidade de rea. A grande vantagem da tcnica de implantao de ons exatamente esta alta preciso da dose implantada. Isto uma caracterstica fundamental para muitos dispositivos, especialmente os transistores MOS, cujo valor da tenso de limiar (V T) depende fortemente da concentrao de dopantes na superfcie do semicondutor, abaixo do metal de porta. Pode-se afirmar que a microeletrnica e a tecnologia MOS em particular, no teriam a grande evoluo e sucesso, se no fosse a disponibilidade desta tcnica de dopagem. Uma outra parte tambm importante do equipamento o sistema de bombas de vcuo. O interior do equipamento mantido em baixa presso, da ordem de 10-6 torr, para manter a pureza e direo dos ons do feixe. Mesmo nesta baixa presso, uma pequena frao dos ons pode-se chocar com tomos do gs residual no sistema e sofrer sua neutralizao de carga. Neste caso, este on continuar sua trajetria com aproximadamente a mesma energia cintica, porm sem carga eltrica, causando um erro na contagem dos dopantes implantados. Para reduzir este erro desenvolveu-se um truque, inclinando a parte final do tubo e defletindo os ons por meio da adio de um campo eltrico apropriado. Este campo eltrico corrige apropriadamente a trajetria dos ons e no tem efeito sobre as partculas neutralizadas, que iro se perder nas paredes do tubo do sistema, evitando assim o erro na contagem de ons. Os ons usualmente usados para dopar o semicondutor de Si so: 11B+ , 31P+, 75As+ (o nmero refere-se massa atmica do istopo do elemento selecionado e o smbolo + refere-se ao fato do on estar ionizado, pela perda de um eltron). A energia tpica dos ons pode variar de 30 a 200 keV (mquinas especiais permitem uma faixa maior de energia, de 5 a 1000 keV). As doses tpicas usadas variam de 1012 a 5x1015 ons/cm2 (em aplicaes especiais pode variar de 1011 a 1018 ons/cm2). Os ons, ao incidir sobre a superfcie da lmina, iro penetrar no material, chocando-se com os ncleos e os eltrons do mesmo. Por meio destes choques, os ons perdem velocidade at chegarem ao repouso. A posio final da trajetria dos ons resulta numa distribuio estatstica, aproximadamente Gaussiana. A distribuio, resultante desta seqncia de colises randmicas, descrita por uma mediana, chamada de alcance mdio, RP, um desvio padro vertical, RP e um desvio padro lateral, R, como ilustra a Fig. 9.15a. As colises dos ons incidentes com os tomos da rede cristalina, causam uma transferncia de momentum e energia cintica. Caso a transferncia de energia numa coliso seja maior que a energia de ligao do tomo da rede (da ordem de 15 eV, no caso do Si), este tomo da rede ser arrancado da sua posio, criando-se um defeito pontual. Ao longo da trajetria do on so criados vrios defeitos e de forma randmica, em funo da proximidade da trajetria do on com o ncleo de cada tomo da rede. No caso coliso frontal, o tomo da rede pode sair da sua posio com alta velocidade e produzir defeitos em cascata. A Fig. 9.15b ilustra uma trajetria do on e a gerao de defeitos. Dependendo da acumulao do nmero de defeitos pontuais, a matriz, originalmente cristalina, pode transformar-se localmente em regio amorfa ou no. Em todo caso, aps uma etapa de implantao de ons
Jacobus W. Swart Materiais Eltricos Cap.09 p.13

Fig. 9.14 Desenho esquemtico de um equipamento de implantao de ons.

Fig. 9.15 a) Definio dos parmetros da distribuio Gaussiana da trajetria e posies finais dos ons implantados, b) ilustrao dos danos produzidos no cristal pelos choques dos ons incidentes com os tomos da rede cristalina.

Jacobus W. Swart Materiais Eltricos Cap.09 p.14

fundamental a realizao de um recozimento trmico para a recomposio da ordem cristalina. J mencionamos que a distribuio final dos ons implantados pode ser aproximada por uma Gaussiana, ilustrada na Fig. 9.16:

N (x) = N

MAX

(x RP )2 . . exp 2 2RP

(9.10)

onde valem ainda as seguintes relaes:

= dose =

N ( x ) dx 0

(9.11)

MAX

o .4 RP 2 . R P

(9.12)

Os parmetros RP e RP da Gaussiana tm uma dependncia com o on implantado, o tipo de substrato e a energia dos ons incidentes. Esta dependncia ilustrada nas curvas da Fig. 9.17, que apresentam valores de RP e RP para vrios ons usados como dopantes em semicondutor de Si e em semicondutor de GaAs. Observa-se que, quanto maior a energia do on e/ou menor a sua massa, maior ser o alcance mdio e o desvio padro da distribuio. De forma indireta pode-se concluir que para um substrato de maior densidade (GaAs: 5.32 g/cm3, Si: 2.33 g/cm3), os mesmos parmetros sero menores (compare por exemplo os dados de Be em GaAs com B em Si, lembrando que Be mais leve que B). Existem tabelas com os valores de RP e RP, para os mais variados elementos e substratos e energias. Os mesmos podem tambm ser obtidos por programas especiais, como por exemplo o programa TRIM (disponvel na rede). Baseados nos dados de RP e RP, podemos projetar os parmetros de uma implantao (tipo de dopante, energia e dose da implantao; pode ser uma composio de algumas implantaes seqenciais) para obter-se um dado perfil desejado de impurezas. J foi mencionado a necessidade de realizar um recozimento trmico aps uma etapa de implantao de ons, com o intuito de reconstituir a ordem cristalina dos tomos, eliminando assim os defeitos produzidos. Porm este no o nico motivo para o recozimento. Em adio remoo dos defeitos, necessitamos que as impurezas implantadas tornem-se eletricamente ativas, ou seja, que os dopantes tornem-se substitucionais. Apenas em posies substitucionais os dopantes se comportam como doadores ou aceitadores. Requer-se uma energia trmica para permitir a migrao e estabelecimento das ligaes qumicas dos dopantes nestas posies. Fica a pergunta: que condio de recozimento necessria para se obter uma boa ativao eltrica? A resposta vem de dados experimentais, como por exemplo os mostrados na Fig. 9.18, para a implantao de B em Si. Esta figura mostra a condutividade Hall (densidade de portadores por unidade de rea, que contribuem com a conduo eltica) normalizada com a dose implantada. Quando a condutividade Hall normalizada for 1, todos os
Jacobus W. Swart Materiais Eltricos Cap.09 p.15

dopantes introduzidos esto eletricamente ativos, contribuindo com a gerao de uma lacuna no caso. Observa-se das curvas que a temperatura de recozimento necessria depende das condies de implantao (dose no caso) e que um recozimento a 1000 C por 30 min suficiente para as 3 doses apresentadas. Observa-se ainda um fenmeno de recozimento reverso (reduo da condutividade Hall com temperatura crescente) para as duas curvas de dose maior e em torno da temperatura de 600 C. Este fenmeno est relacionado com a evoluo dos defeitos e a precipitao de dopantes nestes complexos. Um recozimento a temperatura maior acaba eliminando estes complexos e liberando os dopantes para ocuparem posies substitucionais da rede. Deve-se lembrar ainda que durante a etapa de recozimento, os dopantes podem tambm redistribuir-se por processo de difuso. Isto resultar numa alterao (aprofundamento) do perfil de dopagem. Em tecnologias modernas, as profundidades das camadas dopadas ou junes devem ser cada vez menores. Assim enfrentamos um srio compromisso entre ativar eficientemente os dopantes e eliminar defeitos contra reduzir a difuso dos dopantes (juno rasa). Uma soluo encontrada manter a alta temperatura, porm reduzir drasticamente o tempo do recozimento, at da ordem de poucos segundos. Isto possvel de ser feito em fornos especiais de recozimento trmico rpido (RTA rapid thermal annealing). Este forno formado por uma cmara pequena de quartzo, para processar uma nica lmina por vez e o aquecimento realizado por radiao luminosa a partir de um banco de lmpadas tipo halognicas (como as usadas para iluminao em filmagens ou fotografias). Por esta radiao, a temperatura da lmina pode subir com taxas controladas de 50 a 100 C/s, ser mantida fixa num patamar por alguns a dezenas de segundos, para em seguida resfriar rapidamente pelo desligamento das lmpadas.

Fig. 9.16 Definio dos parmetros R P e RP numa distribuio Gaussiana normalizada.

Jacobus W. Swart Materiais Eltricos Cap.09 p.16

Fig. 9.17 Curvas com dados de alcance projetado (RP) e desvio padro ( RP) de dopantes implantados em substratos de Si e de GaAs.

9.2 Tecnologia Planar de Fabricao de Dispositivos


O processo planar constitui o princpio fundamental dos processos de fabricao de dispositivos e circuitos integrados. Ele permite a moldagem localizada da superfcie do semicondutor: dopando-o, removendo-o por ataque qumico, contactando-o por linha metlica ou de outras formas. A Fig. 9.19 mostra um desenho de seco em corte de uma estrutura semicondutora moldada localmente por processo planar, pela formao de uma trincheira, posteriormente preenchida por xido, formao de duas regies com dopagem p, formando 2 diodos tipo p-n, abertura de vias no xido isolante para contatos e formao de linhas metlicas para interconexo. O processo tal que a moldagem localizada possa ser feita ao mesmo tempo em vrias (at bilhes) reas num mesmo plano ou superfcie. Ele permite assim a fabricao de vrios dispositivos ou estruturas, lado a lado e isolados entre si.
Jacobus W. Swart Materiais Eltricos Cap.09 p.17

A moldagem localizada na superfcie de uma lmina realizada pela proteo da superfcie por um filme, pela abertura de janelas ou remoo parcial deste filme protetor, para, em seguida, realizar a moldagem nas regies desprotegidas. Os filmes comumente empregados para esta funo so os isolantes, como o xido de silcio (SiO2) ou nitreto de silcio (Si3N4). Descreveremos em seguida as etapas de processo envolvidas no processo planar, comeando com a obteno do filme isolante e em seguida o processo de fotogravao para definio e abertura das janelas no filme. a) Processos de Obteno de Filmes Isolantes: O processo planar desenvolveu-se junto com a tecnologia do Si, tendo em vista que este apresenta uma vantagem fundamental sobre os outros semicondutores, devido s seguintes propriedades: Permite a formao de um filme de SiO2 por oxidao trmica da superfcie do Si. O SiO2 formado extremamente estvel A interface entre Si e SiO2 de excelente qualidade O Si e o SiO2 apresentam coeficientes de expanso trmica compatveis (2.6x10-6 C1 para Si e 0.5x10-6 C-1 para SiO2) As caractersticas acima do sistema SiO2/Si levam alguns autores a chamar o material Si como uma ddiva de Deus, tendo em vista que elas facilitam em muito a fabricao de dispositivos de boa qualidade. Isto justifica porque aproximadamente 98% dos componentes semicondutores sejam feitos em Si. a1) Oxidao trmica de Si: O Si reage de forma controlada, a altas temperaturas, com espcies oxidantes como o oxignio e vapor de gua. O processo normalmente realizado em forno trmico, similar ao usado para a difuso de dopantes, com temperatura na faixa de 800 a 1200 C. A Fig. 9.20 mostra um desenho esquemtico do sistema. Foi proposto e convalidado, para larga faixa de condies de processo (temperatura, tempo e ambiente) o seguinte modelo matemtico para o crescimento do xido trmico:

x 2 + A. x o = B .( t + )
o

(9.13)

onde: xo = espessura do xido t = tempo de oxidao A, B e so constantes que dependem de: temperatura, ambiente (gs), presso e orientao da superfcie da lmina de Si. A constante depende ainda da espessura inicial do xido existente antes de iniciar a oxidao. A Fig. 9.21 mostra a curva do modelo de oxidao com os eixos de espessura e tempo normalizados com as constantes. Observa-se que esta funo parablica pode ser aproximada para funes linear, para tempos curtos, e quadrtica simples, para tempos longos. Ou seja, no incio da oxidao tem-se um crescimento linear do xido com o tempo e aps longo tempo, o xido cresce com a raiz quadrada do tempo. Os valores das constantes A, B e devem ser determinados experimentalmente para as diversas condies de processo. De posse dos seus valores, pode-se projetar o processo de oxidao para obter-se uma espessura desejada de xido. As espessuras empregadas
Jacobus W. Swart Materiais Eltricos Cap.09 p.18

na fabricao de dispositivos e circuitos integrados semicondutores podem variar tipicamente na faixa de 2 a 1000 nm. Vale a pena ainda ressaltar que, embora o substrato empregado seja cristalino, a estrutura do xido de silcio formado no tem ordenao e pode ser considerado amorfo. a2) Deposio de isolante por CVD: Tanto o isolante SiO2 como o isolante Si3N4 podem ser depositados por tcnica CVD (Chemical Vapor Deposition ou deposio qumica em fase vapor). Neste

Fig. 9.18 Curvas de condutividade Hall (total de portadores contribuindo), normalizada com a dose implantada, versus temperatura de recozimento com tempo fixo e 30 min, para 3 doses diferentes de implantao de 11B+ a 150 keV.

Fig. 9.19 Desenho esquemtico de seco em corte de estrutura microfabricada por processo planar, com moldagem localizada da superfcie.
Jacobus W. Swart Materiais Eltricos Cap.09 p.19

Fig. 9.20 Desenho esquemtico de um forno de oxidao para lminas de Si, com opo de ambientes de O2 seco, O2 + H2 (forma H2 O) ou vapor de H2O. processo, o filme obtido pela reao qumica de gases introduzidos num reator, sobre a superfcie da lmina, sendo a reao catalizada por esta. Existe uma variedade muito grande de reatores. O reator CVD pode ser similar ao reator descrito no item anterior sobre crescimento epitaxial de Si por VPE. Ele deve ter os seguintes coponentes bsicos: controle de presso no reator (pode ser a baixa presso com sistema de bombas de vcuo), controle de entrada de gases, controle de temperatura da lmina. Opcionalmente pode ter um sistema de gerao de plasma do gs. Como exemplos de processos temos:

SiH4 + O2 SiO2 + 2 H2 Si(C 2H5O)4 + 12 O2 SiO2 + 8 CO2 + 10 H2O 3 SiH4 + 4 NH3 Si3H4 + 12 H2 3 SiCl2H2 + 4 NH3 Si3H4 + 6 HCl + 6 H2

(T ~ 450 C) (T ~ 700 C) (T ~ 700 900 C) (T ~ 700 800 C)

A taxa de deposio pode variar tipicamente de 10 a 1000 nm/min e depende dos parmetros do processo: tipos de gases precursores, fluxos dos gases e sua mistura, presso na cmara, temperatura da lmina e potncia de sinal de RF como fonte de plasma, quando usado. Gases em estado de plasma, contm grande nmero de espcies excitadas energeticamente. As espcies qumicas neste estado tornam-se muito mais reativas e fazem com que a taxa de deposio seja consideravelmente aumentada, ou ainda, permite que se realize o processo em presses mais baixas e/ou temperaturas mais baixas (condies desejadas em certas aplicaes). Como j mencionado, uma importante aplicao destes filmes isolantes delimitar reas da superfcie da lmina para dopagem localizada (difuso ou implantao inica), remoo localizada de material por corroso qumica e outras etapas. Mas alm desta aplicao fundamental para o processo planar, os isolantes tm tambm as seguintes aplicaes em dispositivos semicondutores: proteo ou passivao da superfcie do semicondutor isolao eltrica entre metal e semicondutor e entre multi-nveis de metais. isolante para capacitores Isolante para porta de dispositivos de efeito de campo (MOS metal/xido/semicondutor).
Jacobus W. Swart Materiais Eltricos Cap.09 p.20

b) Processo de Fotolitografia: Fotolitografia a tcnica usada para imprimir padres geomtricos e abrir janelas em camadas na superfcie da lmina. Descreveremos a tcnica, dividindo-a em trs passos: 1 Passo: Fabricar uma mscara: A mscara constituida por uma placa de material transparente e superfcie bem plana. O material pode ser quartzo ou outro. Inicialmente a placa deve ser coberto por um filme de material opaco, por exemplo Cr ou Cr2O3, e sobre este um filme de emulso fotosensvel ou eletro-sensvel. Imprime-se neste filme de emulso o padro geomtrico, idealizado pelo projetista do dispositivo ou circuito, por um dos seguintes processos: Projeo ptica a partir de um desenho em folha com alto contraste (mailer com rubilit). Escrita direta sobre a emulso por flashes de luz, comandado por computador, a partir de um sistema CAD (Computer Aided Design). Escrita direta sobre a emulso por feixe de eltrons, comandado por computador. Os ltimos dois processos so os mais usuais atualmente. Aps esta etapa, realizada a revelao qumica da emulso (similar revelao de fotografia), que dissolve a rea exposta e sensibilizada da emulso. Em seguida, uma etapa de corroso qumica remove o metal das reas no mais cobertas por emulso. Depois o restante da emulso removido por um solvente, j que no se necessita mais dele. Desta forma conclui-se a fabricao da mscara, que possui agora regies opacas e regies transparentes, de acordo com a geometria desejada. A Fig. 9.22 mostra uma fotografia de uma mscara. 2 Passo Transferir o Padro para a Lmina: Um processo semelhante ao usado na fabricao da prpria mscara usado para transferir o desenho dela para a superfcie da lmina. A seqncia de sub-passos como segue: a) Aplica-se um filme fotosensvel, chamado de fotorresiste, sobre a lmina que contm a camada a ser moldada. O fotorresiste um material orgnico dissolvido em solvente e portanto liquido inicialmente. Ele aplicado por conta gotas na superfcie da lmina e espalhado uniformemente em um prato rotativo, com rotao de alguns milhares rpm. A Fig. 9.23 mostra uma fotografia desta etapa de aplicao e espalhamento de fotorresiste. Aps a aplicao do fotorresiste realizada uma cura do mesmos (estufa ou prato quente a aprox. 90 C) para a evaporao do solvente e solidificao do fotorresiste. A Fig. 9.24a mostra um desenho de seco em corte da lmina aps esta etapa. b) Expe-se a lmina com o fotorresiste a fonte de luz, atravs da mscara, como ilustra a Fig. 9.24b. Caso j exista uma geometria anterior na lmina, normalmente deve-se alinhar a nova geometria em relao esta. As mquinas de exposio, chamadas de foto-alinhadoras, possuem sistema de microscpia para fazer este alinhamento. c) Remove-se em seguida a mscara e faz-se a revelao qumica do fotorresiste. O revelador dissolve as partes do fotorresiste que foram expostas, no caso de fotorresiste positivo (existe tambm fotorresiste negativo, onde ocorre o inverso), como mostrado na Fig. 9.24c.

Jacobus W. Swart Materiais Eltricos Cap.09 p.21

3 Passo Corroso Qumica da Camada e Remoso do Fotorresiste: A corroso qumica da camada pode ser feita por soluo lquida, por exemplo HF para a corroso de camada de SiO2 , ou por um plasma com radicais reativos, por exemplo plasma de CF4 com H2 para corroer camada de SiO2. No passado, o usual era o uso de solues lquidas enquanto atualmente usa-se cada vez mais plasmas reativos. Por meio de plasma consegue-se definir geometrias com dimenses menores e com obteno de paredes verticais nas janelas. A Fig. 9.24d mostra um desenho em seco em corte da estrutura aps a etapa de corroso da camada. Em seguida podemos remover todo o fotorresiste, j que ele no mais necessrio. A estrutura final como ilustrada na Fig. 9.24e. Terminada a fotolitografia, a superfcie est pronta para a prxima etapa, como por exemplo a dopagem por difuso ou por implantao inica. Neste caso, a dopagem ocorre apenas nas regies no cobertas por xido. Seqncia semelhante usada para

Fig. 9.21 Curva normalizada da espessura de xido versus tempo, obtido por crescimento trmico.

Jacobus W. Swart Materiais Eltricos Cap.09 p.22

Fig. 9.22 Fotografia de uma mscara para um processo de fotolitografia.

Fig. 9.23 Fotografia do processo de aplicao e espalhamento centrifuga de fotorresiste em sistema com prato rotativo.

Jacobus W. Swart Materiais Eltricos Cap.09 p.23

a)

b)

c)

d)

e)

Fig. 9.24 Desenhos de seces em corte da estrutura da lmina com camada de SiO2 , aps as vrias etapas do processo de fotolitografia: a) aplicao do fotorresiste, b) exposio do fotorresiste atravs da mscara, c) revelao do fotorresiste, d) corroso qumica da camada de SiO2, e) remoo do fotorresiste final.

Fig. 9.25 Idem Fig. 9.24, com desenhos em duas dimenses.

Jacobus W. Swart Materiais Eltricos Cap.09 p.24

fabricar trincheiras no semicondutor, abrir vias para contatos ou ainda para definir linha de metais de interconexes. A Fig. 9.25 mosta mais uma vez a seqncia de etapas do processo de fotogravao, com ilustraes em duas dimenses.

9.3 Metalizao e Diagramas de Fases


O termo metalizao usado para descrever as etapas de obteno dos contatos hmicos nos dispositivos semicondutores e as linhas de interconexes entre os diversos pontos do circuito integrado. Trata-se de um tpico crtico da fabricao de CIs, pois ela afeta diretamente o seu desempenho, o rendimento de produo e a confiabilidade do componente final. O termo confiabilidade refere-se a taxa de falhas ou tempo mdio de vida do componente. Tipicamente, um componente eletrnico deve ser projetado e fabricado para ter um tempo mdio de vida de pelo menos 10 anos. O rendimento de produo por sua vez, refere-se ao nmero de componentes (em %) que passam pelos testes funcionais e de desempenho do componente logo aps a fabricao. Ele pode variar bastante, dependendo da complexidade do circuito e do tempo de maturidade da verso tecnolgica empregada. Produtos mais simples e maduros podem apresentar rendimento acima de 90%, enquanto que produtos complexos (microprocessadores por exemplo) e em fase inicial de produo podem apresentar rendimentos de dezena a algumas dezenas de %. A metalizao afeta tambm fortemente o desempenho dos circuitos como mencionamos acima. Isto se deve aos seguintes fatos: a) associado ao contato semicondutor-metal existe uma resistncia srie parasitria associada. O valor desta resistncia depende fortemente da metalurgia deste contato, alm da rea do contato; b) as linhas de inteconexes apresentam uma resistncia srie parasitria, que, associada a sua capacitncia de linha, introduz um atraso de propagao do sinal eltrico. A propagao do sinal pode ser modelada pelo produto RC caracterstico da resistncia e capacitncia distribuida da linha. Assim, para aumentar a velocidade de operao do CI, devemos empregar metais com a mais baixa resistividade possvel, isolados por material dieltrico de menor constante dieltrica possvel. A escolha dos metais para a obteno de contatos hmicos e para interconexes, visando as caractersicas desejadas de desempenho, rendimento e confiabilidade, requer um conhecimento profundo das caractersticas e comportamento dos metais e das suas interaes metalrgicas com as camadas vizinhas. Algumas destas informaes esto descritas em diagramas de fase dos materiais. a) Diagramas de Fase e Contatos: O diagrama de fases de um material ou de um sistema de materiais, uma representao grfica das suas possveis fases, em condies de equilbrio e em funo dos parmetros: composio, temperatura e presso. Descrevemos alguns exemplos de diagramas de fases, bem como, implicaes destas informaes sobre os processos usados na fabricao de componentes semicondutores:

Jacobus W. Swart Materiais Eltricos Cap.09 p.25

1) Diagrama de fase da gua: A Fig. 9.26 mostra o diagrama de fase da gua, indicando as condies de temperatura e presso nas quais tm-se as fases slida, lquida e gasosa da gua. Este um dos diagramas mais simples e conhecidos dos leitores. 2) Diagrama de fase de um sistema binrio de componentes similares. Componentes similares refere-se a componentes que apresentam estrutura cristalina, dimetro atmico e ligaes qumicas similares. Como exemplo temos o caso do sistema Ge-Si, com seu diagrama de fase mostrado na Fig. 9.27. Este diagrama refere-se condio de presso constante e atmosfrica, tendo como variveis os parmetros temperatura e composio dos elementos. O diagrama mostra as temperaturas de fuso do material com composio 100% Si (1414 C) e 100% Ge (940 C), nas quais temos uma transformao do material de fase slida para fase lquida ou vice-versa. Para ligas com composio diferente de 100%, temos 3 fases possveis em funo da temperatura: slida, mistura de lquido e slido, lquida. Observa-se tambm, que as curvas de transformao de fase tm comportamento com variao monotnica entre os pontos de fuso dos elementos puros. O diagrama tambm contm a informao das quantidades slidas e lquidas na condio de fase dupla., dada pela lei da alavanca (uma regra de 3 bem intuitiva). Tomemos como exemplo uma composio Ge-Si, C0, a 1200 C. Em condies de equilbrio, obtm-se do diagrama, que a parte slida dever ter composio CS e a parte lquida, composio CL. Como a composio global deve permanecer C0 (conservao da matria), por regra de 3 obtm-se as fraes slidas e lquidas: % Slida = C0 C L . 100 CS C L

% Lquida =

CS C0 . 100 CS CL

Dos dados da Fig. 9.27 obtm-se uma fase dupla com 37% slido e 73% lquido. 3) Diagrama de fase de um sistema binrio de elementos no similares. Como exemplos destes sistemas de interesse temos: Au-Si, Al-Si, PdSn, outros silicetos. 3.1) Sistema Au-Si: A Fig. 9.28 mostra o diagrama de fase do sistema Au-Si. Uma primeira diferena deste sistema em relao ao anterior de elementos similares, que as curvas de transformao de fase no apresentam mais um comportamento de variao monotnica, podendo ter um ponto de fuso de uma liga, com temperatura inclusive inferior aos dos pontos de fuso dos dois elementos puros. O ponto em particular e singular de mnima temperatura de fuso chamado de ponto de fuso euttico. A composio da liga correspondente chamada de liga euttica. Para temperaturas abaixo da fuso euttica, todo o material slido. Para material com composio diferente da liga euttica, podemos ter 3 fases possveis, dependendo da temperatura: slida, mistura de slido com lquido, lquida. No caso do sistema Au-Si, observa-se as seguintes temperaturas de fuso: 1064 C para Au puro, 1412 C para Si puro e 363 C para a liga euttica composta por 82% de Au e 18% de Si. A caracterstica de formao de liga euttica freqentemente usada para soldar o chip de Si com uma base de Au da
Jacobus W. Swart Materiais Eltricos Cap.09 p.26

Fig. 9.26 Diagrama de fase da gua.

Fig. 9.27 Diagrama de fase do sistema binrio Ge-Si.

Jacobus W. Swart Materiais Eltricos Cap.09 p.27

Fig. 9.28 Diagrama de fase do sistema binrio Au-Si. cpsula final de uso do componente. A Fig. 9.29 ilustra o processo de formao desta solda. O chip colocado sobre o suporte metlico contendo uma pelcula superficial de Au. Por aquecimento at temperatura acima da fuso euttica, comea a fuso na interface, formando uma fase lquida com composio igual da liga euttica. Aps resfriamento, temos a solidificao com permanncia da liga euttica Au-Si na interface entre os 2 materiais puros. 3.2) Sistema Al-Si: A Fig. 9.30 mostra o diagrama de fase do sistema binrio Al-Si. Observamos deste diagrama as seguintes temperaturas de fuso: 660 C para Al puro, 1414 C para Si puro e 577 C para a liga euttica composta por 12% de Si e 88% de Al. Outro detalhe importante mostrado no grfico ampliado da regio de 0 a 1.5% de Si em Al. Esta regio do diagrama informa o limiar de solubilidade slida de Si no Al, ou seja, para pontos dentro do tringulo mostrado, o Si fica solvel no Al (em estado slido). Considerando um ponto dentro do tringulo, por exemplo 0.5% de Si e temperatura de 500 C, ao reduzir-se a temperatura, observa-se que passamos pelo limiar de solubilidade slida em 450 C. Como conseqncia, o Si tender a precipitar-se em agregados, para temperaturas inferiores a esta. Outra concluso que podemos tirar do detalhe deste diagrama que, se colocarmos o Si e Al em contato direto e em equilbrio trmico numa dada temperatura, por exemplo 450 C, Si ir difundir para dentro do Al at alcanar a concentrao igual da sua solubilidade slida nesta temperatura. Estas consideraes so de importncia fundamental para o desenvolvimento e estudo de contatos hmicos de Al com Si, como muito usado na fabricao de dispositivos semicondutores. O processo de formao de contato hmico de linha de Al com uma dada regio de dispositivos de Si, segue a seguinte seqncia: Fotogravao e abertura de via de acesso atravs do isolante de superfcie (SiO2).
Jacobus W. Swart Materiais Eltricos Cap.09 p.28

Deposio de camada de Al (evaporao trmica ou sputerring) Fotogravao do Al para definir as linhas dos contatos e interconexes. Sinterizao do contato, por recozimento trmico (450 C por 30 min). Nesta etapa, a fina camada de xido nativo na superfcie do Si parcialmente absorvida pelo metal, melhorando assim o contato Al-Si. Como citamos acima, durante a etapa de sintering, Si migra para o filme de Al, devido sua solubilidade slida nesta temperatura. Esta difuso de Si para o Al no se d de forma uniforme ao longo da superfcie do Si no contato, mas sim, preferencialmente por pontos mais fracos do xido nativo. Neste pontos formam-se assim verdadeiras crateras no Si, como ilustra a Fig. 9.31. A formao destas crateras fica demonstrada pela fotografia, tirada aps a sinterizao e a remoo do Al do contato e mostrado nesta mesma figura. Estas crateras no Si so por sua vez, preenchidas pelo prprio Al, formando cravos (spikes). Isto pode causar falhas no funcionamento de dispositivos em caso do contato ser formado sobre uma juno rasa (profundidade de juno menor que a da cratera), curto-circuitando a mesma. Em dispositivos de dimenses maiores, este problema no causa danos. O problema pode tambm ser consideravelmente aliviado se ao invs de usar Al puro, depositarmos uma camada de Al j contendo uma certa frao de Si, por exemplo, 1% de Si. Como discutimos, durante o sintering temos a difuso de Si para o Al, porm, alm disto, este Si tende a precipitar-se, formando ndulos de Si, quando resfriamos a lmina de Si, no final do processo. Estes ndulos so visveis por microscpio, como mostrado na fotografia da Fig. 9.32. Esta fotografia mostra a superfcie de um transistor MOS (fabricado no CCS/UNICAMP em disciplina de

Fig. 9.29 Ilustrao da solda euttica de chip de Si sobre uma base de Au.

Jacobus W. Swart Materiais Eltricos Cap.09 p.29

Fig. 9.30 Diagrama de fase do sistema binrio Al-Si.

Fig. 9.31 Ilustrao da formao de cravos (spikes) num contato Al-Si.

Jacobus W. Swart Materiais Eltricos Cap.09 p.30

Fig. 9.32 Fotografia de um transistor MOS (fabricado no CCS/UNICAMP). Note a diferena entre as linhas de Al conectadas fonte e dreno e a linha de porta do transistor, esta sem formao de ndulos de precipitados de Si. laboratrio). Nota-se que as linhas de Al ligadas aos contatos hmicos de fonte e dreno apresentam muitos pontos pretos correspondentes aos ndulos de Si, enquanto que a linha de Al de porta do transistor (sem contato com Al) no possui tais ndulos. 3.3) Sistema silicetos: Silicetos so ligas de Si com metais. Vrios metais refratrios reagem com o Si uniformemente, a partir de uma interface de contato de filme metlico sobre Si, quando recozido em temperatura apropriada. Isto resulta em formao do siliceto com boa morfologia (sem formao de crateras como ocorre no caso da sinterizao do contato Al-Si). A formao do siliceto d-se pela reao qumica em estado slido, entre os 2 elementos, metal e Si, sendo controlado pela temperatura do processo. Cada siliceto apresenta algumas fases (liga com dada estequiometria) possveis, sendo que cada uma destas tem caractersticas especficas. A tabela 9.2 apresenta a resistividade de algumas fases de vrios silicetos. Normalmente, a fase mais rica em Si a fase mais estvel do siliceto daquele metal. Deseja-se usar siliceto com boa estabilidade trmica e de baixa resistividade. O diagrama de fase do sistema metalSi indica todas as fases possveis do siliceto. A Fig. 9.33 mostra o diagrama do sistema Pt-Si. Vale ressaltar que os diagramas de fase so obtidos a partir de estudos metalrgicos de materiais de corpo (grandes espessuras) e que pode haver algumas diferenas em relao aos casos de filmes finos. Embora o diagrama de fases do sistema Pt-Si indique 5 fases de silicetos possveis, observa-se apenas as transformaes por 3 fases de silicetos quando recozemos um filme fino de Pt sobre substrato de Si, ou seja: Pt/Si transforma-se em Pt2Si e este em PtSi (monosiliceto de platina), como ilustrado no desenho esquemtico da Fig. 9.34. possvel ainda, em certas condies de processo, limitar a formao siliceto, de forma auto-alinhada, sobre toda a rea da janela da via de
Jacobus W. Swart Materiais Eltricos Cap.09 p.31

contato metal-Si. A Fig. 9.35 ilustra este procedimento. Aps a abertura da janela da via do contato, deposita-se o metal sobre toda a superfcie. feito um primeiro recozimento, que forma uma fase intermediria do siliceto apenas na janela do contato, evitando seu crescimento lateral (temperatura e tempo limitados). Em seqncia, uma corroso qumica remove seletivamente o metal no reagido, deixando o siliceto formado sobre os contatos. Um segundo recozimento realizado para efetuar a transformao do siliceto na fase desejada, de menor resistividade e estabilidade superior. Aps a formao do siliceto no contato, pode ser realizada a metalizao para a formao das linhas de inteconexes, por exemplo, linhas de Al. O uso do siliceto nos contatos resulta em contatos hmicos de menor resistncia e reduz a formao dos cravos. Tabela 9.2 Resistividades tpicas de integrados. Siliceto Resistividade ( .cm) Co2Si 70 CoSi 150 SoSi2 15 CrSi2 500 MoSi2 100 NbSi2 50 Ni2Si 25 NiSi 20 b) Linhas de Inteconexes: As linhas de interconexes nos componentes so necessrias para alimentar os transistores com as fontes de alimentao ou de polarizao e para levar os sinais eltricos de operao do circuito entre os vrios pontos. Um requisito bsico para o metal de interconexo a baixa resistividade do mesmo. Valores de resistividade de corpo dos 4 metais de menor resistividade so apresentados na tabela 9.3, juntamente com suas vantagens e desvantagens. Tabela 9.3 Valores de resistividade e vantagens e desvantagens dos 4 metais de menor resistividade. Metal Desvantagens Resistividade ( .cm) Vantagens Ag 1.6 Corrosivo Filme instvel Al 2.7 aderncia eletromigrao sobre Si e SiO2 resistividade estvel Au 2.2 caro difunde no Si e SiO2 Cu 1.7 corrosivo difunde no Si e SiO2
Jacobus W. Swart Materiais Eltricos Cap.09 p.32

silicetos usados em tecnologia de circuitos Siliceto NiSi2 Pd2Si PtSi TaSi2 TiSi2 VSi2 Wsi2 ZrSi2 Resistividade ( .cm) 35 25 35 50 15 15 100 35

Fig. 9.33 Diagrama de fase do sistema Pt-Si.

Fig. 9.34 Seqncia transformaes de fases pela reao entre filme fino de Pt e substrato de Si.
Jacobus W. Swart Materiais Eltricos Cap.09 p.33

Fig. 9.35 Formao de siliceto de Ti, de forma auto-alinhada, sobre uma janela de via de contato. Entre os 4 metais da tabela 9.3, o Al foi e ainda o metal escolhido para uso em linhas de interconexes em circuitos integrados. Isto se deve sua resistividade aceitvel e excelente aderncia sobre superfcies de Si e de SiO2. Porm o grande problema do Al a sua alta susceptibilidade ao efeito de eletromigrao. Eletromigrao um efeito de migrao de tomos do material, sob efeito da transferncia de um momentum da nuvem de eltrons da corrente eltrica passando pela mesma. Este efeito maior, quanto maior a densidade de corrente e a temperatura de operao. Este efeito tambm tanto maior quanto menor o ponto de fuso do material, ou seja, quanto menor a energia das ligaes qumicas do material. A eletromigrao um dos mecansmos de falha de circuitos integrados, pois ela causa a formao de aberto em linhas e de curtos entre linhas vizinhas. O efeito mais problemtico quando reduzimos as dimenses das linhas, uma vez que isto aumenta a densidade de corrente pelos mesmos. Este fato, aliado resistividade relativamente alta do Al comparado aos outros metais citados, fez aumentar a procura por um metal alternativo ao Al. Au e Cu so bons candidatos para substituir o Al, porm ambos sofrem do problema de alta difusividade no Si e no SiO2. Alm disto, estes metais geram estados profundos na banda proibida do Si, afetando assim adversamente o tempo de vida de portadores, que por sua vez d origem a altas correntes de fugas de junes, entre outras. , no entanto, possvel empregar estes metais se evitarmos o contato direto dos mesmos com o Si e o SiO2, protegendo-os por capas de materiais de barreira de difuso e com boa aderncia. Aps uma dcada de pesquisa, chegou-se a um estgio tecnolgico que j permite usar Cu com material de interconexo, sendo incorporado em alguns produtos comerciais desde 1998. c) Multinveis de Interconexes Em circuitos integrados modernos, grande frao da rea do chip ocupado por linhas de interconexes. Alm disto, a velocidade de operao do circuito fortemente afetada pelo tempo de propagao de sinais pelas linhas de interconexo. Desta forma, solues tecnolgicas que resultem na reduo da rea e consequentemente na reduo do comprimento da linhas uma procura constante. A soluo natural o uso de multinveis de metal. A Fig. 9.36 mostra um desenho esquemtico de uma estrutura com 3 nveis de metalizao. Uma fotografia de uma estrutura com 4 nveis de metal mostrada na Fig. 9.37. Cada nvel de metal isolado do nvel subsequente por uma camada isolante, como xido de silcio ou um material orgnico isolante. A procura atual por desenvolver filmes isolantes com a menor constante dieltrica possvel, com o intuito de reduzir a capacitncia distribuda da linha e como conseqncia, o tempo de
Jacobus W. Swart Materiais Eltricos Cap.09 p.34

propagao de sinal na linha. Esta pesquisas incluem filmes de SiO2 quimicamente modificados ou ainda porosos, bem como novos materiais orgnicos. Os filmes isolantes devem ser processados para confeco de vias de acesso ao metal inferior. Estas vias de acesso devem ocupar a menor rea possvel, usando-se paredes verticais e preenchimento da via por um tampo (plug) condutor, tipicamente de W (resistividade aceitvel para esta funo e disponibilidade de processo CVD para a deposio e preenchimento das vias estreitas com paredes verticais). A filosofia do uso de multinveis de metalizao em circuitos integrados similar ao do seu uso em circuitos impressos. Inclusive, a tecnologia de circuito impresso, bem como a de montagem dos chips no mesmo, tende a incorporar mais e mais os conceitos desenvolvidos na indstria de semicondutores. Voltando ao circuito integrado, o melhor dos mundos para a problemtica de interconexes usar multinveis de metal em conjunto com o uso de metal com alta imunidade ao efeito eletromigrao, que no caso o Cu. Desta forma, podemos usar linhas mais estreitas, reduzindo assim a rea do chip, o comprimento das linhas, as capacitncias associadas e o tempo de propagao de sinal. A Fig. 9.38 mostra uma fotografia de um chip usando 6 nveis de interconexes de Cu, aps uma corroso seletiva do dieltrico (s para melhor observao).

Fig. 9.36 Ilustrao esquemtica de uma estrutura de trs nveis de metalizao.

Fig. 9.37 Fotografia de microscpio eletrnico de uma seco de rea em corte de estrutura com 4 nveis de metal.
Jacobus W. Swart Materiais Eltricos Cap.09 p.35

Fig. 9.38 Fotografia de microscpio eletrnico de uma estrutura de 6 nveis de metal de Cu, aps uma corroso qumica seletiva do material isolante (Processo CMOS 0,75 da IBM).

9.4 Exemplos de Estruturas de Dispositivos


Neste item apresentaremos vrios exemplos de estruturas de dispositivos. Baseado na descrio dos processos bsicos de microfabricao apresentados acima, fica fcil imaginar uma seqncia de processos para a obteno das estruturas. Um exemplo de seqncia de processos, ou de integrao de processos, ser apresentado no prximo item, para uma tecnologia especfica e simples. O presente item no visa detalhar o funcionamento de dispositivos, tema este do prximo captulo, mas apenas mostrar suas estruturas fsicas.

Jacobus W. Swart Materiais Eltricos Cap.09 p.36

a) Diodo pn: A Fig. 9.39 mostra um desenho esquemtico de uma estrutura de diodo pn, composto por substrato tipo n e regio difundida tipo p. O desenho mostra a delimitao da juno na superfcie e o contato hmico de Al. b) Diodos LED e Laser: A estrutura de diodos LED (Light Emitting Diode) e Laser (Light Amplification by Stimulated Emission of Radiation) so mostrados na Fig. 9.40. Estes tipos de diodos so fabricados tipicamente em semicondutores compostos do tipo III-V, com diodo pn composto por heterojuno, ou seja, juno com materiais distintos. A regio emissor de luz composto por camada de semicondutor com banda proibida (E G) menor, para confinar os portadores e estimular sua recombinao e emisso de ftons. c) Transistores BJT (Bipolar Junction Transistor): A Fig. 9.41 mostra desenhos esquemticos de estrutura de transistor tipo npn, como usado em tecnologia de circuito integrado. Neste caso, o substrato do tipo p e no usado como parte ativa dos transistores npn. Cada transistor npn isolado dentro de uma ilha. O transistor bipolar npn formado por duas junes pn muito prximas e em oposio. A funo da camada enterrada tipo n+ apenas reduzir a resistncia srie do coletor. d) Transistores de efeito de campo: MESFET e MOSFET: Como ilustra a Fig. 9.42, o transistor tipo MESFET constituido por um canal, tipo n neste caso, j formado e com duas regies de contato chamados de fonte e dreno. Um contato metal-semicondutor, terminal de porta no centro do dispositivo, forma um diodo tipo Schottky, que permite controlar a quantidade de portadores de conduo de corrente pelo canal. No caso do transistor MOSFET, ou simplesmente MOS, temos duas diferenas (ver Fig. 9.42b), a saber: o metal de porta isolado do canal por uma fina camada de isolante (SiO2 por exemplo) e o canal tipicamente no existe por construo, mas sim formado por induo pelo potencial aplicado na porta. Analogamente ao MESFET, ela possui duas regies para os contatos de fonte e dreno. No caso da Fig. 9.42b, mostramos o transistor chamado nMOS (de canal tipo n), que construido sobre um substrato (ou regio) tipo p. e) Tecnologia CMOS: A tecnologia CMOS refere-se a uma estrutura composta pela associao de transistores MOS complementares, ou seja, de transistores nMOS e pMOS. Tipicamente, os transistores nMOS e pMOS so associados em srie, tendo o terminal de entrada ligado s duas portas dos transistores complementares. A Fig. 9.43 mostra o desenho esquemtico de uma estrutura CMOS. Necessitamos de regies (poos ou ilhas) tipo n e tipo p para a fabricao dos transistores pMOS e nMOS respectivamente. Normalmente o material de porta usado uma camada de silcio policristalino altamente dopada. Para reduzir resistncias parasitrias das linhas de porta e de fontes e dreno, comum ainda formar um siliceto na superfcie das mesmas, por exemplo TiSi2 ou CoSi2. A grande motivao pela tecnologia CMOS o seu baixo consumo de potncia, de grande importncia para CIs com milhes a bilho de transistores. Atualmente, a grande maioria dos CIs so fabricados em tecnologia CMOS (> 85%).

Jacobus W. Swart Materiais Eltricos Cap.09 p.37

Fig. 9.39 Desenho esquemtico da estrutura de um diodo pn.

Fig. 9.40 Desenho esquemtico da estrutura de um a) LED e b) Laser.

Jacobus W. Swart Materiais Eltricos Cap.09 p.38

Fig. 9.41 Desenho esquemtico da estrutura de um transistor npn em tecnologia de circuito integrado, desenho em 2 dimenses.

Fig. 9.42 Desenho esquemtico da estrutura de transistores de efeito de campo, a) tipo MESFET e b) tipo MOSFET.

Fig. 9.43 Desenho esquemtico da estrutura CMOS, composto pela combinao de transistores MOSFET canal n e canal p.
Jacobus W. Swart Materiais Eltricos Cap.09 p.39

Fig. 9.44 Desenho esquemtico da estrutura CMOS/SOI (Si sobre isolante). f) Tecnologia CMOS/SOI: SOI significa silcio sobre isolante (Silicon On Insulator). Neste caso fabrica-se uma camada monocristalina de Si sobre a superfcie de lmina de Si contendo uma camada de SiO2. Existem diferentes processos para obter tal estrutura. Um mtodo bastante usado, pela implantao de ons de oxignio em alta dose e energia seguido por um recozimento, formando assim uma camada enterrada de SiO2. Em seguida, fabrica-se os transistores nMOS e pMOS na camada de Si e isola-se os mesmos pela corroso da camada de Si das regies de campo. Por este procedimento, os 2 tipos de transistores ficam totalmente isolados e apresentam reduzidas capacitncias parasitrias. A Fig. 9.44 ilustra um desenho esquemtico da estrutura CMOS/SOI. Esta tecnologia apresenta vrias vantagens em relao ao do CMOS tradicional, fabricado diretamente na lmina de Si, e vem sendo indicado como muito promissora para o futuro.

9.5 Exemplo de Integrao de Processo: nMOS


A ttulo de ilustrar melhor como podemos obter as estruturas apresentadas no item anterior, descreveremos a seguir uma seqncia de processos, ou integrao de processos, para a fabricao de circuitos integrados com uma tecnologia nMOS particular e simples. A seqncia de processos como segue e ilustrada pelos desenhos apresentados na Fig. 9.45: Usar lmina de Si tipo p, orientao (100) e resistividade de 2 a 20 ohm.cm. Limpeza qumica das lminas Oxidao trmica do silcio para obter uma fina camada de SiO2, chamada de almofada, para acomodar filme de Si3N4, o qual apresenta grande diferena de coeficiente de expanso trmica com relao ao substrato de Si. Deposio de filme de Si3N4 por tcnica CVD (Fig. 9.45a). Fotogravao do filme de Si3N4, deixando-o sobre as reas ativas dos transistores (Fig. 9.45b) Mscara M1. Oxidao trmica do Si para obter um xido espesso nas regies de campo. As reas ativas no so oxidadas devido proteo destas reas com filme de Si3N4. Este processo chamado de LOCOS (LOCal Oxidation of Silicon), (Fig. 9.45c).
Jacobus W. Swart Materiais Eltricos Cap.09 p.40

Remoo das plataformas de Si3N4, por corroso qumica (Fig. 9.45d). Oxidao trmica do Si para obter filme fino de xido de porta (Fig. 9.45e). Deposio de filme fino de si-policristalino por processo CVD (Fig. 9.45f). Fotogravao do filme de si-poli, para definio das linhas de porta dos transistores MOS (Fig. 9.45g) Mscara M2. Implantao de ons de fsforo, com alta dose, para dopar as regies n+ de fonte/dreno e as linhas de Si-poli de porta. Recozimento ps-implantao inica para ativar os dopantes, seguida por uma oxidao do Si para passivar as junes. Depositar filme de xido de silcio por tcnica CVD para aumentar a espessura do xido de isolao sobre as regies de fonte/dreno e porta (Fig. 9.45h). Fotogravao para abertura de vias de contatos no xido de silcio sobre regies de fonte/dreno e porta (Fig. 9.45i) Mscara M3. Evaporao de filme metlico, Al, para inteconexes. Fotogravao do filme de Al para definir as linhas de interconexes (Fig. 9.45j) Mscara M4. Recozimento final de sinterizao dos contatos Al-Si e passivao dos estados de superfcie na interface SiO2/Si.

Neste estgio os CIs esto concludos a nvel de lmina. Aps este ponto, os CIs devem ser testados funcionalmente, usando um sistema com pontas de prova diretamente sobre a lmina. Os chips que no passarem no teste recebem um pingo de tinta vermelha, para sua identificao de eliminao posterior. Em seguida, a lmina colada numa tecido plstico e elstico. Uma serra diamantada faz cortes na lmina nos espaos deixados entre as colunas e linhas de chips. Esticando-se em seguida o tecido suporte, os chips so fisicamente separados. Os chips sem o pingo de tinta vermelha so em seguida montados e soldados sobre a base de cpsulas. Uma mquina de solda de fios executa a conexo entre as reas de solda dos terminais externos no chip at os terminais da cpsula. Finalmente as cpsulas so seladas. Antes do uso ou comercializao dos chips, os mesmos devem ser testados exaustivamente, quanto aos parmetros funcionais, de desempenho, de controle de qualidade e de confiabilidade.

Jacobus W. Swart Materiais Eltricos Cap.09 p.41

Fig. 9.45 Ilustrao da seqncia de fabricao de uma tecnologia nMOS (ver texto).
Jacobus W. Swart Materiais Eltricos Cap.09 p.42

9.6 Evoluo da Microeletrnica.


No sculo 19, pouco se sabia a respeito de semicondutores e muito menos de dispositivos feito com estes materiais. Houve, no entanto, alguns trabalhos empricos, como foi o caso da inveno do retificador a estado slido, apresentado por F. Braun, em 1874. Este retificador foi feito com cristal de PbS, soldado com um fio metlico (diodo de ponta de contato). Este diodo apresentava caracterstica muito instvel e foi abandonado temporariamente, at uma poca em que os diodos a vlvula no atendiam demanda de uso de freqncias mais altas. O incio do sculo 20 por sua vez foi fundamental para o desenvolvimento da microeletrnica, pois houve um enorme progresso na teoria fsica, com o desenvolvimento da mecnica quntica, por Heisenberg, Schrdinger e outros, notadamente durante meados dos anos 20. Em paralelo a este fato, foi proposto um primeiro conceito de desenvolvimento de um transistor de efeito de campo em estado slido. Em 1926, Lilienfiel patenteou a idia de modular a condutividade de um semicondutor por meio de um campo eltrico, chamado como dispositivo de efeito de campo. Lilienfield no entanto no teve sucesso na realizao prtica da sua proposta. Na dcada seguinte dos anos 30, houve um forte crescimento no desenvolvimento de teorias qunticas em slidos, ou seja, a aplicao da mecnica quntica em slidos, com os conceitos de bandas de energias, bandas proibidas, mecnica estatstica, portadores, etc, pelos trabalhos apresentados por Peieris, Wilson, Mott, Franck e vrios outros (a maioria da Inglaterra). Estes conceitos tericos permitiram entender os semicondutores e motivar a pesquisa por dispositivos semicondutores. No ano de 1936 a Bell Labs decide criar um grupo de pesquisa especfico para estudar e desenvolver dispositivos semicondutores, com o objetivo de fabricar o transistor de efeito de campo. Um outro grupo bastante ativo nesta rea e que contribuiu significativamente com o trabalho na Bell Labs era o grupo da universidade de Purdue. Em 1940, R. Ohi identifica pela primeira vez semicondutores de Si tipo p e tipo n. No mesmo ano, J.Scaff e H. Theuerer mostram que o nvel e o tipo de condutividade do Si devido presena de traos de impurezas. Durante os anos seguintes da II Guerra mundial, as pesquisas nesta rea so suspensas na Bell Labs, devido a outras prioridades. Em meados dos anos 40, ao final da II Guerra mundial, o status da eletrnica era baseado nos seguintes dispositivos bsicos: Vlvulas terminicas, que apresentavam as seguintes caractersticas: muito frgeis, caras e de alto consumo de potncia. Rels eltro-mecnicos, que por sua vez eram de comutao muito lenta. Estas limitaes destes dispositivos motivaram o reincio da pesquisa e desenvolvimento de novos dispositivos a estado slido. Assim, em 1946, a Bell Labs recria seu grupo de pesquisa em estado slido, agora sob liderana de William Schockley, concentrando esforos na pesquisa dos semicondutores Ge e Si e de transistores de efeito de campo. Nesta poca, um dos pesquisadores do grupo, Bardeen, sugere uma explicao pela insucesso na obteno do transistor FET baseado na alta densidade de estados de superfcie dos semicondutores (dentro da banda proibida). Mas persistindo na pesquisa da inveno do FET, Bardeen e Brattain descobrem por acaso o efeito de transistor
Jacobus W. Swart Materiais Eltricos Cap.09 p.43

bipolar, em final de 1947, mais precisamente em 16 de dezembro. Este transistor e esquema eltrico so mostrados na Fig. 9.46. O transistor era constitudo por uma base de Ge tipo n (contato de base pelas costas da amostra) e duas junes de contato tipo p na superfcie, sendo um de emissor e outro o coletor, feitos um prximo ao outro. Aps os cuidados necessrios para patentear o invento e convencer o exrcito americano, que queria mant-lo como segredo, a Bell Labs o anuncia publicamente em junho de 1948. O descobrimento do efeito transistor bipolar sem dvida atribudo aos pesquisadores Bardeen e Brattain, mas quem desenvolveu a teoria e explicao sobre o funcionamento do transistor bipolar foi o chefe deles, W. Schokley, em janeiro de 1948. A teoria de Schockley, de injeo de portadores minoritrios pela juno emissor-base, foi comprovada por meio de um transistor vertical fabricado em fevereiro de 1948, por J. Shive. Esta teoria torna-se amplamente acessvel com o lanamento do livro Electrons and Holes in Semiconductors por W. Schokley em 1950. Mais tarde, em 1956, Schokley, Brattain e Bardeen so condecorados com o prmio Nobel de fsica pelas contribuies referentes ao transistor bipolar. A pesquisa pela obteno do transistor de efeito de campo foi mantida, apesar do descobrimento do transistor bipolar, sendo que em 1952, I. Ross e G. Dacey demonstram o primeiro transistor tipo JFET. Neste caso, a porta constituda por uma juno pn, que controla a passagem de corrente pelo canal. Desta forma, contornou-se o problema de estados de superfcie, que ainda no tinha sido resolvido at ento. Um fato histrico que contribuiu muito com o desenvolvimento da microeletrnica foi o fato da Bell Labs licenciar seu invento a outras empresas. Por um preo de US$ 25.000,00, empresas como Texas Instruments e Sony, compraram a licena para aprender e usar a tecnologia de fabricao de transistores. A tecnologia foi transferida atravs de um workshop realizada na Bell Labs em abril de 1952. Sony foi a primeira empresa a fabricar um radio totalmente transistorizado e comercializ-lo em escala, criando assim o mercado de consumo para transistores. Em 1955, Schockley deixa a Bell Labs e funda sua prpria empresa, Schockley Semiconductors, que marca a origem do Vale do Silcio, no estado de California. A sua empresa em s no foi marcante, porm ela comeou com pesquisadores e empreendedores de alto nvel, que depois criaram a Fairchild (1957) e Intel, entre muitos outros. Entre estes pesquisadores destacam-se Gordon Moore e Robert Noyce. No muito depois, j em 1962, a Philco instala fbrica de diodos e transistores em So Paulo. Ou seja, j no incio da era dos semicondutores, o Brasil tinha atividades de microeletrnica. Uma vez dominado alguns processos de fabricao de transistores, nasceu a idia de se fazer um circuito integrado. Este conceito foi proposto e patenteado por J. Kilby, da Texas Instruments, no ano de 1958. Kilby demonstrou sua idia com um circuito fabricado sobre um nico bloco de Si, contendo um transistor (em estrutura tipo mesa), um capacitor e um resistor. Estes dispositivos eram no entanto interconectados por meio de fios soldados nos contatos dos mesmos. Uma fotografia deste circuito integrado rudimentar mostrado na Fig. 9.47. Em paralelo, um grupo da Fairchild desenvolve um processo superior para fabricar transistores (J. Hoerni) e chamado de processo planar (apresentado no item 9.2 deste captulo). Este mesmo processo adaptado logo em
Jacobus W. Swart Materiais Eltricos Cap.09 p.44

seguida, no mesmo ano, por R. Noyce do mesmo grupo, para a fabricao de circuitos integrados. Este processo foi fundamental para o progresso da microeletrnica, j que seu princpio bsico, acrescido de vrias inovaes e evolues, vem sendo usado at hoje na fabricao dos modernos CIs. O incio da comercializao de CIs inicia-se a partir do ano de 1962, no parando mais de crescer em termos de volume e de densidade de transistores por chip. A Fig. 9.48 mosta a fotografia do primeiro CI fabricado pelo processo planar. Marcos precursores e fundamentais para a inveno do processo planar foram: a) em 1952, C. Fuller da Bell Labs, publica seu estudo sobre difuso de dopantes doadoras e aceitadoras em Si; b) em 1955, Frosch e Derick usam camadas de SiO2 para delimitar as reas de difuso; c) em 1955, Andrus e Bond desenvolvem materiais tipo fotorresiste para a litografia e gravao de padres em filmes de SiO2. O estudo e desenvolvimento de processos de oxidao de Si permitiram finalmente o desenvolvimento do to sonhado transistor de efeito de campo com porta isolada, ou seja, o transistor MOSFET ou simplesmente MOS (veja Fig. 9.42b). Em 1960, um grupo da Bell Labs, D. Kahng e M. Atalla, demonstram o transistor MOS. A interface SiO2/Si uma interface de muito boa qualidade com baixa densidade de estados de superfcie. Mas apesar disto, os dispositivos MOS apresentavam uma estabilidade pobre, causando um atraso de mais 10 anos para seu uso em grande escala. O motivo deste problema era a falta de controle de contaminao de impurezas. Mais especificamente,

Fig. 9.46 a) Fotografia do primeiro transistor bipolar de contato descoberto em dezembro de 1947, por pesquidores da Bell Labs, b) esquema eltrico correspondente (fig.3 paper 1)

Jacobus W. Swart Materiais Eltricos Cap.09 p.45

Fig. 9.47 Fotografia do primeiro circuito integrado desenvolvido por J. Kilby, em 1958. impurezas de Na, que so responsveis por cargas positivas dentro do isolante de porta e que causa um desvio na tenso de limiar dos transistores (altera a densidade de portadores induzidos no canal). A combinao de transistores MOS de canal n e de canal p num mesmo substrato, levou F. Wanlass a propor a tecnologia CMOS em 1963 (ver Fig. 9.43). Outros marcos histricos que contriburam enormemente para o avano das tecnologia MOS foram, a) o uso de filme de silcio policristalino dopado como material de porta de transistores, a partir de 1966, e b) o uso da tcnica de implantao de ons para o ajuste da tenso de limiar do transistores, pela dopagem da regio de canal com muita preciso. Alm dos dispositivos descritos acima, muitos outros foram inventados, ao longo do meio sculo de vida da era dos semicondutores. K. K. Ng apresenta uma reviso ampla destes dispositivos (A Survei of Semiconductor Devices, IEEE Trans.Electr. Dev., vol.43, no. 10, p.1760, Oct. 1996), que recomendamos como leitura. Ele classifica como sendo 67 dispositivos distintos, com mais aproximadamente 110 outros dispositivos relacionados, com pequenas variaes em relao aos primeiros, como parcialmente ilustrado na Fig. 9.49. Uma relao resumida destes dispositivos apresentada na tabela 9.4, com os mesmos organizados em grupos, baseado em suas funes e/ou estruturas.

Jacobus W. Swart Materiais Eltricos Cap.09 p.46

Tabela 9.4 Grupos de dispositivos semicondutores, organizados por funo e/ou estrutura. Sub-grupo Dispositivos Retificadores Diodo p-n Diodo p-i-n Diodo Schottky Diodo de barreira dopada panar - PDB Diodo de heterojuno Resistncia negativa Diodo tnel Diodo de transferncia de eltrons Diodo tnel ressonante Diodo RST Diodo IMPATT Diodo BARITT Resistivos Resistor Contato hmico Capacitivos Capacitor MOS CCDs (Charge-coupled devices) Chaves de 2 MISS (Metal-Insulator-Semicond. Switch) terminais PDB (Planar-Doped-Barrier Switch Transistores Efeito de Campo MOSFET JFET MESFET MODFET PBT Efeito de Potencial BJT Bipolar Junction Transistor HBT Heterojunction Bipolar Trans. MBT Metal Base Transistor RTBT Resonant-Tunneling Bipolar Memrias no FAMOS volteis MNOS Tiristores SCR Silicon-Controlled Rectifier IGBT Insulated-Gate Bipolar Trans. Transistor unijuno SIThy Static-Induction Thyristor Fontes de Luz LED Laser VCSEL Vertical-cavity surface emitting laser Fotodetetores Fotocondutor Fotodiodo p-i-n Fotodiodo de barreira Schottky CCIS Charge-coupled image sensor APD Avalanche Photodiode Fototransistor MSM metal-semicondutor-metal Dispositivos pticos Biestveis SEED Self-eloctrooptic-effect device Etalon bi-estvel Outros Dispositivos Fotnicos Clula solar Modulador eletroptico Sensores Termistor Sensor Hall Strain Gauge (piezoeltrico) Transdutor Interdigital, tipo SAW ISFET Ion-sensitive FET Grupo Diodos

Jacobus W. Swart Materiais Eltricos Cap.09 p.47

O estudo e entendimento destes diversos dispositivos requerem basicamente os seguintes conhecimentos: a) Conhecimento dos blocos construtivos de dispositivos. Existem apenas 5 blocos construtivos para os dispositivos, como representados na Fig. 9.50: Interface metal-semicondutor Interface de dopagem, ou seja, juno p-n Heterojuno Interface semicondutor-isolante Interface isolante-metal O estudo destes blocos construtivos ser objeto do captulo seguinte. b) Conhecimento dos mecanismos de transporte. Vrios destes mecanismos foram estudados no captulo 8. A seguir relacionamos estes mecanismos juntamente com exemplos de dispositivos onde os mesmos se aplicam: Deriva resistores, transistores FET Difuso junes p-n, transistores bipolares Emisso terminica barreiras Schottky, diodos PDB Tunelamento diodo tnel, contato hmico Recombinao LED, Laser, diodo p-i-n Gerao clula solar, fotodetetor Avalanche diodo IMPATT, diodo Zener, diodo APD.

Fig. 9.48 Fotografia do primeiro circuito integrado fabricado por processo planar na Fairchild em 1961.
Jacobus W. Swart Materiais Eltricos Cap.09 p.48

Fig. 9.49 Parte da rvore de dispositivos semicondutores (Ng, fig.1, p.9.44)

Fig. 9.50 Diagrama de bandas de energia, mostrando as interfaces dos 5 blocos construtivos bsicos de dispositivos. Este nmero grande de dispositivos justifica-se pelas necessidades especficas nas diversas aplicaes. Dentro dos circuitos integrados no entanto, os dispositivos e tecnologias predominantes so as tecnologias MOSFET e BJT, como mostram os dados da Fig. 9.51. Estes dados so restritos ao perodo de 1974 a 1986. Desde aquela poca, a mesma tendncia de reduo relativa da participao da tecnologia BJT e aumento do uso da tecnologia MOSFET, em particular a CMOS, continuou. Atualmente, na virada do sculo 20, mais de 85% do mercado de semicondutores corresponde tecnologia CMOS. A evoluo da microeletrnica no se restringe ao desenvolvimento de novos dispositivos, apresentados acima, mas apresenta tambm outros aspectos to importantes quanto. Estes outros aspectos incluem os seguintes:
Jacobus W. Swart Materiais Eltricos Cap.09 p.49

Uma reduo contnua das dimenses mnimas, como indicado na Fig. 9.52. Esta evoluo corresponde a uma reduo com fator 2 a cada 6 anos. Esta evoluo foi possvel graas a avanos tecnolgicos nos processos de fabricao em geral e em especial, nos processos de fotolitografia. Uma evoluo na rea mxima dos chips, como mostra a Fig. 9.53. Esta evoluo corresponde a um aumento de fator 2 na rea do chip a cada 4 anos. A rea mxima dos chips est relacionada com a densidade de defeitos por unidade de rea, que garanta um rendimento aceitvel de produo. A evoluo na qualidade dos processos de fabricao resulta numa reduo gradual da densidade de defeitos e como conseqncia permite este aumento gradual da rea dos chips. Uma evoluo na eficincia de empacotamento, ou seja, do nmero de dispositivos por rea de dimenso mnima da tecnologia. Esta evoluo est quantificada na Fig. 9.54 e est relacionada a otimizao do layout empregado e do uso de novas estruturas fsicas dos dispositivos, isolao e interconexes. No incio, havia muito espao de melhoria, resultando numa mdia de aumento de 21 vezes por dcada. Aps os anos 70, houve uma reduo na taxa de aumento da eficincia de empacotamento para 2.1 vezes por dcada. A combinao das 3 evolues citadas acima, de reduo nas dimenses mnimas, aumento da rea dos chips e aumento na eficincia de empacotamento, levou a um aumento assombroso no nmero de dispositivos por chip, como mostra a Fig. 9.55. Associado a cada faixa de nmero de dispostivos por chip convencionou-se chamar o nvel de integrao pelas siglas: SSI (Small Scale Integration), MSI (Medium Scale Integration), LSI (Large Scale Integration), VLSI (Very Large Scale Integration), ULSI (Ultra-Large Scale Integration) e GSI (Giga Scale Integration). Atualmente, na virada do sculo, estamos entrando na era do GSI. O crescimento contnuo do nmero de dispositivos por chip de aproximadamente um fator 2 a cada 18 meses, ao longo das ltimas 3 a 4 dcadas. Este crescimento conhecido como a lei de Moore. Uma evoluo contnua na reduo do custo por transistor ou por bit de informao mostrado na Fig. 9.56a. Esta reduo de custo tem levado a um enorme crescimento do uso de eletrnica, com um crescimento mdio anual de 16% no mercado de semicondutores ao longo das ltimas dcadas. Ressaltamos que nenhum outro setor econmico teve tal crescimento na histria da humanidade. A Fig. 9.56b mostra o aumento contnuo do nmero de bits de DRAM produzidos.

Jacobus W. Swart Materiais Eltricos Cap.09 p.50

Fig. 9.51 Evoluo da participao das diversas tecnologias do mercado de semicondutores, no perodo de 1974 a 1986.

Fig. 9.52 Evoluo nas dimenses mnimas empregadas nas estruturas em CIs.
Jacobus W. Swart Materiais Eltricos Cap.09 p.51

Fig. 9.53 Evoluo da rea mxima de chips.

Fig. 9.54 Evoluo na eficincia de empacotamento

Jacobus W. Swart Materiais Eltricos Cap.09 p.52

Fig. 9.55 Evoluo do nmero de dispositivos por chip.

Fig. 9.56 a) Evoluo na reduo do custo de bit de memria (DRAM) e b) evoluo da quantidade de bits de memria (DRAM) produzidos por ano.

Jacobus W. Swart Materiais Eltricos Cap.09 p.53

relativamente difcil imaginar o significado das dimenses mnimas e nmeros apresentados acima. Para melhor compreend-los, considere as seguintes comparaes: a) Na Fig. 9.57 mostramos uma fotografia de microscpio eletrnico de um fio de cabelo sobre uma estrutura de memria DRAM de 4 Mbit, correspondente a uma tecnologia (j ultrapassada) de 1986, com dimenses mnimas de aproximadamente 1 m. b) Ao invs de fabricar estruturas de dispositivos, poderamos usar a mesma tecnologia para desenhar um mapa. Logicamente ningum consegue fazer um negcio rentvel com tal produto, j que no nada prtico usar tal mapa, seria necessrio o uso de microscpio, e atualmente, microscpio eletrnico. Na Fig. 9.58 apresentamos uma seqncia de mapas que poderiam ser desenhadas em chips com as diversas fases tecnolgicas. Ou seja, atualmete (1998) poderemos desenhar um mapa da Amrica do Sul num chip, contendo todas a ruas, rios e estradas, em escala. c) Atualmente (1998), o nmero de transistores produzidos anualmente no mundo da ordem de 1017. Este nmero corresponde a aproximadamente o nmero de formigas existente no mundo e a 10 vezes o nmero de gros de cereais produzidos no mundo por ano. Os nmeros e analogias apresentados mostram que a microeletrnica cresceu desproporcionalmente em relao a outras reas tecnolgicas, representando uma rea fascinante de engenharia. Mais e mais caminhamos para sistemas completos em um nico chip. Isto significa que o projeto em eletrnica resumir-se- ao projeto do chip. Uma pergunta natural seria, quais so as foras propulsoras para to rpido avano tecnolgico, ou ainda, para que complicar tanto? A fora propulsora fundamental o capital, ou seja, o mercado. Mas o desenvolvimento no agrada apenas o dono do capital, mas tambm os engenheiros e cientistas que trabalham nos desafios de conseguir sempre um produto melhor ou uma nova inveno. Portanto, a evoluo tem procurado solues que resultem em produtos melhores e mais baratos ou mais rentveis. No caso, a evoluo da microeletrnica como apresentada inclui os seguintes aspectos: Maior densidade de integrao. Considerando uma mesma funo, isto resulta em maior nmero de chips por lmina e aumento do rendimento (supondo uma densidade fixa de defeitos). Portanto, isto resulta em ganho econmico. Maior velocidade de operao. Com dimenses menores tem-se menores capacitncias, o que resulta em menores tempos de chaveamento das portas, melhorando portanto o desempenho do CI. Os dados de tempos de atrasos por porta e por linha de interconexo esto mostrados na Fig. 9.59, simulados para interconexes de linhas de Al e linhas de Cu. Menor consumo de potncia. Novamente, devido s menores dimenses e menores capacitncias, a energia associada na mudana da tenso em cada n do circuito ser menor, e como conseqncia, teremos um menor consumo de potncia. Menor nmero de chips por sistema. Considerando agora chips mais complexos, com mais funes integradas, poderemos fabricar sistemas com menor nmero de chips, e no limite, com um nico chip. Este fato traz como vantagem, menor nmero de conexes entre chips. Isto por sua vez resulta em aumento da confiabilidade do sistema, uma reduo do seu tamanho e uma reduo do custo de montagem do mesmo.

Jacobus W. Swart Materiais Eltricos Cap.09 p.54

Fig. 9.57 Fotografia tirada por microscpio eletrnico de um fio de cabelo sobre um chip de memria DRAM inacabada e de tecnologia do ano de 1986, ilustrando estruturas gravadas de largura de 2 m. A evoluo obtida at este ponto, bem como a que est por vir, resultado de um esforo muito grande de muitas pessoas, empresas e instituies de ensino e pesquisa. Nenhuma empresa sozinha, nenhum pas sozinho, poderia ter trilhado to rapidamente este caminho. Os pases avanados e suas empresas tm conscincia deste fato e que torna-se mais necessrio ainda para o futuro. Os avanos futuros necessitam de recursos mais volumosos ainda e portanto de aes conjuntas de pesquisa e desenvolvimento. Com o intuito de guiar este trabalho de desenvolvimento, a SIA (Semiconductor Industry Association) do USA, elabora um relatrio trienal, onde ela prope um mapa de estrada para o futuro (The National Technology Roadmap for Semiconductors). Na tabela 9.5 apresentamos alguns dados do relatrio publicado em 1997. Assim, prev-se uma evoluo gradual at pelo menos dimenses mnimas de 50 nm (ano 2012). A partir deste ponto, provavelmente as vrias limitaes, fsicas e tecnolgicas, impedem a realizao de transistores com comprimento de canal menor que isto. Portanto, novos conceitos fsicos devem ser usados para inventar dispositivos alternativos aos dos tradicionais MOSFET e bipolares. Entre estes j existem os dispositivos de bloqueio Coulombiano, entre outros dispositivos de um nico eltron. So propostos tambm os dispositivos qunticos, onde se controla o estado do eltron de um tomo (hidrognio por
Jacobus W. Swart Materiais Eltricos Cap.09 p.55

exemplo). Estruturas de nano-tubos de carbono outra idia proposta. So tubos de 1.4 nm de dimetro e de 10 m de comprimento que contituem canais de corrente e que permitem realizar circuitos tipo moleculares. Chaveamento a freqncia de 10 THz previsto. Certamente no chegamos no final do tnel da evoluo.

Fig. 9.58 Ilustrao de mapas desenhados, contendo detalhes de todas as ruas, em reas de chips nas diversas fases tecnolgicas.

Fig. 9.59 Tempos de atrasos de propagao de sinal atravs de portas e de linhas de inteconexes, considerando linhas de Al e de Cu e dois tipos de dieltricos (SiO2 e outro de baixa constante dieltrico).
Jacobus W. Swart Materiais Eltricos Cap.09 p.56

Tabela 9.5 Dados de previso de evoluo extrados do relatrio da SIA de 1997. Dado\Ano 1997 1999 2001 2003 2006 2009 2012 LMIN. (nm) 250 180 150 130 100 70 50 DRAM (bits) 256M 1G 4G 16G 64G 256G rea chip DRAM (mm2) 280 400 480 560 790 1120 1580 Dimetro / lmina (mm) 200 300 300 300 300 450 450 Nveis de metal (lgica) 6 6-7 7 7 7-8 8-9 9 Compr. metal (lgica) (m) 820 1480 2160 2840 5140 10000 24000 VDD(V) 2.5 1.8 1.5 1.5 1.2 0.9 0.6 FMAX de relgio (MHz) 750 1250 1500 2100 3500 6000 10000 Nmero mscaras 22 23 23 24 25 26 28 Defeitos (m-2)*** 2080 1455 1310 1040 735 520 370 Custo/bit DRAM inicial (c) 120 60 30 15 5.3 1.9 0.66 *** Nota: para rendimento inicial de 60% e memria DRAM.

9.7 Outras Aplicaes das Tcnicas de Microfabricao


As tcnicas de microfabricao foram desenvolvidas para a microeletrnica, para a fabricao de dispositivos eletrnicos discretos e circuitos integrados, como apresentamos nos itens anteriores. Porm, as mesmas tcnicas encontraram campo frtil tambm em outras reas. Duas destas j mencionamos, ou seja, a fabricao de dispositivos optoeletrnicos e sensores (ver tabela 9.4). Podemos citar as seguintes aplicaes para as tcnicas de microfabricao, fora da microeletrnica: Dispositivos optoeletrnicos Dispositivos e estruturas fotnicos (ver captulo 12) Sensores e atuadores Micromecnica Estruturas para biologia e medicina Fabricao de placas de circuitos impressos e suas evolues.

Um subconjunto destes dispositivos formam o universo novo chamado MEMS (Micro-Electro-Mechanical Systems). Este universo inclui a integrao de microsensores e autuadores, alm de sistemas micromecnicos. Os sensores e atuadores so dispositivos que realizam alguma forma de converso de energia ou de sinal. Entre estes temos: radiao eletromagntica, campo eltrico, campo magntico, potencial eletroqumicos, elementos qumicos, fora mecnica, presso, temperatura e outros. Normalmente deseja-se a converso de uma destas grandezas em sinal eltrico ou viseversa. Assim, podemos processar o sinal por meio de um circuito eletrnico. Os produtos MEMS comerciais mais comuns atualmente so o acelermetro (sensor de presso) includo no sistema airbag, cabeas de impressoras tipo jato de tinta (inkjet) e microespelhos eletrostticos para displays de projeo. O mercado anual de produtos MEMS da ordem US$ 13 bilhes (1998) e dever ser da ordem de US$ 34 bilhes no ano 2002. A co-integrao de dispositivos MEMS com o circuito eletrnico, forma o que
Jacobus W. Swart Materiais Eltricos Cap.09 p.57

chamamos de MEMS inteligentes. MEMS inteligentes formam sistema capazes de detectar sinais, processar a informao, atuar e comunicar-se. Outras aplicaes importantes para MEMS incluem: o nariz eletrnico, para detectar cheiros ou elementos qumicos e processar sinais, para inmeras situaes; o laboratrio no chip, para realizar uma srie de exames clnicos de forma rpida e simples; micro-motores, micro-bombas e micro-vlvulas para medicina e outras rea; cabeas leitoras para discos magnticos e pticos; pontas de prova de cabea de microscpio de fora atmica ou de tunelamento. Como ilustrao de alguns destes dispositivos, apresentamos algumas fotografias nas Figuras 9.60 a 9.63.

Fig. 9.60 Fotografia do acelermetro inteligente usado em sistema airbag.

Jacobus W. Swart Materiais Eltricos Cap.09 p.58

Fig. 9.61 Fotografia de um circuito com espelho ptico de Si e sistema de acionamento eletro-mecnico.

a)

b)

Fig. 9.62. a)Fotografia de detalhe de uma engrenagem mecnica e b) Fotografia sistema de engrenagens com uma formiginha (http://mems.sandia.gov).
Jacobus W. Swart Materiais Eltricos Cap.09 p.59

Exerccios
9.1 Descreva o processo de crescimento epitaxial. 9.2 O que significa heteroepitaxia 9.3 Cite alguns dos gases usados para epitaxia de Si. 9.4 O que a tcnica de MBE e quais as suas vantagens? 9.5 O que e como realizada a etapa de difuso de dopantes? 9.6 Quais so os 2 mecanismos principais de difuso? 9.7 Quais so as duas leis de Fick? 9.10 Como varia o coeficiente de difuso com a temperatura? 9.11 Descreva a tcnica de dopagem por implantao inica? 9.12 Quais so os fatores que determinam o alcance mdio dos ons na implantao de ons? 9.13 Porque necessitamos recozer o semicondutor aps a implantao de ons? 9.14 Qual a motivao do desenvolvimento da tecnologia planar? 9.15 Como realizada a oxidao trmica? 9.16 Defina a tcnica de CVD para deposio de filmes? 9.17 Que gases so usados para depositar filme de SiO2 por CVD? 9.18 Que gases so usados para depositar filme de Si3N4 por CVD? 9.19 Quais so as aplicaes de filmes de SiO2 na fabricao de CIs? 9.20 Como fabrica-se mscaras usados na fabricao de CIs ? 9.21 Descreva o processo de fotogravao. 9.22 O que vem a ser um diagrama de fase? 9.23 O que um ponto euttico? Exemplifique como isto facilita a solda entre o chip de Si e metal coberto por Au. 9.24 O diagrama de fase Si - Al, informa que na faixa de temperatura de sinterizao do contato Al/Si (450 - 500 C), Si solvel em Al at concentrao de 0.5 a 1 %. Que efeitos causa isto na formao do contato? 9.25 Como so formados filmes finos de silicetos em contatos? 9.26 Porque o Al o metal comumente escolhido para metal de interconexo em CIs? 9.27 Descreva o fenmeno de eletromigrao (possvel falha de linhas metlicas). 9.28 Qual a motivao para uso de multinveis de interconexes? 9.29 Desenhe a estrutura de um transistor bipolar e de um transistor MOS. 9.30 Qual a tecnologia mais empregada atualmente na fabricao de CIs e para que tipos de aplicaes escolha-se preferencialmente a tecnologia CMOS e a bipolar? 9.31 Quais as foras propulsoras para a tendncia de se usar dimenses menores e reas de chip cada vez maior?

Jacobus W. Swart Materiais Eltricos Cap.09 p.60