TAREA DE APRENDIZAJE N 2 Identificar la estructura tpica de un microcontrolador

1. Qu es un microcontrolador?* Un microcontrolador es un dispositivo electrnico capaz de llevar a cabo procesos lgicos. Estos procesos o acciones son programados en lenguaje ensamblador por el usuario, y son introducidos en este a travs de un programador. 2. Cul es la estructura del microcontrolador 80c535? 3. Qu es el registro PSW?* Contiene informacin del estado de la CPU que se actualiza tras la ejecucin de cada instruccin. 4. Qu son los registros SFR?* La Memoria de datos (RAM) se divide en registros de propsito general (GPR) y registros de Funciones especiales (SFR). Los registros SFR tienen como operacin principal controlar el ncleo del microcontrolador y mdulos perifricos y los de Propsito General (GPR) son registros que el programador declara a su conveniencia para utilizarlos en alguna parte de un programa. 5. Cmo se conecta la memoria de programa externa?
Hay dos bloques de memoria en el PIC16F8x. stas son la memoria del programa y la memoria de datos. Cada bloque posee su propio bus, con la finalidad que el acceso para cada bloque pueda ocurrir durante el mismo ciclo del oscilador.

Memoria de programa La memoria de programa est organizada en palabras de 14 bits y es del tipo FLASH. Esta memoria es de slo lectura y nicamente se ejecutar el cdigo contenido en ella. El vector de reset se encuentra en la posicin 0000h y el de interrupciones en la 0004h, por lo que la memoria de usuario se extiende desde la direccin 0005h.

6.

Cmo se conecta la memoria de datos externa?

Memoria de datos La memoria de datos est dividida en Registros de Propsito General (GPR) y los Registros de Funcin Especiales (SFR).Los SFR controlan la operacin del dispositivo. Para el estudio de esta memoria se suele dividir virtualmente la misma en dos bancos, tal y como podemos ver en el grfico adjunto. De esta forma los registros GPR estn agrupados entre 00h-0Bh y 80h8Bh. Los registros de propsito general pueden ser accedidos desde 0Ch-2Fh o 8Ch-AFh, aunque se recomienda siempre el primer intervalo. Las zonas de memoria 30h-7Fh y B0h-FFh no son empleadas y devuelven 0 en lectura. El rea de memoria de datos tambin contiene la memoria de datos EEPROM. Esta memoria no est directamente mapeada en la memoria de datos, pero est indirectamente mapeada. Esto es, un puntero de direccin indirecta especifica la direccin de la memoria de datos EEPROM para lectura/escritura. Los 64 bytes de memoria de datos EEPROM tienen el rango de direccin 00h-3Fh. Para acceder a la EEPROM en lectura y escritura empleamos dos registros, que forman el puntero de direccin indirecta: EEDATA (0008h), para datos EEADR (0009h), para direcciones Para definir el modo de funcionamiento empleamos los registro especiales: EECON1 (0088h) EECON2 (0089h)

7. Qu es un ciclo de mquina? La computadora solo puede hacer una tarea a la vez. Cada accin debe desmenuzarse en sus pasos ms bsicos. Una secuencia de pasos, desde que se toma una instruccin hasta tomar la siguiente, se llama Ciclo de Mquina.

Ciclo de Mquina
BusqueDecodifiqueEjecuteAlmacenetraiga una instruccin desde la Memoria Principal tradzcala como comando de la computadora. procese el comando. guarde el resultado en la Memoria Principal.

Por ejemplo, para sumar los nmeros 5 y 6 y mostrar el resultado en la pantalla, se requieren los siguientes pasos: 1. 2. 3. 4. Busque la instruccin Ejecute : Almacene: Busque nmero en la direccin 123456 (que resulta ser 5). Que la ALU (unidad aritmtica lgica) encuentre al nmero. Se almacena el nmero 5 en un lugar por el momento de la Memoria Principal. Sume sos dos nmeros.

Decodifique la instruccin

5 - 8 Repita los tres pasos anteriores, para el nmero 6. 9. Busque la instruccin

10. Decodifique la instruccin 11. Ejecute : 12. Almacene : 13. Busque la instruccin: 15. Ejecute : La ALU suma los nmeros. El resultado es almacenado en un lugar por el momento. Muestre el resultado en la pantalla.

14. Decodifique la instruccin Muestre el resultado en la pantalla.

La enorme velocidad de la computadora le permite ejecutar millones de stos pasos en un segundo. De hecho, los MIPS o millones de instrucciones por segundo, son una unidad de medida de la velocidad de las computadoras.

8. Qu es la Arquitectura Harvard?* El modelo Harvard , representado en la figura siguiente, dispone de dos memorias:

Memoria de datos Memoria de Programa

Adems cada memoria dispone de su respectivo bus, lo que permite, que la CPU pueda acceder de forma independiente y simultnea a la memoria de datos y a la de instrucciones. Como los buses son independientes stos pueden tener distintos contenidos en la misma direccin .

La estructura Von Newmann es:

9. Cul es la estructura del microcontrolador PIC 16F84?

Arquitectura interna
Los microcontroladores PIC utilizan la arquitectura Harvard, la cual separa la memoria de programa de la memoria de datos. Esto hace que el dispositivo tenga un bus de datos y un bus de memoria de programa, hecho que permite acceder a ambos simultneamente. En el caso de la memoria de programa es interna, ya que se encuentra en forma de EPROM o FLASH dentro del propio PIC. Otra caracterstica reseable es que las instrucciones en los PIC son de 14 bits y no de 8, permitiendo instrucciones de palabra nica con operacin y operando en la misma palabra. Esta estructura, acompaada de un pipeline, permite que las instrucciones se ejecuten en un slo ciclo de reloj, salvo en el caso de saltos/rupturas de programa. Lo que se hace internamente es que mientras se ejecuta la instruccin actual se carga la siguiente instruccin en el pipeline, con lo que se alcanza una alta velocidad de ejecucin. En cuanto a los registros los PIC pueden direccionarse tanto directa como indirectamente. Todos los registros de funcin especial, incluyendo el contador de programa, estn accesibles en la memoria de datos y pueden ser operados de cualquier forma y empleando cualquier modo de direccionamiento (ortogonalizacin). Igualmente, todos los elementos del sistema (temporizadores, puertos de e/s, etc) estn implementados como registros. La unidad lgica aritmtica (ALU) Los PIC poseen una ALU de 8 bits y un registro de trabajo (W) de 8 bits, pudindose efectuar operaciones aritmticas y booleanas entre el registro de trabajo y cualquier otro registro. Por naturaleza los datos se operan en complemento a 2, a menos que se diga lo contrario. En funcin de las instrucciones ejecutadas la ALU puede afectar los valores de los siguientes registros:

Acarreo (C) Acarreo de dgito (DC) bit Cero (Z) del registro de estado.

Diagrama de la estructura interna

10. Qu es un procesador RISC? procesadores "RISC" o "Reduced Instruction Set Computer", es decir con un nmero reducido de instrucciones. Esto permite una ejecucin ms rpida de las instrucciones pero requiere compiladores (o sea traductores automticos de programas) ms complejos. Se obtieneuna ganancia en velocidad por el hecho que el RISC domina instrucciones muy frecuentes mientras son operaciones menosfrecuentes las que deben descomponerse. RISC (reduced instruction set computer) Computadoras con un conjunto de instrucciones reducido

Hoy en da, los programas cada vez ms grandes y complejos demandan mayor velocidad en el procesamiento de informacin, lo que implica la bsqueda de microprocesadores ms rpidos y eficientes. Los avances y progresos en la tecnologa de semiconductores, han reducido las diferencias en las velocidades de procesamiento de los microprocesadores con las velocidades de las memorias, lo que ha repercutido en nuevas tecnologas en el desarrollo de microprocesadores. Hay quienes consideran que en breve los microprocesadores RISC (reduced instruction set computer) sustituirn a los CISC (complex instruction set computer), pero existe el hecho que los microprocesadores CISC tienen un mercado de software muy difundido, aunque tampoco tendrn ya que establecer nuevas familias en comparacin con el desarrollo de nuevos proyectos con tecnologa RISC. La arquitectura RISC plantea en su filosofa de diseo una relacin muy estrecha entre los compiladores y la misma arquitectura como se ver ms adelante.

INTRODUCCION
Veamos primero cual es el significado de los trminos CISC y RISC: CISC (complex instruction set computer) Computadoras con un conjunto de instrucciones complejo. RISC (reduced instruction set computer) Computadoras con un conjunto de instrucciones reducido. Los atributos complejo y reducido describen las diferencias entre los dos modelos de arquitectura para microprocesadores solo de forma superficial. Se requiere de muchas otras caractersticas esenciales para definir los RISC y los CISC tpicos. Aun ms, existen diversos procesadores que no se pueden asignar con facilidad a ninguna categora determinada. As, los trminos complejo y reducido, expresan muy bien una importante caracterstica definitiva, siempre que no se tomen solo como referencia las instrucciones, sino que se considere tambin la complejidad del hardware del procesador. Con tecnologas de semiconductores comparables e igual frecuencia de reloj, un procesador RISC tpico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC, pero su estructura de hardware es tan simple, que se puede realizar en una fraccin de la superficie ocupada por el circuito integrado de un procesador CISC.

Esto hace suponer que RISC reemplazar al CISC, pero la respuesta a esta cuestin no es tan simple ya que:

Para aplicar una determinada arquitectura de microprocesador son decisivas las condiciones de realizacin tcnica y sobre todo la rentabilidad, incluyendo los costos de software. Existan y existen razones de compatibilidad para desarrollar y utilizar procesadores de estructura compleja as como un extenso conjunto de instrucciones.

La meta principal es incrementar el rendimiento del procesador, ya sea optimizando alguno existente o se desee crear uno nuevo. Para esto se deben considerar tres reas principales a cubrir en el diseo del procesador y estas son: La arquitectura. La tecnologa de proceso. El encapsulado. La tecnologa de proceso, se refiere a los materiales y tcnicas utilizadas en la fabricacin del circuito integrado, el encapsulado se refiere a cmo se integra un procesador con lo que lo rodea en un sistema funcional, que de alguna manera determina la velocidad total del sistema. Aunque la tecnologa de proceso y de encapsulado son vitales en la elaboracin de procesadores ms rpidos, es la arquitecturadel procesador lo que hace la diferencia entre el rendimiento de una CPU (Control Process Unit) y otra. Y es en la evaluacin de las arqutecturas RISC y CISC donde centraremos nuestra atencin. Dependiendo de cmo el procesador almacena los operandos de las instrucciones de la CPU, existen tres tipos de juegos de instrucciones: 1. Juego de instrucciones para arquitecturas basadas en pilas. 2. Juego de instrucciones para arquitecturas basadas en acumulador. 3. Juego de instrucciones para arquitecturas basadas en registros. Las arqutecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para arqutecturas basadas en registros.

ARQUITECTURASCISC
La microprogramacin es una caracterstica importante y esencial de casi todas las arqutecturas CISC.

Como por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. La microprogramacin significa que cada instruccin de mquina es interpretada por un microprograma localizado en una memoria en el circuito integrado del procesador. En la dcada de los sesentas la micropramacin, por sus caractersticas, era la tcnica ms apropiada para las tecnologas de memorias existentes en esa poca y permita desarrollar tambin procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos de reloj (al menos uno por microinstruccin).

ARQUITECTURASRISC
Buscando aumentar la velocidad del procesamiento se descubri en base a experimentos que, con una determinada arquitectura de base, la ejecucin de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser mas eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnologa de encapsulado. Debido a que se tiene un conjunto de instrucciones simplificado, stas se pueden implantar por hardware directamente en la CPU, lo cual elimina el microcdigo y la necesidad de decodificar instrucciones complejas. En investigaciones hechas a mediados de la dcada de los setentas, con respecto a la frecuencia de utilizacin de una instruccin en un CISC y al tiempo para su ejecucin, se observ lo siguiente: - Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecucin de un programa. - Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas, pero requieren tiempos de ejecucin ms cortos.

Las caractersticas esenciales de una arquitectura RISC pueden resumirse como sigue:

Estos microprocesadores siguen tomando como base el esquema moderno de Von Neumann. Las instrucciones, aunque con otras caractersticas, siguen divididas en tres grupos: a) Transferencia. b) Operaciones. c) Control de flujo.

Reduccin del conjunto de instrucciones a instrucciones bsicas simples, con la que pueden implantarse todas las operaciones complejas. Arquitectura del tipo load-store (carga y almacena). Las nicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro, con un menor nmero de acceso a memoria. Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un control implantado por hardware (con un diseo del tipo load-store), casi todas las instrucciones se pueden ejecutar cada ciclo de reloj, base importante para la reorganizacin de la ejecucin de instrucciones por medio de un compilador. Pipeline (ejecucin simultnea de varias instrucciones). Posibilidad de reducir el nmero de ciclos de mquina necesarios para la ejecucin de la instruccin, ya que esta tcnica permite que una instruccin puede empezar a ejecutarse antes de que haya terminado la anterior.

El hecho de que la estructura simple de un procesador RISC conduzca a una notable reduccin de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar en el mismo, funciones adicionales: Unidad para el procesamiento aritmtico de punto flotante. Unidad de administracin de memoria. Funciones de control de memoria cache. Implantacin de un conjunto de registros mltiples. La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseo ms cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicacin de las ms recientes tecnologas de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generacin en generacin son mucho mayores que en los CISC. Por otra parte, es necesario considerar tambin que:

La disponibilidad de memorias grandes, baratas y con tiempos de acceso menores de 60 ns en tecnologas CMOS. Mdulos SRAM (Memoria de acceso aleatorio esttica) para memorias cache con tiempos de acceso menores a los 15 ns. Tecnologas de encapsulado que permiten realizar ms de 120 terminales.

Esto ha hecho cambiar, en la segunda mitad de la dcada de los ochentas, esencialmente las condiciones tcnicas para arqutecturas RISC . La siguiente tabla esquematiza algunas de las principales caractersticas de las arqutecturas RISC Y CISC.

PRINCIPIOSDE DISEODE LASMAQUINASRISC

Resulta un tanto ingenuo querer abarcar completamente los principios de diseo de las mquinas RISC, sin embargo, se intentar presentar de una manera general la filosofa bsica de diseo de estas maquinas, teniendo en cuenta que dicha filosofa puede presentar variantes. Es muy importante conocer estos principios bsicos, pues de stos se desprenden algunas caractersticas importantes de los sistemas basados en microprocesadores RISC. En el diseo de una mquina RISC se tienen cinco pasos: 1. Analizar las aplicaciones para encontrar las operaciones clave. 2. Disear un bus de datos que sea ptimo para las operaciones clave. 3. Disear instrucciones que realicen las operaciones clave utilizando el bus de datos. 4. Agregar nuevas instrucciones slo si no hacen ms lenta a la mquina. 5. Repetir este proceso para otros recursos. El primer punto se refiere a que el diseador deber encontrar qu es lo que hacen en realidad los programas que se pretenden ejecutar. Ya sea que los programas a ejecutar sean del tipo algortmicos tradicionales, o estn dirigidos a robtica o al diseo asistido por computadora. La parte medular de cualquier sistema es la que contiene los registros, el ALU y los 'buses' que los conectan. Se debe optimar este circuito para el lenguaje o aplicacin en cuestin. El tiempo requerido, (denominado tiempo del ciclo del bus de datos) para extraer los operandos de sus registros, mover los datos a travs del ALU y almacenar el resultado de nuevo en un registro, deber hacerse en el tiempo mas corto posible.

El siguiente punto a cubrir es disear instrucciones de mquina que hagan un buen uso del bus de datos. Por lo general se necesitan solo unas cuantas instrucciones y modos de direccionamiento; slo se deben colocar instrucciones adicionales si sern usadas con frecuencia y no reducen el desempeo de las ms importantes. Siempre que aparezca una nueva y atractiva caracterstica, deber analizarse y ver la forma en que se afecta al ciclo de bus. Si se incrementa el tiempo del ciclo, probablemente no vale la pena tenerla. Por ltimo, el proceso anterior debe repetirse para otros recursos dentro del sistema, tales como memoria cache, administracin de memoria, coprocesadores de punto flotante, etctera. Una vez planteadas las caractersticas principales de la arquitectura RISC as como la filosofa de su diseo, podramos extender el anlisis y estudio de cada una de las caractersticas importantes de las arqutecturas RISC y las implicaciones que estas tienen.

PAPELDE LOSCOMPILADORESEN UN SISTEMARISC

El compilador juega un papel clave para un sistema RISC equilibrado. Todas las operaciones complejas se trasladan al microprocesador por medio de conexiones fijas en el circuito integrado para agilizar las instrucciones bsicas ms importantes. De esta manera, el compilador asume la funcin de un mediador inteligente entre el programa de aplicacin y el microprocesador. Es decir, se hace un gran esfuerzo para mantener al hardware tan simple como sea posible, an a costa de hacer al compilador considerablemente ms complicado. Esta estrategia se encuentra en clara contra posicin con las mquinas CISC que tienen modos de direccionamiento muy complicados. En la prctica, la existencia en algunos modos de direccionamiento complicados en los microprocesadores CISC, hacen que tanto el compilador como el microprograma sean muy complicados. No obstante, las mquinas CISC no tienen caractersticas complicadas como carga, almacenamiento y salto que consumen mucho tiempo, las cuales en efecto aumentan la complejidad del compilador. Para suministrar datos al microprocesador de tal forma que siempre est trabajando en forma eficiente, se aplican diferentes tcnicas de optimizacin en distintos niveles jerrquicos del software.

Los diseadores de RISC en la empresa MIP y en Hewlett Packard trabajan segn la regla siguiente: Unainstrucciningresaen formafija en el circuitointegradodel procesador(es decir, se alambrafsicamenteen el procesador)si se ha demostradoque la capacidadtotal del sistema se incrementaen por lo menosun 1%. En cambio, los procesadores CISC, han sido desarrollados por equipos especializados de las empresas productoras de semiconductores y con frecuencia el desarrollo de compiladores se sigue por separado. Por consiguiente, los diseadores de los compiladores se encuentran con una interfaz hacia el procesador ya definido y no pueden influir sobre la distribucin ptima de las funciones entre el procesador y compilador. Las empresas de software que desarrollan compiladores y programas de aplicacin, tienden por razones de rentabilidad, a utilizar diferentes procesadores como usuarios de su software en lugar de realizar una optimizacin completa, y aprovechar as las respectivas caractersticas de cada uno. Lo cual tambin genera otros factores negativos de eficiencia. Esta limitacin de las posibilidades de optimizacin del sistema, que viene dada a menudo por una obligada compatibilidad, se super con los modernos desarrollos RISC.

CAPACIDADDE PROCESAMIENTODE LOSSISTEMASDESDEEL PUNTODE VISTA DELUSUARIO

Aparte de la base conceptual para el desarrollo de un sistema de computacin de alta calidad, se requieren tcnicas especiales para optimizar cada uno de los factores que determinan la capacidad de procesamiento, la cual, solo puede definirse con el programa de aplicacin. La informacin suministrada por un fabricante, sobre la velocidad en mips (millones de Instrucciones por segundo) que una arquitectura es capaz de realizar, carece de relevancia hasta que el usuario sepa cuantas instrucciones genera el respectivo compilador, al traducir su programa de aplicacin y cunto tiempo tarda la ejecucin de estas instrucciones, y solo el anlisis de diferentes pruebas y comparaciones de rendimiento ("benchmarks) da una idea aproximada, que el usuario puede aplicar para delimitar las arqutecturas adecuadas. Dosdiferentespuntosde vista acercade capacidadde procesamientodel sistema.

Sistema reprogramable. Un usuario que necesite desarrollar un sistema reprogramable, no est interesado en obtener una alta capacidad de procesamiento. Sistema incluido o dedicado. En estos sistemas el principal objetivo es procesar en forma repetitiva una serie de aplicaciones o funciones determinadas, y es de suma importancia la mayor cantidad posible de pruebas y comparaciones de rendimiento ("benchmarks" ) diferentes.

As, estas pruebas y comparaciones sirven para determinar la capacidad de procesamiento de los sistemas, pero solo el anlisis de varios resultados de diferentes programas da una idea aproximada de la capacidad de procesamiento real.

APLICACIONESDE LOSPROCESADORESRISC
Las arquitecturas CISC utilizadas desde hace 15 aos han permitido desarrollar un gran nmero de productos de software. Ello representa una considerable inversin y asegura a estas familias de procesadores un mercado creciente. Sin embargo, simultneamente aumentan las aplicaciones en las cuales la capacidad de procesamiento que se pueda obtener del sistema es ms importante que la compatibilidad con el hardware y el software anteriores, lo cual no solo es vlido en los subsistemas de alta capacidad en el campo de los sistemas llamados "embedded", en los que siempre dominaron las soluciones especiales de alta capacidad de procesamiento sino tambin para las estaciones de trabajo ("workstations"). Esta clase de equipos se han introducido poco a poco en oficinas, en la medicina y en bancos, debido a los cada vez mas voluminosos y complejos paquetes de software que con sus crecientes requerimientos de reproduccin visual, que antes se encontraban solo en el campo tcnico de la investigacin y desarrollo. En este tipo de equipos, el software de aplicacin, se ejecuta bajo el sistema operativo UNIX, el cual es escrito en lenguaje C, por lo que las arqutecturas RISC actuales estn adaptadas y optimizadas para este lenguaje de alto nivel. Por ello, todos los productores de estaciones de trabajo de renombre, han pasado en pocos aos, de los procesadores CISC a los RISC, lo cual se refleja en el fuerte incremento anual del nmero de procesadores RISC, (los procesadores RISC de 32 bits han visto crecer su mercado hasta en un 150% anual). En pocos aos, el RISC conquistar de 25 al 30% del mercado de los 32 bits, pese al aparentemente abrumador volumen de software basado en procesadores con el estndar CISC que se ha comercializado en todo el mundo.

La arquitectura MIPS-RISC ha encontrado, en el sector de estaciones de trabajo, la mayor aceptacin. Los procesadores MIPS son fabricados y comercializados por cinco empresas productoras de semiconductores, entre las que figuran NEC y Siemens. Los procesadores de los cinco proveedores son compatibles en cuanto a las terminales, las funciones y los bits.

CONCLUSIONES
Cada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en funcin de la aplicacin concreta que quiera realizar. Esto vale tanto para la decisin por una determinada arquitectura CISC o RISC, como para determinar si RISC puede emplearse en forma rentable para una aplicacin concreta. Nunca ser decisiva nicamente la capacidad de procesamiento del microprocesador, y s la capacidad real que puede alcanzar el sistema en su conjunto. Los costos, por su parte, tambin sern evaluados. Supongamos por ejemplo, que el precio de un procesador sea de $500.00 USD, ste ser secundario para un usuario que disea una estacin de trabajo para venderla despus a un precio de $100 000.00 USD. Su decisin se orientar exclusivamente por la potencialidad de este procesador. RISC ofrece soluciones atractivas donde se requiere una elevada capacidad de procesamiento y se presente una orientacin hacia los lenguajes de alto nivel. En el campo industrial existe un gran nmero de aplicaciones que ni siquiera agotan las posibilidades de los controladores CISC de 8 bits actuales. Si bin el campo de aplicaciones de las arqutecturas RISC de alta capacidad crece con fuerza, esto no equivale al fin de otras arqutecturas de procesadores y controladores acreditadas que tambin seguirn perfeccionndose, lo que si resulta dudoso es la creacin de familias CISC completamente nuevas. Adoptando tcnicas tpicas de los procesadores RISC en las nuevas versiones de procesadores CISC, se intenta encontrar nuevas rutas para el incremento de la capacidad de las familias CISC ya establecidas. Entre tanto, los procesadores RISC han conquistado el sector de las estaciones de trabajo, dominado antes por los procesadores Motorola 68 000, y es muy probable que acosen la arquitectura Intel en el sector superior de las PC's.

Las decisiones en el mercado las toman los usuarios, y aqu, el software o la aplicacin concreta juega un papel mucho ms importante que las diferencias entre las estructuras que son inapreciables para el usuario final.

11. Qu son las interrupciones? * El sistema de interrupciones consiste en un mecanismo por el cual un evento interno o externo, asncrono respecto del programa, puede interrumpir la ejecucin de ste produciendo automticamente un salto a una subrutina de atencin, de manera que pueda atender inmediatamente el evento, y retomar luego la ejecucin del programa exactamente en donde estaba en el momento de ser interrumpido. * Este mecanismo es muy til por ejemplo para el manejo de timers o rutinas que deben repetirse peridicamente (refresco de display, antirrebote para teclado, deteccin de pulsos externos, recepcin de datos, etc.). 12. Cules son las interrupciones de microcontrolador 80c535? 13. Cules son las interrupciones del microcontrolador PIC 16F84? 14. Qu hace el microprocesador cuando recibe una peticin de interrupcin? 15. Qu es el Watchdog Timer?*
* El watchdog digital consiste en un dispositivo formado por un contador descendente que puede ser utilizado para recuperar el control del microcontrolador cuando se produce una perturbacin en el software. * La activacin del watchdog ( por hardware software ) se puede seleccionar por el usuario.