Você está na página 1de 17

Circuitos Logicos Universidad Tecnol ogica de la Mixteca

Pr actica 8. Sumador de 4 bits usando ip-ops tipo JK y tipo D.

Miembros del equipos Soto Arroyo Ulises Francisco Oscar Osorio Mendoza Profesor Alejandro E. Ram rez Gonz alez

31 de Mayo de 2013

Resumen
de las pr La teor a siempre es de gran ayuda para el aprendizaje y la comprension acticas; Para comprender el funcionamiento de los sistemas digitales el sustento teorico enriquece la como una manera en que es tratado y sobre todo sirve de base para una mejor comprension, base en la cu al algunas dudas se resuelven, y poder as realizar las pr acticas con una previa y conocimiento. preparacion de los circuitos integrados ha producido una gran variedad de circuitos que La evolucion logica. realizan m as que una simple funcion En nuestro computador podemos encontrarnos los siguientes sistemas MSI: CODIFICADORES Y DECODIFICADORES MULTIPLEXORES Y DEMULTIPLEXORES SUMADORES, de COMPARADORES Adem as estos dispositivos pueden usarse tambi en para la realizacion rea frente al uso de puertas b funciones complejas con un considerable ahorro de a asicas de este trabajo ya que resulta de ayuda para reforzar conociEs importante la realizacion miento b asicos y conocimientos aprendidos en clase de lo que son los sistemas digitales y les para que se tenga un mejor entendimiento de lo que puede servir de ayuda, de introduccion se trata, los conceptos que son expuestos a pesar de ser algo breves con bastante espec cos y cada uno senala unica y exclusivamente a lo que se reere.

Indice
Resumen 1. Marco Teorico 2. Procedimiento y Resultados 2.1. Parte 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3. Conclusiones Bibliograf a
III

1 3 5 9 11

1 Marco Teorico
Cap tulo
logica secuencial Un circuito secuencial temporizado consiste en un grupo de ip-ops y compuertas combi Los ip-ops son esenciales nacionales conectadas para formar un camino de realimentacion. porque, en su ausencia, el circuito se reduce a un circuito puramente combinacioanl(siempre y cuando no haya un camino de retroalimentacon). un circuito con ip-ops solamente se considera secuencial aun en la ausencia de compuertas combinacionales. Todo integrado que contenga celdas de almacenamiento se clasica en: registro : es un grupo de celdas de almacenamiento binario capaz de retener informacion binaria. Un grupo de ip-ops constituyen un registroya que cada ip-op es una celda binaria que acumula un bit de informacion.Un registro de n-bits tiene un grupo de n ip-ops y tiene binaria que contiene n bits. capacidad de acumular cualquier informacion

Figura 1.1: Registro de 4 bits La Figura muestra tal registro construido con cuatro ip-ops tipo D y un pulso de reloj de entrada. El pulso de reloj de entrada,cP, habilita todos los ip-ops de manera que comun disponible al presente en las cuatro entradas pueda ser trasferida al registro de Ia informacion acrrmulada en el 4 bits. Las cuatro salidas pueden ser cateadas para obtener Ia informacion registro. Contador: Es un registro que atraviesa una secuencia o bien cumple con ciertos pasos, esto es que cumple cierta secuencia de estados.

Marco Teorico Regristros de Desplazamiento

binaria hacia la izquierda o hacia la derecha Un registro capaz de desplazar su informacion se llama registro de desplazamiento, consiste en una cadena de ipops conectados en cascada, con la salida de un ip-op conectado a ia entrada del siguiente. Todos los ip-ops reciben un el cual causa el deplazamiento de un estado al siguiente: pulso de reloj comun El registro de desplazamiento m as sencillo es aquel que usa solamente ip-ops como se en la Figura anterior. La salida Q de un ip-op dado,se conecta a la entrada D del muestro ip-op a la derecha. Cada pulso de reloj desplaza el contenido del registro un bit en posicion a Ia derecha. La entrada ser al determina qu e va en el ip-op de la extrema izquierda durante el desplazamiento. La salida serial se toma de la salida dei ip-op de la extrema derecha despu es de la apli de un pulso. Aunque este registro desplace su contenido a la derecha, si se voltea la cacion p agina se observa que el registro desplaza su contenido a la izquierda. As un registro de desplazamiento unidireccional puede funcionar como un registro de desplazamiento a Ia derecha o a Ia izquierda. de un contador puede ser abarcado por un Microcontrolador o En la actualidad el diseno dispositivo FPGA sin embargo comparando costos y siendo una aplicacion sencilla el algun de estos dispositivos puede ser empleando Flip-Flops que todav diseno a se pueden encontrar en forma comercial y a un bajo costo. Un contador es b asicamente un registro que pasa por predeterminada de estados. Las compuertas del contador est una sucesion an conectadas de tal prescrita de estados binarios. manera que produce la sucesion

2 Procedimiento y Resultados
Cap tulo
se plantea en la tabla 3, es un contador de tres bits, este contador El contador a disenar iniciar a en ceros e ira incrementando hasta llegar a siete en binario posteriormente reiniciara su conteo, esto por cada pulso de reloj que se presente en la entrada de reloj de los Flip-Flop, se detallan los pasos para este diseno. Paso 1. Se plantea en forma tabular los a continuacion estados presentes y estados siguientes para cada Flip-Flop y se plantean las combinaciones de entrada para el estado siguiente.

Figura 2.1: Tabla de estados del sumador funciona as : 1. Se cargan bits al registro B 2. EL registro A inicia en ceros 3. se inicia el ciclo de suma y listo en los dos es lo mismo

Multisim Figura 2.2: Simulacion

2.0.1.

Sumador Completo

Un sumador completo es un circuito combinacional que formar la suma aritm etica de tres bits de entrada. Consta de tres entradas y dos salidas. Dos de las variables de entrada, que se

Procedimiento y Resultados

Multisim Figura 2.3: Simulacion

Multisim Figura 2.4: Simulacion

Multisim Figura 2.5: Simulacion indican por x y y, representan los dos bits signicativo que van a anadirse. La tercera entrada, previa signicativa m z, representa la cuenta que se lleva de la posicion as baja. Son necesarias dos salidas debido a que la suma aritm etica de tres d gitos binarios var a en valor de 0 a 3 y el 2

5 o 3 binarios requieren 2 d gito. Las dos salidas se denotan por los s mbolos S para la suma y C para la cuenta que se lleva. La variable S da el valor del bit menos signicativo de la suma. La variable binaria C da la cuenta que se lleva de salida. La tabla de verdad del sumador completo es como sigue:

Figura 2.6: Tabla Sumador Completo logica La relacion de entrada-salida del circuito sumador completo puede expresarse en booleana de salida dos funciones booleanas, una para cada variable de salida. Cada funcion Cada mapa debe de tener ocho cuadros, ya que requiere un mapa unico para su simplicacion. de tres variables de entrada. Los 1 en los cuadros de los mapas de cada salida es una funcion S y C se determinan en forma directa mediante la tabla de verdad. Los cuadros con 1 para la simplicada en suma salida S no se combinan en cuadros adyacentes para dar una expresion de 6 literales. El diagrama logico de productos. La salida C puede simplicarse a una expresion y para el sumador completo implementando en suma de productos se muestra acontinuacion tambien sus mapas de Karnough.

F1( x, y, z) = xyz + xyz + xyz + xyz F2( x, y, z) = xz + xy + yz

Figura 2.7: Mapa de Karnough para salida

Figura 2.8: Mapa de Karnough para el acarreo de salida y el acarreo Mapas de karnough obtenidos mediante las funciones de la funcion correspondiente al circuito sumador completo. Simulacion

Procedimiento y Resultados

Multisim Sumador Completo Figura 2.9: Simulacion

Figura 2.10: Sumador de 2 Bits

2.1.
2.1.1.

Parte 3
Sumador 4 Bits

un circuito que realice la suma de Utilizando el circuito integrado HD74LS83AP disenar dos numeros de 4 bits A y B

2.1.2.

Sumador 8 Bits

Presente en diagrama de bloque sobre como representar un circuito sumador de 8 Bits utilizando el circuito integrado HD74LS83AP.

Parte 3 7

Figura 2.11: Restador de 2 Bits

Sumador Figura 2.12: Simulacion

Figura 2.13: Diagrama de Bloques

3 Conclusiones
Cap tulo
un an En la primera parte se realizo alisis para cada uno de los circuitos, Los sistemas digitales en la actualidad son muy empleados y para aplicaciones espec cas es necesario realizar de estos circuitos, el procedimiento de diseno de los circuitos contadores son muy pael diseno recidos y empleando la misma logica se puede extender a contadores de cualquier cantidad de reejado la utilidad de la tabla de verdad a la hora de entender el comportamiento bits Se vio de las funciones. En la segunda parte se realizaron dos circuitos, uno que sume y otro que reste dos numeros binarios de 4 bits cada uno. o con el circuito integrado HD74LS83AP un circuito que sumara En la tercera parte se disen dos numeros de 4 bits cada uno.

Bibliograf a
M [1] M. Morris Mano, Diseno Digital, Pearson Educacion, exico, 2003. [2] Ronald J. Widmer Neal S. Tocci, Sistemas Digitales: Principios y Aplicaciones, Pearson Edu M cacion, exico, 2003. [3] V ctor P. Nelson, An alisis y Diseno de Circuitos L ogicos Digitales, Prentice-Hall Hispanoamericana, 1997. [4] John F. Wakerly, Diseno Digital: Principios y Practicas, Prentice-Hall Hispanoamericana, M exico, 1996.