4-BIT BINARY FULL ADDER WITH FAST CARRY

The SN54 / 74LS83A is a high-speed 4-Bit binary Full Adder with internal carry lookahead. It accepts two 4-bit binary words (A1 A4, B 1 B4) and a Carry Input (C0). It generates the binary Sum outputs 1 4) and the Carry Output (C4) from the most significant bit. The LS83A operates with either active HIGH or active LOW operands (positive or negative logic). The SN54 / 74LS283 is recommended for new designs since it is identical in function with this device and features standard corner power pins. CONNECTION DIAGRAM DIP (TOP VIEW)
B4 16 4 15 C4 14 C0 13 GND 12 B1 11 A1 10 1 9
NOTE: The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

SN54/74LS83A

4-BIT BINARY FULL ADDER WITH FAST CARRY

LOW POWER SCHOTTKY

J SUFFIX CERAMIC CASE 620-09

16 1

1 A4

2 3

3 A3

4 B3

5 VCC

6 2

7 B2

8 A2 LOADING (Note a) HIGH LOW 0.5 U.L. 0.5 U.L. 0.25 U.L. 5 (2.5) U.L. 5 (2.5) U.L.
16 1

PIN NAMES A1 A4 B1 B4 C0 1 4 C4 Operand A Inputs Operand B Inputs Carry Input Sum Outputs (Note b) Carry Output (Note b)

N SUFFIX PLASTIC CASE 648-08

1.0 U.L. 1.0 U.L. 0.5 U.L. 10 U.L. 10 U.L.

16 1

D SUFFIX SOIC CASE 751B-03

NOTES: a) 1 TTL Unit Load (U.L.) = 40 A HIGH/1.6 mA LOW. b) The Output LOW drive factor is 2.5 U.L. for Military (54) and 5 U.L. for Commercial (74) Temperature Ranges.

ORDERING INFORMATION
SN54LSXXJ SN74LSXXN SN74LSXXD Ceramic Plastic SOIC

LOGIC DIAGRAM
C0 A1
13 10

B1
11

A2
8

B2
7

A3
3

B3
4

A4
1

B4
16

VCC = PIN 5 GND = PIN 12 = PIN NUMBERS

LOGIC SYMBOL
10 11 8 7 3 4 1 16 B1 A2 B2 A3 B3 A4 B4 C0 C4 1 2 3 4 C4 9 6 2 15 14

13

14

C1

C2

C3

FAST AND LS TTL DATA 5-81

15

14

C4

FAST AND LS TTL DATA 5-82

SN54 / 74LS83A
FUNCTIONAL DESCRIPTION The LS83A adds two 4-bit binary words (A plus B) plus the incoming carry. The binary sum appears on the sum outputs (1 4) and outgoing carry (C4) outputs. C0 + (A1+B1)+2(A2+B2)+4(A3+B3)+8(A4+B4) = 1+22+43+84+16C4 Where: (+) = plus Due to the symmetry of the binary add function the LS83A can be used with either all inputs and outputs active HIGH (positive logic) or with all inputs and outputs active LOW (negative logic). Note that with active HIGH Inputs, Carry Input can not be left open, but must be held LOW when no carry in is intended. Example:
C0 Logic Levels Active HIGH Active LOW L 0 1 A1 L 0 1 A2 H 1 0 A3 L 0 1 A4 H 1 0 B1 H 1 0 B2 L 0 1 B3 L 0 1 B4 H 1 0 1 H 1 0 2 H 1 0 3 L 0 1 4 L 0 1 C4 H 1 0 (10+9 = 19) (carry+5+6 = 12)

Interchanging inputs of equal weight does not affect the operation, thus C0, A1, B1, can be arbitrarily assigned to pins 10, 11, 13, etc.

FUNCTIONAL TRUTH TABLE

C (n1) L L L L H H H H An L L H H L L H H Bn L H L H L H L H n L H H L H L L H Cn L L L H L H H H

C1 C3 are generated internally C0 is an external input C4 is an output generated internally

GUARANTEED OPERATING RANGES

Symbol VCC TA IOH IOL Supply Voltage Operating Ambient Temperature Range Output Current High Output Current Low Parameter 54 74 54 74 54, 74 54 74 Min 4.5 4.75 55 0 Typ 5.0 5.0 25 25 Max 5.5 5.25 125 70 0.4 4.0 8.0 Unit V C mA mA

FAST AND LS TTL DATA 5-82

SN54 / 74LS83A
Limits RANGE (unless otherwise specified) DC CHARACTERISTICS OVER OPERATING TEMPERATURE Symbol VIH VIL VIK V OH VOL Output LOW Voltage Input HIGH Current C0 A or B C0 A or B IIL IOS ICC Input LOW Current C0 A or B Output Short Circuit Current (Note 1) Power Supply Current All Inputs Grounded All Inputs at 4.5 V, Except B All Inputs at 4.5 V 20 Parameter Input HIGH Voltage Input LOW Voltage Input Clamp Diode Voltage Output HIGH Voltage 54 74 54, 74 74 2.5 2.7 54 74 0.65 3.5 3.5 0.25 0.35 0.4 0.5 20 40 0.1 0.2 0.4 0.8 100 39 34 34 Min 2.0 0.7 0.8 1.5 Typ Max Unit V V V V V V V A Test Conditions Guaranteed Input HIGH Voltage for All Inputs Guaranteed Input LOW Voltage for All Inputs VCC = MIN, IIN = 18 mA VCC = MIN, IOH = MAX, VIN = VIH per Truth Table IOL = 4.0 mA IOL = 8.0 mA VCC = VCC MIN, VIN = VIL or VIH per Truth Table

VCC = MAX, VIN = 2.7 V VCC = MAX, VIN = 7.0 V VCC = MAX, VIN = 0.4 V VCC = MAX VCC = MAX

IIH

mA

mA mA

mA

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS (TA = 25C)

Limits Symbol tPLH tPHL tPLH tPHL tPLH tPHL tPLH tPHL Parameter Propagation Delay, C0 Input to any Output Propagation Delay, Any A or B Input to Outputs Propagation Delay, C0 Input to C4 Output Propagation Delay, Any A or B Input to C4 Output Min Typ 16 15 15 15 11 15 11 12 Max 24 24 24 24 17 22 17 17 Unit ns ns ns ns VCC = 5.0 V CL = 15 pF Figures 1 and 2 Test Conditions

AC WAVEFORMS

VIN VOUT

1.3 V tPHL 1.3 V

1.3 V tPLH 1.3 V

VIN

1.3 V tPLH

1.3 V tPHL 1.3 V

VOUT

1.3 V

Figure 1

Figure 2

FAST AND LS TTL DATA 5-83

Un sumador es un circuito que realiza la suma de dos palabras binarias. Es distinta de la operacin OR, con la que no nos debemos confundir. La operacin suma de nmeros binarios tiene la misma mecnica que la de nmeros decimales. Por lo que en la suma de nmeros binarios con dos o ms bits, puede ocurrir el mismo caso que podemos encontrar en la suma de nmeros decimales con varias cifras: cuando al sumar los dos primeros dgitos se obtiene una cantidad mayor de 9, se da como resultado el dgito de menor peso y me llevo" el anterior a la siguiente columna, para sumarlo all. En la suma binaria de los dgitos 1 + 1, el resultado es 0 y me llevo 1, que debo sumar en la columna siguiente y pudindose escribir 10, solamente cuando sea la ltima columna a sumar. A este bit ms significativo de la operacin de sumar, se le conoce en ingls como carry (acarreo), equivalente al me llevo una de la suma decimal. Semisumador. Es un dispositivo capaz de sumar dos bits y dar como resultado la suma de ambos y el acarreo. La tabla de verdad correspondiente a esta operacin sera: Entradas Salidas A 0 0 1 1 Con lo que sus funciones cannicas sern: B 0 1 0 1 C S 0 0 0 1 0 1 1 0

Que una vez implementado con puertas lgicas, un semisumador tendra el circuito:

Imagen 20. Elaboracin propia Sumador completo. Presenta tres entradas, dos correspondientes a los dos bits que se van a sumar y una tercera con el acarreo de la suma anterior. Y tiene dos salidas, el resultado de la suma y el acarreo producido. Su tabla de verdad ser:

Entradas Salidas A B C-1 C S

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Sus funciones cannicas sern:

0 0 0 1 0 1 1 1

0 1 1 0 1 0 0 0

Que una vez simplificadas quedaran:

O bien:

Una vez implementado con puertas lgicas el sumador presentara cualquiera de los siguientes circuitos:

Imagen 21. Elaboracin propia

Imagen 22. Elaboracin propia

Aunque, como ya hemos dicho en otros casos, en realidad estos circuitos no se cablean con puertas lgicas, si no que forman parte de circuitos integrados como el CI 7483, que es un sumador de cuatro bits.

Imagen 23. Elaboracin propia El esquema

Imagen 24. Elaboracin propia

El esquema mostrado en la figura es el conexionado interno que presenta dicho sumador de 4 bits, configurado dentro del CI 7483.

Imagen 25. alldatasheet.

Caractersticas del sumador de 4 bits 7483: Es un sumador completo que ejecuta la suma de dos nmeros binarios de cuatro bits. Hay salida de suma por cada bit y el acarreo resultante (C4), se obtiene del cuarto bit. Est diseado para velocidades medias-altas de funcionamiento, con bits mltiples de suma en paralelo y acarreo en serie.

Tensin de alimentacin.......................4,5V a 5,25V. Temperatura de funcionamiento.............0 a 70C. Cargabilidad de salida normalizada C4......5 U.L. Cargabilidad de las salidas de suma.........10 U.L. Tensin de entrada alta mnima..............2V. Tensin de entrada de alta mxima.........0,8V.

Para sumar nmeros de ms de un bit, tambin se recurre al conexionado de sumadores binarios en paralelo, donde el acarreo de la suma de dos dgitos ser una entrada a sumar en el paso siguiente. En este caso se precisan tantos semisumadores como bits tengamos que sumar. El montaje de la figura posterior tiene un funcionamiento idntico al del CI 7483, aunque presenta incompatibilidades a nivel de pines.

Resumen de un Restador Completo

El circuito Restador Completo utiliza: 3 compuertas AND, 2 X OR, 1 OR y 2 NOT. Para la realizacin de este circuito en su protoboard se necesitaran: una compuerta AND 7408 una compuerta OR 7432 una compuerta NOT 7404 una compuerta XOR 7486 Las entradas son A,B y Bin(Borrow In), mientras que las salidas son D (Diferencia) y Bo (Borrow Out). Cabe recordar que en la imagen A y B se repite 2 veces, sin embargo son las mismas entradas. Funciona Exactamente similar al Sumador completo, ya que si se fijan en la tabla de verdad la Diferencia sigue siendo igual a la Salida del circuito del sumador completo que anteriormente aviamos publicado. A continuacin ponemos la Tabla de Verdad: A 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 Bin 0 1 0 1 0 1 0 D 0 1 1 0 1 0 0 Bout 0 1 1 1 0 0 0

1 1 1 1 1 Realmente lo nico que cambia es el funcionamiento de Bout, que posteriormente se posteara de manera sencilla como funciona. Con la anteriormente mencionado se puede implementar un restador de "n" bits, y de igual manera mientras ms bits sean los que se procesen mas grande ser el circuito restador.

En conclusin El restador resta en binario los bits de entrada y da de resultado a la salida (D) un 1 o un 0 dependiendo de la combinacin de entrada, y cuando resta y da un bit negativo de resultado, se activa el Borrow (Bo)