BUS Es un camino de comunicacin entre dos dispositivos Es el conjunto de lneas (cables) de hardware utilizados para la transmisin de datos entre

re los componentes de un sistema informtico. Medio por el cual los datos se transfieren de una parte de una computadora a otra. El bus se puede comparar con una autopista en la que los datos viajan dentro de una computadora. Conjunto de lneas elctricas (tiras de metal sobre una placa de circuito impreso).

Caractersticas Se trata de un medio de comunicacin compartido. La cantidad de informacin que se transmite es en forma simultnea. Este volumen se expresa en bits y corresponde al nmero de lneas fsicas mediante las cuales se enva la informacin en forma simultnea. El trmino "ancho" se utiliza para designar el nmero de bits que un bus puede transmitir simultneamente. La velocidad del bus se define a travs de su frecuencia (que se expresa en Hercios o Hertz), es decir el nmero de paquetes de datos que pueden ser enviados o recibidos por segundo. Cada vez que se envan o reciben estos datos podemos hablar de ciclo. De esta manera, es posible hallar la velocidad de transferencia mxima del bus (la cantidad de datos que puede transportar por unidad de tiempo) al multiplicar su ancho por la frecuencia. Por lo tanto, un bus con un ancho de 16 bits y una frecuencia de 133 MHz, tiene una velocidad de transferencia de: 16 * 133.10 = 2128 bit/s

Bus Speed Comparisons Bus type Width Speed Total rate ISA 16 bits 8 MHz 16MB/sec EISA 32 bits 8 MHz 32MB/sec VL-bus 32 bits 25 MHz 100MB/sec VL-bus 32 bits 33 MHz 132MB/sec PCI 32 bits 33 MHz 132MB/sec PCI 64 bits 33 MHz 264MB/sec Estructura Puede llegar a tener hasta 100 lneas, cada lnea con alguna funcin particular, existen buses muy diversos, las cuales estn ordenados en tres grandes grupos: Bus de datos (para la transmisin de datos) Bus de direccin (para designar la fuente y destino, est limitada por la capacidad de memoria) Bus de control (para controlar el acceso de las lneas de datos y de direccin, CPU controlador de Bus) BUS DE DATOS (Data Bus) A travs del bus de datos circulan los datos entre los elementos componentes del ordenador. Estos datos pueden ser de entrada o salida respecto a la CPU. Comunican a sta con la memoria y con los controladores de entrada/salida. Este bus tambin es conocido como bus de entrada/salida.

BUS DE DIRECIONES (Adress Bus) La informacin que circula en este bus son direcciones de posiciones de memoria. El sentido en que circulan estas direcciones es siempre desde la CPU hacia la memoria principal

BUS DE CONTROL (Control Bus) A travs de este bus circulan las seales de control de todo el sistema. Este bus, al contrario que el de direcciones, es de entrada y salida, debido a que la CPU enva seales de control a los dispositivos perifricos y estos envan a la CPU informacin sobre su estado de funcionamiento.

Lneas tpicas del bus de control Escritura en memoria (Memory write). Lectura de memoria (Memory Read). Escritura de E/S (I/O Write). Lectura de E/S (I/O Read). Transferencia reconocida (Transfer ACK-Acknowledge). Peticin del bus (Bus Request).

Cesin del bus (Bus Grant). Peticin de interrupcin (Interrupt Request). Interrupcin reconocida (Interrupt ACK). Reloj (Clock). Inicio (Reset). BUS NORMALIZADO

Son los que estn en contacto con los perifricos, las tarjetas de expansin. Evolucin de los procesadores Intel para PC. PROCESADOR 8086 8088 80186 80188 80286 80386 SX 80386 DX 80486 DX 80486 SX PENTIUM PENTIUM PRO Bus de direcciones 20 20 20 20 24 32 32 32 32 32 32 Bus de datos 16 8 16 8 16 16 32 32 32 64 64

Funcionamiento Si un mdulo desea enviar un dato a otro debe hacer dos cosas A) Obtener el uso del Bus B) Transmitir el dato a travs del bus de datos Si un mdulo desea pedir un dato a otro mdulo A) Obtener el uso del bus B) Trasmitir peticin a travs de las lneas de control o direccin Ancho de banda de algunos buses tpicos. BUS Reloj (MHz) Bits A.B. (MB/S)

PC original ISA EISA MCA VLB PCI AGP Pentium (system) SCSI-2 PCMCIA

4.77 8 8 10 33 33

8 16 32 32 32 32/64

4.77 16 32 40 132(lectura) 66(escritura) 132/264

66 10 1

64 16/32 16

528 20/40 2

Ancho de banda requerido en algunas aplicaciones Aplicacin Puerto serie 9600 bps Modem 56 K Sonido telefnico Sonido CD Ethernet 10 Mps Ethernet 100 Mps CD-ROM 32X Video 1024x768 Direccionamiento Accin de asignar una direccin de memoria a un conjunto de datos. A.B. (MB/S) 1.1710-3 710-3 810-3 0.15 1.25 12.5 4.7 67.5

Direccionamiento modo real Es un modo de operacin del 80286 y posteriores CPUs compatibles de la arquitectura x86 Mxima cantidad de memoria direccionable: 1 Mbyte > 20 bits. No tiene conceptos de proteccin de memoria o multitarea a nivel de hardware. No pueden utilizarse todos los recursos de CPU. Es unitarea.

Direccionamiento modo protegido Es un modo operacional de los CPUs compatibles x86 de la serie 80286 y posteriores. Tiene un nmero de nuevas caractersticas diseadas para mejorar las multitareas y la estabilidad del sistema, como proteccin de memoria, y soporte de hardware para memoria virtual as como de conmutacin de tareas. La mayora de los sistemas operativos x86 modernos corren en modo protegido, incluyendo Linux, FreeBSD, OpenBSD, NetBSD, y Microsoft Windows 3.0 y posteriores. (Windows 3.0 tambin corra en el modo real para la compatibilidad con las aplicaciones de Windows 2.x). El 80286 no agreg mucho ms all de tener acceso de hasta 16 MB de memoria fsica y de 1 GB de memoria virtual (512 MB global, 512 MB local). Tambin era compatible con el cdigo del modo real a nivel binario, as que en teora, el cdigo de aplicacin del 8086 y 80186 poda correr en modo protegido si segua las siguientes reglas, (aunque correra ms lento que en el modo real porque la carga de registros de segmento es ms lenta): No aritmtica de segmento No uso de instrucciones privilegiadas No acceso directo de hardware No escritura al segmento de cdigo (lo que significa que cdigo automodificable nunca est permitido) No ejecucin de datos (eso, junto con la segmentacin, proporciona una cierta proteccin de desbordamiento buffer). Es un modo operacional de los CPUs compatibles x86 de la serie 80286 y posteriores. Multitareas Estabilidad del sistema, como proteccin de memoria. Se agreg un sistema de paginacin

Utiliza los registros de segmento como punteros a unos nuevos registros de direccin de 24 bits denominados tablas de descripcin (descriptor tables), que permiten acceder a un mximo de 224 (16 MB) de memoria fsica, de forma que los registros de segmento son selectores que marcan el inicio de una direccin de 24 bits. El descriptor especifica la ubicacin del segmento en memoria, su longitud y sus derechos de acceso. Otra diferencia, en los 80386 y posteriores, es que en modo protegido la direccin de desplazamiento puede ser un nmero de 32 bits, es por esto que puede direccionar hasta 4 Gb de longitud. Modo real virtual Esta tcnica consiste en hacer creer al programa que dispone de ms memoria que la fsicamente disponible en RAM. Este artificio tiene sentido porque en ese momento (y actualmente), la memoria extendida era mayor que la fsicamente disponible en muchos sistemas, adems el disco duro era estndar en todos los equipos. Esta RAM ficticia se conoce como memoria virtual; una simulacin conocida de antiguo en el mundo de los mainframes, que fue introducida en la informtica personal a partir del 80286. La mayora y de los ordenadores tienen cuatro tipos de memoria: Registros en la CPU La memoria cach (tanto dentro como fuera del CPU), La memoria fsica (generalmente en forma de RAM, donde la CPU puede escribir y leer directa y razonablemente rpido) y El disco duro que es mucho ms lento, pero tambin ms grande y barato. Nota: Hay ocasiones en que la RAM est demasiado fragmentada y el Sistema no puede asignar suficiente espacio contiguo a una aplicacin. Por ejemplo, el caso en que Windows muestra el conocido mensajito: No hay suficiente memoria debe cerrar alguna aplicacin en curso suele deberse a que no hay suficiente memoria grfica contigua. Es decir: memoria RAM asignada a la tarjeta de video. Adems de facilitar la apariencia de ms RAM que la fsicamente disponible, este mecanismo permite que diversas aplicaciones compartan la misma memoria fsica. Aunque para ello se requieran constantes maniobras de carga y descarga (swapping) de trozos del fichero de intercambio a memoria, por lo que el rendimiento global del sistema se resiente si la desproporcin entre el fichero de intercambio y la RAM es muy notable. Temporizacin Se emplean para controlar periodos de tiempo (timers). Reloj del sistema

 Reset del Sistema Estados de espera Reloj del Sistema El reloj de una computadora se utiliza para dos funciones principales: 1. Para sincronizar las diversas operaciones que realizan los diferentes subcomponentes del sistema informtico. 2. Para saber la hora. El reloj fsicamente es un circuito integrado que emite una cantidad de pulsos por segundo, de manera constante. Al nmero de pulsos que emite el reloj cada segundo se llama Frecuencia del Reloj. La frecuencia del reloj se mide en Ciclos por Segundo, tambin llamados Hertzios, siendo cada ciclo un pulso del reloj. Como la frecuencia del reloj es de varios millones de pulsos por segundo se expresa habitualmente en Megaherzios. El reloj marca la velocidad de proceso de la computadora generando una seal peridica que es utilizada por todos los componentes del sistema informtico para sincronizar y coordinar las actividades operativas, evitando el que un componente maneje unos datos incorrectamente o que la velocidad de transmisin de datos entre dos componentes sea distinta. Cuanto mayor sea la frecuencia del reloj mayor ser la velocidad de proceso de la computadora y podr realizar mayor cantidad de instrucciones elementales en un segundo. Entre pulso y pulso solamente puede tener lugar una sola accin. Medido en megahertz (MHz) y en Gigahertz 1 MHz = 1 milln de ciclos por segundo 1 GHz = 1 ciclo de mil millones por segundo. De esto es lo que estn hablando cuando dicen que una computadora es una mquina de 2.4GHz La velocidad de su reloj es de 2.4 mil millones de ciclos por segundo. Cuanto ms grande el nmero = ms rpido el procesamiento

Reset del Sistema Reset, del ingls reponer o reiniciar. Se conoce como reset a la puesta en condiciones iniciales de un sistema. Este puede ser mecnico, electrnico o de otro tipo. Normalmente se realiza al conectar el mismo, aunque, habitualmente, existe un mecanismo, normalmente un pulsador, que sirve para realzar la puesta en condiciones iniciales manualmente. Los microcontroladores pueden provocar una inicializacin por tres causas: 1. Al conectarse la alimentacin, mediante el circuito de autoinicializacin (power on reset). 2. Al poner a cero el terminal MCLR (negado de Master Clear Reset ) durante el funcionamiento o el estado de reposo del microcontrolador 3. Al rebasar su capacidad el temporizador del circuito de vigilancia o WDT (watch dog timer). El Reset manual se utiliza por ejemplo para arrancar una secuencia de encendidos de un conjunto de LEDs o para salir de alguna condicin inestable en algunos decodificadores. Como sabemos el reset pone en cero todos los contadores internos. Es un borrar y volver a empezar.

Los PIC son una familia de microcontroladores tipo RISC fabricados por Microchip Technology Inc. y derivados del PIC1650, originalmente desarrollado por la divisin de microelectrnica de General Instrument.

 El nombre actual no es un acrnimo. En realidad, el nombre completo es PICmicro, aunque generalmente se utiliza como Peripheral Interface Controller (controlador de interfaz perifrico).

El comportamiento del circuito y el estado de los registros afectados por un RESET son diferentes dependiendo de la situacin que se produzca. Perro guardin o Watchdog Cuando el computador personal se bloquea por un fallo del software u otra causa, se pulsa el botn del reset y se reinicia el sistema. Pero un microcontrolador funciona sin el control de un supervisor y de forma continuada las 24 horas del da. El Perro Guardin consiste en un contador que, cuando llega al mximo, provoca un reset automticamente en el sistema. Se debe disear el programa de trabajo que controla la tarea de forma que resetee al Perro Guardin de vez en cuando antes de que provoque el reset. Si falla el programa o se bloquea (si cae en bucle infinito), no se refrescar al Perro guardin y, al completar su temporizacin, provocar el reset del sistema. Estados de espera Cuando se conectan tarjetas al bus de la PC, un problema comn es igualar la velocidad de los ciclos del bus con la de las tarjetas. Es comn que una tarjeta sea ms lenta que el bus. As, el bus de la PC esta diseado para resolver este problema. La seal READY del bus se puede usar para extender la longitud del ciclo del bus para igualar una tarjeta lenta o parar el bus del sistema hasta que se sincronice con el ciclo de la tarjeta. Los ciclos del bus del 8088 normalmente son de cuatro pulsos y se describen por T1 hasta T4 En algunos ciclos el hardware de la PC, automticamente inserta un pulso ocioso extra llamado TW. La seal READY se usa para insertar estados nuevos o adicionales de espera. Debido a que los diferentes ciclos del bus requieren distintos tiempos, la seal READY se debe controlar de manera diferente.

El hardware de la PC no inserta estados de espera en los ciclos de lectura o escritura a memoria, sino que esto lo hace la tarjeta usando la seal READY. Un estado de espera es un tiempo (Tw) adicional de reloj introducido entre T2 y T3 para alargar el ciclo del bus. Si se introduce un estado de espera, entonces el tiempo normal de acceso a la memoria (que es de 460 nseg con un reloj de 5 MHz) se alarga por un periodo de reloj (200 nseg) hasta 660 nseg. Para la generacin de un estado de espera se agrega un estado ocioso (0 Tw) entre T2 y T3 a partir de la seal READY ( que es la seal de verificacin de control de sincrona), extendiendo as la longitud del ciclo del bus para igualarlo a una tarjeta lenta o parar el bus del sistema hasta que se sincronice con el ciclo de la tarjeta (este control de sincrona vuelve a recaer sobre la seal READY). Interrupciones de hardware Las interrupciones y las excepciones son eventos que indican que existe una condicin en algn lugar del sistema, o del programa en ejecucin, que requiere la atencin del procesador. Generalmente resultan en una transferencia forzada del ujo de ejecucin hacia una rutina denominada manejador de interrupciones. Las interrupciones se asocian normalmente a eventos hardware, mientras que las excepciones se producen cuando se detectan ciertas condiciones durante la ejecucin, como divisin por cero, fallos de pgina, violaciones de segmento, etc. La arquitectura de errores de mquina del Pentium 4, Intel Xeon, familia P6, y Pentium, permite que se genere una excepcin cuando se detectan errores de bus o errores internos del hardware. El mecanismo para el manejo de excepciones e interrupciones en la arquitectura IA-32 permite que stas sean manipuladas de manera transparente a los programas de aplicacin y al mismo sistema operativo. Cuando se genera una interrupcin o una excepcin, el procecimiento en ejecucin se suspende automticamente mientras el procesador ejecuta el manejador correspondiente; cuando esta operacin se termina, el procesador reanuda la ejecucin de la tarea interrumpida. La reanudacin del proceso sucede sin prdida de la continuidad del programa, a menos que el retorno no sea posible o que el evento haya causado la terminacin del programa. Los procesadores 8088, 20286 y siguientes disponen de dos patillas para este servicio especco. Las designadas INTR y NMI, que sirven para atender las interrupciones enmascarables y no enmascarables respectivamente. A su vez, el procesador utiliza ciertas seales en algunas de sus patillas para generar un ciclo INTA (Interrupt Acknowledge), que sirve para noticar al PIC que ha recibido la interrupcin.

Enmascarable Cualquier interrupcin externa que se entregue al procesador a travs del pin INTR o a travs del APIC local se denomina interrupcin hardware enascarable, adems, bajo control software, el procesador es capaz de aceptar o ignorar dichas interrupciones. El procedimiento es el siguiente: se enva una seal a la patilla INTR, y en funcin del ag IF del registro FLAGS, la interrupcin es atendida o ignorada. Si se acepta, el procesador termina la instruccin que estuviera ejecutando y responde mediante una combinacin de seales INTA; generalmente dos, la primera para avisar al PIC y la segunda para indicarle al PIC que debe colocar un byte en el bus de datos con el nmero de la interrupcin, para que el procesador pueda interpretar el servicio solicitado y por tanto, el manejador al cual debe saltar. El valor que el procesador recibe se multiplica desplazando binariamente dos posiciones a la izquierda. Seguidamente, se salvan en la pila los valores del registro del contador de programa y de segmento de cdigo, se deshabilita el ag IF y se ejecuta el servicio. No enmascarable Signica que la interrupcin no puede ser deshabilitada por software. Este tipo de interrupciones ocurren cuando se recibe una seal en la patilla NMI (Nonmaskable Interrupt) del procesador; se reservan para casos en que es crtica la respuesta, por ejemplo que se detecte un error de paridad en la memoria. Adems son de prioridad ms alta que las enmascarables. La nica forma de enmascarar estas interrupciones es a travs de circuitos externos al procesador, por ejemplo a nivel del PIC. Cuando el procesador recibe una de estas instrucciones no se genera ningn ciclo de reconocimiento de la instruccin (INTA), y el procesador le asigna un 2 como nmero de excepcin. La penltima instruccin de la rutina de servicio es enviar una seal para indicar el n de la interrupcin (EOI) para que el PIC pueda seguir enviando interrupciones (sino nos encontraramos en un bucle innito); a continuacin se restauran los registros a su estado inicial (existente antes de que se produjera la interrupcin). Acceso directo a memoria El acceso directo a memoria (DMA, del ingls Direct Memory Access) permite a cierto tipo de componentes de ordenador acceder a la memoria del sistema para leer o escribir independientemente de la CPU principal. Muchos sistemas hardware utilizan DMA, incluyendo controladores de unidades de disco, tarjetas grcas y tarjetas de sonido.

DMA es una caracterstica esencial en todos los ordenadores modernos, ya que permite a dispositivos de diferentes velocidades comunicarse sin someter a la CPU a una carga masiva de interrupciones. Una transferencia DMA consiste principalmente en copiar un bloque de memoria de un dispositivo a otro. En lugar de que la CPU inicie la transferencia, la transferencia se lleva a cabo por el controlador DMA. Un ejemplo tpico es mover un bloque de memoria desde una memoria externa a una interna ms rpida. Tal operacin no ocupa el procesador y como resultado puede ser panicado para efectuar otras tareas. Las transferencias DMA son esenciales para aumentar el rendimiento de aplicaciones que requieran muchos recursos. Cabe destacar que aunque no se necesite a la CPU para la transaccin de datos, s que se necesita el bus del sistema (tanto bus de datos como bus de direcciones), por lo que existen diferentes estrategias para regular su uso, permitiendo as que no quede totalmente acaparado por el controlador DMA. Estrategias de transferencia por DMA A continuacin se exponen diferentes tcnicas para realizar la transferencia de datos. El uso de cada una de ellas depender de las caractersticas que se deseen primar en un sistema. Sistema de video Nmero de imgenes por segundo Velocidad de carga de las imgenes: nmero de imgenes por unidad de tiempo de vdeo, para viejas cmaras mecnicas cargas de seis a ocho imgenes por segundo (fps) o 120 imgenes por segundo o ms para las nuevas cmaras profesionales. Los estndares PAL y SECAM especican 25 fps, mientras que NTSC especica 29,97 fps. El cine es ms lento con una velocidad de 24 fps, lo que complica un poco el proceso de transferir una pelcula de cine a vdeo. Para lograr la ilusin de una imagen en movimiento, la velocidad mnimo de carga de las imgenes es de unas quince imgenes por segundo. Entrelazado El video puede ser entrelazado o progresivo. El entrelazado fue inventado como un mtodo de lograr una buena calidad visual dentro de las limitaciones de un estrecho ancho de banda. Las lneas entrelazadas de cada imagen estn numeradas consecutivamente y divididas en dos campos: el campo impares (campo superior), que consiste en las

lneas de los nmeros impares y el campo pares (casilla inferior), que consiste en las lneas de los nmeros pares. NTSC, PAL y SECAM son formatos entrelazados. Las especicaciones abreviadas de la resolucin de video a menudo incluyen una i para indicar entrelazado. Por ejemplo, el formato de video PAL es a menudo especicado como 576i50, donde 576 indica la lnea vertical de resolucin, i indica entrelazado, y el 50 indica 50 campos ( la mitad de imgenes) por segundo. En los sistemas de barrido progresivo, en cada perodo de refresco se actualizan todas las lneas de exploracin. El resultado es una mayor percepcin de la resolucin y la falta de varios artefactos que pueden formar parte de una imagen estacionaria aparentemente en movimiento o que parpadea. Un procedimiento conocido como desentrelazado puede ser utilizado para transformar el ujo entrelazado, como el analgico, el de DVD, o satlite, para ser procesado por los dispositivos de barrido progresivo, como el que se establece en los televisores TFT, los proyectores y los paneles de plasma. El desentrelazado no puede, sin embargo, producir una calidad de video equivalente al material de barrido progresivo real. Resolucin de video El tamao de una imagen de video se mide en pxeles para video digital, o en lneas de barrido horizontal y vertical para video analgico. En el dominio digital, (por ejemplo DVD) la televisin de denicin estndar (SDTV) se especica como 720/704/640 x 480i60 para NTSC y 768/720 x 576i50 para resolucin PAL o SECAM. Sin embargo, en el dominio analgico, el nmero de lneas de barrido sigue siendo constante (486 NTSC/576 PAL), mientras que el nmero de lneas horizontal vara de acuerdo con la medicin dela calidad de la seal: aproximadamente 320 pxeles por lnea para calidad VCR, 400 pxeles para las emisiones de televisin, y 720 pxeles para DVD. Se conserva la relacin de aspecto por falta de pxeles cuadrados. Espacio de color y bits por pxel El nombre del modelo del color describe la representacin de color de vdeo. El sistema YIQ se utiliz en la televisin NTSC. Sistema de discos Discos IDE. Son los orientados normalmente al consumo domstico. Existen dos tcnicas de acceso a estos discos. Son los modos PIO y los modos DMA. En los discos antiguos, el acceso a disco se hacia mediante tcnicas PIO (Program Input/ Output). Estos tipos de acceso, implican mucho trabajo a la CPU (constantemente interrogando a los puertos de comunicaciones con el disco), y poca velocidad de transferencia, ya que lo mximo que poda traerse la CPU es de dos en dos bytes

del disco por cada operacin PIO. Los modos PIO son de PIO 1 a PIO 4, siendo el ms rpido ste ltimo. Otras aplicaciones Modos DMA. Evidentemente el modo anterior queda obsoleto desde el momento en que las tecnologas de las placas madre y de los buses de las placas madre, permiten la tcnica del bus mastering. Esta tcnica consiste en que el dispositivo puede tomar el control del bus desconectando del bus a la CPU y durante esa fraccin de tiempo hacer llegar datos a la memoria del ordenador de una manera masiva. En ese momento el procesador est inoperativo, pero la velocidad de transferencia conseguida por la electrnica del disco y de la controladora supera con creces la parada de la CPU. Dispositivos ATA/ATAPI Windows XP habilita por defecto el modo DMA en la mayora de los dispositivos ATA/ ATAPI, pero para asegurar la estabilidad del sistema cuando encuentra un nmero grande de errores (ms de seis) durante la transferencia de datos, seleccionar el modo PIO. Dispositivos en modo DMA En dispositivos ATAPI, excepto DVD y CD-RW, Windows XP habilita por defecto el modo PIO en CD-ROM y dispositivos removibles como los magnetopticos. Podemos habilitar el DMA a travs del administrador de dispositivos. Windows XP habilita por defecto el DMA en ATAPI DVD y CD-RW/CD-R.