31/08/13

Com partir 0

Muoz,Mota,Aldana: noviembre 2010

Ms

Siguiente blog

Crear blog

Acceder

Muoz,Mota,Aldana
sbado, 27 de noviembre de 2010 Seguidores
Participar en este sitio
Google Friend Connect

Diferencia entre los tipos de Flip-Flop y Latch

Diferencia entre los tipos de flp-flop y latch
Latches y Flip-flops Los dos tipos de memoria comnmente utilizados en los circuitos de conmutacin son los latches y los flip-flops. Un latch es un elemento de memoria cuyas seales de entrada de excitacin controlan el estado del dispositivo. Un flip-flop difiere de un latch por el hecho de que tiene una seal de control llamada reloj. La seal de reloj emite una instruccin al flipflop permitindole cambiar de estado de acuerdo con las seales de entrada de excitacin. En los latches y los flip-flops, el siguiente estado queda determinado por las entradas de excitacin. Un latch cambia de estado de inmediato, segn sus seales de excitacin de entrada, mientras que un flip-flop espera la seal de su reloj antes de cambiar de estado.

Todava no hay miembros. S el primero!

Ya eres miembro? Iniciar sesin

Archivo del blog

2010 (17) diciembre (2) noviembre (8) Diferencia entre los tipos de Flip-Flop y Latch contador sincrono (Mota ) Exposicion Practica 7

Latch SR El ms simple latch lgico es el SR, donde R y S permanecen en estado 'reset' y 'set'. El latch es construido mediante la interconexin retroalimentada de puertas lgicas NOR, o bien de puertas lgicas NAND. El funcionamiento del latch es el siguiente: La entrada R activa (1) realiza un RESET del latch (pone la salida a 0). La entrada S activa (1) realiza un SET del latch (pone la salida a 1 ). Si las entradas estn desactivadas (R=0 y S=0) la salida del latch no cambia Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente

Practica #6 multiplexores Memorias practica #5 practica#2 de digitaless octubre (5) septiembre (1) agosto (1)

Datos personales

Muoz,Mota,Aldana Ver todo mi perfil

mumoaldigitales1.blogspot.com/2010_11_01_archive.html

1/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

Fig. 1 Smbolo y diagrama lgico del latch R-S

Entradas de excitacin

Estado actual

Estado siguiente

S 0 0 1 1

R 0 1 0 1

Q* Ningn cambio

0 1

1 0

0 Reset 1 Set X No permitido

Latch R-S con entrada de habilitacin El diagrama lgico de un latch con entrada de habilitacin se muestra en la Figura 2. Las entradas S y R controlan el estado al que va a cambiar el latch cuando se aplica un 1 en la entrada de habitacin (E, enable). El latch no cambiar de estado hasta que la entrada E est a nivel alto. Esta tercera entrada (E) permite habilitar o inhibir las acciones del resto de entradas.

Fig. 2. Diagrama y tabla caracterstica del latch R-S

Latch D con entrada de habilitacin Existe otro tipo de latch con entrada de habilitacin que se denomina
mumoaldigitales1.blogspot.com/2010_11_01_archive.html 2/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

latch D. Se diferencia del latch S-R en que slo tiene una entrada (D), adems de la de habilitacin (E). Cuando la habilitacin (E) est activa la salida Q toma el valor de la entrada D, y cuando est desactiva, la salida permanece en su estado anterior. Este dispositivo tambin es conocido como bscula D transparente y se emplea para almacenar un bit de informacin.

Fig. 3. Diagrama y tabla caracterstica del latch D

Flip-Flop

El flip-flop es un circuito lgico biestable, es decir posee dos estados estables, denominados SET (1 o activacin) y RESET (0 o desactivacin). Los flip-flops se implementan con puertas lgicas y son los bloques bsicos de construccin de contadores, registros y otros circuitos de control secuencial. Tambin se emplean en ciertos tipos de memorias. Flip-Flop maestro-esclavo Un flip-flop maestro-esclavo se construye con dos FF, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La informacin de entrada es transmitida hacia el FF maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro. El comportamiento del flip-flop maestro-esclavo hace que los cambios de estado coincidan con la transicin del flanco negativo del pulso.

Flip-Flop disparado por flanco Otro tipo de FF que sincroniza el cambio de estado durante la transicin del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral especfico, las entradas son aseguradas y el FF no se ve afectado por cambios adicionales en las entradas
mumoaldigitales1.blogspot.com/2010_11_01_archive.html 3/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso. Algunos FF cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los primeros se denominaran Flip flop disparados por flanco positivo y los segundos Flip flops disparados por flanco negativo. La distincin entre unos y otros se indicar con la presencia o ausencia de una negacin en la entrada de reloj como se muestra en la figura 5.

Fig. 5. Flip-Flop disparado por flanco

Flip Flop tipo S-R La operacin del FF S-R disparado por flanco es similar a la operacin analizada anteriormente, el cambio de estado se efecta en el flanco ascendente del pulso de reloj. El estado S=R=1 sigue siendo un estado prohibido. La tabla resume el comportamiento del FF tipo S-R disparado por flanco positivo.

Fig. 6. Tabla caracterstica y diagrama de tiempos del Flip-Flop S-R

Flip Flop tipo J K La operacin de un FF tipo J K es muy similar a la de un FF S-R. La entrada J es la equivalente a la entrada S de un flip-flop R-S y la entrada K, al equivalente a la entrada R. La nica diferencia es que no tiene un estado invalido. Para la condicin J=K=1 el FF complementa el estado presente. La tabla caracterstica de la tabla 7 resume el comportamiento del FF tipo J K disparado por flanco positivo.

mumoaldigitales1.blogspot.com/2010_11_01_archive.html

4/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

Fig. 7. Tabla caracterstica del FF Jk

Flip Flop tipo D Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flipflop tipo D se igualar a la entrada en el instante en el que se produzca el flanco ascendente o descendente de la seal de reloj (CLK).

Fig. 8. Tabla caracterstica del FF tipo D

Flip Flop tipo T Solo posee una entrada adems de la del reloj. Se le denomina trigger o toggle, disparador o alternancia". La funcin de este dispositivo consiste en cambiar (alternar) su estado con cada transicin en sentido negativo de su seal de entrada de exitacin. Si hay un 0 en la entrada T, cuando se aplica el pulso de reloj la salida mantiene el valor del estado presente. Si hay un 1 se complementa

mumoaldigitales1.blogspot.com/2010_11_01_archive.html

5/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

Fig. 9. Tabla caracterstica del FF tipo T

En general

Los circuitos latch se utilizan principalmente en situaciones en las que los datos se capturan desde lineas de seal y se guardan. El latch SR simple captura pulsos aleatorios en sus entradas S y R, pues cada pulso establece o reestablece el estado del latch. Los latches SR y D con compuertas cambian de estado solo durante los instantes en que est habilitado el latch. Por tanto los latches se utilizan para capturar datos que llegan y se estabilizan antes del final de un pulso de activacin. Los flip-flops se utilizan principalmente para diseos de circuitos secuenciales en donde todos los cambios de estado deben sincronizarse con las transiciones de una seal de reloj. La mayor parte de estos circuitos utilizan flip-flops JK o D, segn cual de ellos necesite el menor numero de compuertas para obtener las entradas de excitacin para el diseo dado. Los flip-flop SR se utilizan poco, ya que los flip-flops JK proporcionan los mismos modos de operacin y aaden el modo de alternancia, lo que elimina el problema de evitar la condicin S = R = 1. los flip-flops T se utilizan principalmente en el diseo de contadores.

Analisis y diseo de circuitos lgicos digitales, Victor P. Nelson http://es.wikipedia.org/wiki/Latch http://www.unerg.edu.ve/index.php?option=com_docman&task=doc_view&gid=272 http://proyectoselectronics.blogspot.com/2008/07/latches-teoria-y-practica.html http://gr upos.emagister .com/documento/r egistr os_de_desplazamiento_y_contador es/2382-192917

Publicado por Muoz,Mota,Aldana en 19:10

Recomendar esto en Google

2 comentarios:

viernes, 26 de noviembre de 2010

contador sincrono (Mota )

Contador
mumoaldigitales1.blogspot.com/2010_11_01_archive.html 6/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

Un contador es un circuito secuencial construido a partir de puertas lgicas capaz de realizar el cmputo de los impulsos que recibe en la entrada destinada a tal efecto, almacenar datos o actuar como divisor de frecuencia. El cmputo se realiza en un cdigo binario. Clasificacin de los contadores -Segn la forma en que conmutan. -Segn el sentido de la cuenta, se distinguen en ascendentes, descendentes (UP-DOWN).

-Segn la cantidad de nmeros que pueden contar, se puede hablar de contadores binarios

Contador sincrono Esto se refiere a los eventos que tienen una relacion temporal fija entre si , esto quiere decir que todos los flip-flops del contador reciben en el mismo instante la seal del reloj.

Contador binario sincrono de 2 bits En CLK1, Qo=1 y Q1=0 esto corresponde al estado binario 1, cuando se produce el flanco de CLK2, FF0 y Qo se pone a nivel bajo puesto que el FF1 tiene un nivel alto en sus entradas J1 Y K1 durante el flanco de disparo del impulso de reloj , el FF Q1 pasa a un nivel alto. Despus en CLK2, Qo=0 Y Q1=1 esto corresponde al estado binario 2, cuando CLK3 el estado SET (Qo=1) y FF1 permanece en estado SET (Q1=1), ya que sus entradas J1 Y K1 estn ambas a nivel bajo (Qo=0). Tras este flanco de disparo, Qo=1 y Q1=1 esto corresponde al estado binario 3.

Aunque los retardos son un factor importante en el funcionamiento de un contador sncrono se suele omitir para simplificar los diagramas de tiempos , si no se muestran los pequeos retardos y las diferencias de temporizacin se puede conseguir relacionar mejor las seales resultantes de un circuito lgico.

Contador sncrono binario de 3 bits Qo cambia en cada impulso de reloj a medida que el contador avanza desde su estado original hasta el estado final. Q1 pasa al estado contrario cada vez que Qo est a 1 esto se produce en CLK2,CLK6, el impulso en CLK8 hace que el contador inicie un nuevo ciclo, para conseguir este modo de operacin se conecta Qo a las entradas J1 y K1 de FF1. Cuando Qo est a 1 se produce un impulso de reloj, FF1 cambia de estado, el
mumoaldigitales1.blogspot.com/2010_11_01_archive.html 7/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

resto de las veces cuando Qo es 0, FF1 est en modo de no cambio, quedando en su estado actual. Q2 cambiara de estado, debe cumplirse la nica condicin de que tanto Qo como Q1 estn a nivel alto, esta condicin se detecta mediante la puerta AND cuya salida se aplica a las entradas J1 y K1 de FF2, siempre que Qo y Q1 estn en nivel alto la salida de la puerta AND hace que las entradas J1 Y K1 de FF2 se pongan a novel alto.

Contador sncrono binario de 4 bits Este contador se implementa son flip-flops disparados por flanco negativo, para controlar las entradas J y K de los tres FF es el mismo que el del contador de 3 bits , la cuarta etapa FF3 varia solo dos veces en la secuencia.

Qo, Q1, Q2 estn a nivel alto esta condicin se decodifica mediante la puerta AND G2 de forma que cuando se produce un impulso de reloj FF3 cambia de estado, en los dems casos las entradas J3 y K3 de FF3 estn a nivel bajo y produce la condicin de no cambio.

Circuito integrado contador binario sncrono de 4 bits El 74HC13 es un ejemplo de un circuito integrado contador binario sncrono de 4 bits, el simbolo logico se muestra en la siguiente figura.

El contador puede reinicializarse de forma sncrona en cualquier numero binario de 4 bits, cuando se aplica un nivel bajo a la entrada LOAD el contador asumir el estado de las entradas de datos en el siguiente impulso de reloj , hay una entrada de borrado activa a nivel bajo (CLR) que pone a cero de forma sncrona los 4 FF del contador , tiene dos entradas de habilitacin ENP y ENT , estas entradas debe estar a nivel alto. El contador de dcadas de BCD sncrono
mumoaldigitales1.blogspot.com/2010_11_01_archive.html 8/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

Sncrono el 74HC160 tiene las mismas entradas y salidas que el contador binario 74HC13 pero inicializando con cualquier numero BCD utilizando las entradas de dato con las entrada LOAD a nivel bajo y un CLR pone en estado de RESET.

Contador sncrono ascendente/descendente Un contador ascendente/descendente es aquel capaz de progresar en cualquier direccin a lo largo de una cierta secuencia, tambin se le denomina contador bidireccional puede tener cualquier secuencia de estados especificada, un contador binario de 3 bits que avanza en modo ascendente a travs de la secuencia (0,1,2,3,4,5,6,7) y que luego puede invertirse para recorrer la secuencia en sentido contrario (7,6,5,4,3,2,1,0). Diseo de un contador sincrono 1- Diagrama de estados : Se describe el contador mediante un diagrama de estado que muestra la progresion de estados por los que el contador avanza cuando se aplica una seal de reloj.

2- Tabla del estado siguiente: Se obtiene una tabla del estado siguiente que enumera cada estado del contador junto con el correspondiente estado siguiente, el estado siguiente es el estado al que el contador pasa desde su estado actual, al aplicar un impulso reloj. 3- Tabla de transiciones de los FF: Se enumeran todas las posibles transiciones de salida, para cada transicin de salida se indican las entradas J y K que dan lugar a la transicin la X indican condiciones indiferentes (la entrada puede ser un 1 o 0) -Transicin 0=> 0 el estado presente del flip-flops es cero y debe permanecer en cero cuando se aplica una entrada de reloj, , esto sucede cuando J=K=0 ( condicin de no cambio), o cuando J=0 y K = 1 (condicin de borrado). De este modo J tiene que ser 0, pero K puede tener cualquier nivel. -Transicin 0 =>1 este estado presente es 0 y cambia a 1, esto pasa cuando J=1 y K= 0 ( condicin de establecimiento) o cuando J =K = 1 (condicin de cambio de estado). - Transicin de 1=>0, el estado presente es 1 y debe cambar a 0. esto puede ocurrir cuando J = 0 y K = 1 o J=K=1. -Transicin 1=>1, el estado presente es 1 y permanecer en 1. esto ocurre cuando J=K=0 o J=1 y K = 0 as, K debe ser cero mientras J puede estar en cualquiera de estos niveles. 4- Mapas de Karnaugh:
mumoaldigitales1.blogspot.com/2010_11_01_archive.html 9/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

J=Q(N+1)

K=Q(N+1)'

5- Expresiones lgicas para las entradas de los FF: Se obtienen de los mapas de Karnaugh las siguientes expresiones para las entradas J y K de cada FF. J=Q(N+1) y K=Q(N+1)'

Publicado por Muoz,Mota,Aldana en 20:19

Recomendar esto en Google

No hay comentarios:

Exposicion

Registros de Desplazamiento
Introduccin

Los registros estn formados por un conjunto de flip-flops los cuales permiten almacenar y transferir datos dentro de un sistema digital, los registros no tienen una secuencia de estados especificas en comparacin con un contador, solo en aplicaciones muy especializadas. Un registro se utiliza para solo para almacenas y desplazar datos 1s y 0s. Registro Circuito digital con dos funciones bsicas: almacenamiento de datos y movimiento de datos. La capacidad de almacenamiento de un registro le convierte en un dispositivo de memoria.

mumoaldigitales1.blogspot.com/2010_11_01_archive.html

10/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

Registro de desplazamiento La capacidad de almacenamiento de un registro es el numero total de bits de un dato digital que puede contener. Cada etapa de un registro de desplazamiento representa un bit de su capacidad de almacenamiento, por lo tanto el numero de etapas de un registro determina su capacidad de almacenamiento, es decir el numero de etapas de un registro determina su capacidad de almacenamiento.

Los registros con entradas y salidas series aceptan datos en serie, es decir, un bit cada vez por una nica lnea donde la salida tambin es entregada a la salida en forma de serie. En la siguiente figura se muestra un dispositivo de 4 bits implementado con flip-flops D. con cuatro etapas el cual puede almacenar hasta cuatro bits de datos.

Se introducen cuatro bits, 1010 con cuatro etapas de flip-flop D

Obtener los estados del registro de 5 bits de la siguiente figura para

mumoaldigitales1.blogspot.com/2010_11_01_archive.html 11/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

las seales de entrada de datos 11010.

Registro de desplazamiento con entrada serie/salda paralelo Registro de desplazamiento con entrada paralelo/salido serie En este tipo de registro los bits de datos se introducen en serie empezando con el bit que este mas a la derecha. Una vez que los datos se han almacenado, cada bit se representa en su respectiva lnea de salida, estando disponibles todos los bits simultneamente.

Determina los estados del registro de 4 bits para la seal de entrada de datos y de reloj de la siguiente figura, inicialmente el registro es todos unos. Solucin. Despus de cuatro impulsos de reloj, el registro esta en el estado 0110

Registro de desplazamiento con entrada paralelo/salido serie

mumoaldigitales1.blogspot.com/2010_11_01_archive.html

12/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

En

un registro con entrada de datos paralelo, los bits se

introducen en sus respectivas etapas a travs de lneas paralelo, en la salida se obtienen los datos en serie.

En la siguiente figura se muestra un registro de 4 bits. Tiene cuatro entradas y una entrada SHIFT/LOAD (desplazamiento/carga), que permite cargar en paralelo los cuatro bits de datos en el registro. Cuando esta entrada esta a nivel bajo las entradas G1 a G3 se activan permitiendo que cada bit sea aplicada a la entrada D de su respectivo flip-flop. Cuando la entrada SHIFT/LOAD esta a nivel alto, las puertas G4 a G6 se activan permitiendo que los bits se desplacen hacia la derecha, pasando de una etapa a la siguiente. Las puertas OR permiten el desplazamiento normal o la introduccin de datos en paralelo.

Determinar la forma de onda de la salida de datos de un registro de 4 bits 1010, para las formas de onda de entrada paralelo de datos, de reloj y SHIFT/LOAD de la siguiente figura.

Registro de paralelo

desplazamiento

con

entrada/salida

El registro de entrada y salida paralelo aplica ambos mtodos. Inmediatamente despus de introducir simultneamente
mumoaldigitales1.blogspot.com/2010_11_01_archive.html 13/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

todos los bits de datos, estos aparecen en paralelo en las salidas paralelo.

Registro de desplazamiento bidireccionales Bibliografa Es aquel en que los datos se pueden desplazar a izquierda o a derecha. Se pueden utilizan puertas lgicas que permitan la transferencia de un bit de datos de una etapa a la siguiente de la izquierda o de la derecha dependiendo del nivel de una lnea de control.

Registro bidireccional Un nivel alto en la entrada de control RIGHT/LEFT permitir a los bits de datos que estn dentro del registro desplazarse hacia la derecha y un nivel bajo hace que de desplacen a la izquierda.

Determinar el estado del registro de desplazamiento despus de cada impulso de reloj para la forma de onda de la entrada de control RIGHT/LEFT

mumoaldigitales1.blogspot.com/2010_11_01_archive.html

14/15

31/08/13

Muoz,Mota,Aldana: noviembre 2010

Publicado por Muoz,Mota,Aldana en 00:44

Recomendar esto en Google

No hay comentarios:

Entradas ms recientes
Suscribirse a: Entradas (Atom)

Pgina principal

Entradas antiguas

Plantilla Travel. Imgenes de plantillas de enot-poloskun. Con la tecnologa de Blogger.

mumoaldigitales1.blogspot.com/2010_11_01_archive.html

15/15