Logi a Proposi ional, Algebra

de Boole e Cir uitos
Logi os

Nelma Moreira
Departamento de Ci^
en ia de Computadores
Fa uldade de Ci^
en ias, Universidade do Porto
email:

fnamgn .up.pt

Revis~
ao: Novembro 2000

Departamento de Ci^en ia de Computadores da FCUP


1 L
ogi a Proposi ional e Algebra
de Boole
A logi a proposi ional remonta a Aristoteles, e teve omo obje tivo modelizar o ra io nio
humano. Partindo de frases de larativas (proposi ~oes), que podem ser verdadeiras ou falsas,
estuda-se o pro esso de onstru ~ao e a vera idade de outras proposi ~oes usando one tivas
omo ou ( _ ), e ( ^ ), n~ao (:), se. . . ent~ao. . . .
Por exemplo,
Os gatos s~ao mamferos e O Porto e uma idade

e uma onjun ~ao de proposi ~oes verdadeiras, e portanto e uma proposi ~ao verdadeira.
George Boole (1815-1864) sistematizou a logi a proposi ional omo uma algebra.
Na logi a proposi ional asso ia-se a ada proposi ~ao um valor logi o: ou verdade (1) ou
falso (0). Cada proposi ~ao e representada por uma variavel (proposi ional): A; B; : : :.
Se A e B s~ao proposi ~oes a express~ao logi a A ^ B e uma proposi ~ao verdadeira se A e B
o forem, e e uma proposi ~ao falsa, aso ontrario; A _ B e uma proposi ~ao verdadeira se
A ou B o forem, e falsa, aso ontrario;:A e uma proposi ~ao verdadeira se A for falsa, e
falsa se A for verdadeira.
Formalizando temos:

Deni ~ao 1 Dados os operadores ^, _ e : e variaveis proposi ionais A; B; : : :, uma

express~ao da logi a proposi ional E; F; : : : e denida indutivamente por:
(i) uma variavel e uma express~ao logi a;
(ii) os valores logi os 0 ou 1 s~ao express~oes logi as;

^ F;
se E e F s~ao express~oes logi as a sua disjun ~ao (ou) e uma express~ao logi a, E _ F ;
se E e uma express~ao logi a a sua nega ~ao (n~ao) e uma express~ao logi a, E ou :E ;

(iii) se E e F s~ao express~oes logi as a sua onjun ~ao (e) e uma express~ao logi a, E
(iv)
(v)

Para evitar o uso de par^entesis sup~oe-se que o operador : tem maior pre ed^en ia que o
operador ^, e este maior pre ed^en ia que operador _. Assim, a express~ao ::A _ B
orresponde a (:(:A)) _ B ou a A _ B , e :A ^ B _ C orresponde a (A ^ B ) _ C .

Departamento de Ci^en ia de Computadores da FCUP

1.1 Tabelas de Verdade

1.1 Tabelas de Verdade

Uma vez que uma variavel proposi ional so pode tomar o valor 1 ou o valor 0, os valores
possveis duma express~ao logi a podem ser obtidos ombinando os valores possveis das
variaveis que apare em nessa express~ao. Para tal onstroem-se as hamadas tabelas de
verdade, sendo apenas ne essario saber ini ialmente quais os possveis valores resultantes
das opera ~oes basi as: onjun ~ao ^ , disjun ~ao _ e nega ~ao :.
As tabelas de verdade asso iadas aos operadores
A
0
0
1
1

B A^ B
0
0
1
0
0
0
1
1

A
0
0
1
1

B A_B
0
0
1
1
0
1
1
1

^ , _ e : s~ao as seguintes:

:A

A
0
1

1
0

Diz-se que duas express~oes logi as s~ao iguais se assumirem os mesmos valores para uma
mesma atribui ~ao de valores as variaveis.
Sendo S um onjunto das variaveis proposi ionais, o tuplo (f0; 1g [ S; _ ; ^ ) forma uma
algebra que e designada por algebra de Boole isto e, os operadores veri am as seguintes
propriedades (axiomas):

Comutatividade
A
A

_B
^B

= B
= B

_A
^A

Identidade
A
A

_
^

0 = 0
1 = 1

_ A=A
^ A=A

Distributividade
A
A

_ (B ^ C )
^ (B _ C )

= (A
= (A

_ B ) ^ (A _ C )
^ B ) _ (A ^ C )

Departamento de Ci^en ia de Computadores da FCUP

1.1 Tabelas de Verdade

Exist^en ia de Inversos
A
A

_ A
^ A

= 1
= 0

e ^
(e os respe tivos elementos neutros 0 e 1) s~ao duais, isto e, as propriedades validas para
um s~ao validas para o outro, se se substituir os elementos neutros.

Prin pio da dualidade: Das propriedades anteriores resulta que os operadores

Usando as propriedades anteriores podem-se ainda deduzir as seguintes propriedades (teoremas):

Asso iatividade
A
A

_ (B _ C )
^ (B ^ C )

= (A
= (A

_ B) _ C
^ B) ^ C

Elementos absorventes
A
A

_
^

A
A

_A
^A

1 = 1
0 = 0

Idempot^en ia
= A
= A

Complementos
0 = 1
1 = 0
A = A

Absor ~ao
A
A

_ (A ^ B )
^ (A _ B )

= A
= A

Departamento de Ci^en ia de Computadores da FCUP

1.1 Tabelas de Verdade

Leis de DeMorgan
A
A

_B
^B

=
=

A
A

^ B
_ B

Para a demonstra ~ao destas propriedades podemos, alternativamente, onstruir tabelas de

verdade. Para ada igualdade, basta veri ar que para os mesmos valores das variaveis, os
valores logi os das express~oes logi as que formam ada membro da igualdade, s~ao iguais.
Por exemplo, a vera idade da lei de DeMorgan para a disjun ~ao pode ser veri ada pela
seguinte tabela:
A
0
0
1
1

B A_ B
0
0
1
1
0
1
1
1

_ B A B A ^ B
1
0
0
0

1
1
0
0

1
0
1
0

1
0
0
0

A quarta oluna e id^enti a a setima on luindo-se assim que as express~oes logi as orrespondentes s~ao equivalentes1 .

Exer  io 1.1 Usando tabelas de verdade verique a vera idade das restantes propriedades

enun iadas anteriormente.

Considerando a propriedade asso iativa dos operadores

express~oes logi as seguintes sem par^entesis:

^ e _, podemos onsiderar as

^ A ^ : : : ^ An
A _ A _ : : : _ An
A1

Em parti ular podemos representar as express~oes anteriores onsiderando apenas um operador n-ario da forma ^ (A1 ; A2 ; : : : ; An ) e _ (A1 ; A2 ; : : : ; An ), respe tivamente.

Exer  io 1.2 Como seriam as tabelas de verdade dos operadores

_ (A1 ; A2; : : : ; An)?
1 Porque

^ (A ; A ; : : : ; An) e
1

tem o mesmo valor logi o para a mesma es olha de valores das variaveis

Departamento de Ci^en ia de Computadores da FCUP

1.2 Outros Operadores Logi os

1.2 Outros Operadores Logi os

Habitualmente denem-se outras opera ~oes logi as que se podem exprimir em termos das
opera ~oes onjun ~ao, disjun ~ao ou nega ~ao. Por exemplo,
Designa ~ao
Impli a ~ao
Equival^en ia
Ou Ex lusivo
N~ao-e
N~ao-ou

Opera ~ao Express~ao equivalente

A!B
A$B
A__ B
A ^~ B
A _~ B

:A _ B
(:A _ B ) ^ (A _ :B )
(A ^ :B ) _ (:A ^ B )
:(A ^ B )
:(A _ B )

Exer  io 1.3 Es reva tabelas de verdade para ada uma das opera ~oes denidas na tabela

anterior.

Exer  io 1.4 Es reva tabelas de verdade para as express~oes seguintes:

a) (A ! B ) $ (:A
b)
)

_ B)
A ! (B ! (C _ :A)
(A _ B ) ! (A ^ B )

Dizemos que um onjunto de operadores e ompleto se om eles se pode exprimir as

opera ~oes onjun ~ao, disjun ~ao e nega ~ao. Por exemplo, o operador N~ao-e (normalmente
designado por NAND) forma um onjunto ompleto:

A
A

^ B
_ B
(: A)

~ B ) ^~ 1)
= ((A ^
~ 1) ^~ (B ^
~ 1))
= ((A ^
~ 1)
= (A ^

Exer  io 1.5 Mostre que f _~ g, f _ ; :g e f!; :g formam onjuntos ompletos de operadores.

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

1.3 Fun ~oes Booleanas

Seja BOOL = f0; 1g. Uma fun ~ao booleana n-aria ( om n argumentos) e uma fun ~ao
de BOOLn em BOOL. Obviamente as tabelas de verdade denem fun ~oes booleanas e,
portanto, a ada express~ao logi a pode-se asso iar uma fun ~ao booleana. Em parti ular,
os valores logi os orrespondem a fun ~oes de aridade 0, a onjun ~ao e disjun ~ao a fun ~oes
de aridade 2, a nega ~ao a uma fun ~ao de aridade 1, et . . .
Dado que as fun ~oes booleanas est~ao denidas em onjuntos nitos, existe apenas um
numero nito de fun ~oes booleanas para ada aridade n. Por exemplo, as fun ~oes booleanas
de aridade 1 s~ao:
A f(A)
0
0
1
0

A f(A)
0
1
1
0

A f(A)
0
0
1
1

A f(A)
0
1
1
1

Exer  io 1.6 Existem 16 fun o~es booleanas de aridade 2. Construa as tabelas de verdade
orrespondentes. E quantas fun ~oes existem de aridade n, para n > 0?
Uma fun ~ao booleana de aridade n pode-se representar na forma

f (A1 ; : : : ; An ) = E
onde Ai s~ao variaveis proposi ionais (ou booleanas) e E e uma express~ao logi a envolvendo
Ai , 1  i  n.
Por exemplo, f (A; B ) = A ^ B e a fun ~ao denida pela tabela de verdade para a
onjun ~ao. Uma tabela de verdade para uma fun ~ao booleana de aridade n tem 2n linhas,
uma para ada sequ^en ia de n 0's e 1's que representam as possveis atribui ~oes de valores
as n variaveis.
Por outro lado, dada uma fun ~ao booleana denida por uma tabela de verdade podemos
pretender obter uma express~ao logi a a que orresponde a mesma tabela de verdade. Geralmente existe uma innidade de express~oes logi as que se podem onstruir. No entanto,
habitualmente pretendemos restringirmo-nos a um onjunto de operadores e pretendemos
obter uma express~ao logi a que seja, num determinado sentido, a mais \simples". A resolu ~ao deste problema e essen ial para o desenho de ir uitos logi os.

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

A ideia basi a e onsiderar uma express~ao logi a

m1

_ m _ : : : _ mk
2

onde ada mi orresponde a uma das linhas da tabela de verdade para as quais o valor da
fun ~ao booleana e 1.
Denomina-se por literal uma express~ao logi a que e uma variavel A ou a nega ~ao duma
variavel A. Uma express~ao logi a esta em forma normal disjuntiva se for a disjun ~ao de
onjun ~oes de literais, isto e, e da forma
n
m ^
_
i

i=1 j =1

Aij

onde Aij s~ao literais.

Por exemplo,

_ (B ^ D ^ C ) _ (B ^ C )

e uma express~ao logi a em forma normal disjuntiva.

Usando as propriedades booleanas podemos demonstrar que qualquer express~ao logi a e
equivalente a uma forma normal disjuntiva. Analogamente, pelo prin pio da dualidade,
dene-se forma normal onjuntiva.

Teorema 1 Sendo f uma qualquer fun ~ao booleana om n argumentos, n  1, e A1 ; : : : ; An

variaveis proposi ional, existe uma express~ao logi a E em forma normal disjuntiva tal que
f (A1 ; : : : ; An ) = E
Dem. Se o valor de f for 0 para todos os valores dos argumentos ent~ao E e A1

^ A .
1

Sen~ao, para ada es olha de valores dos argumentos, que designaremos por  e que
orresponde a uma linha na tabela de verdade de f , onstroi-se a express~ao

E = A1
onde:

Ai =

8
< Ai
: Ai

^ A : : : ^ An
2

se o valor de Ai para essa es olha (linha) e 1

se o valor de Ai para essa es olha (linha) e 0

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

10

Note que o valor logi o de E , para a atribui ~ao de valores as variaveis na linha  e
1 (verique!). Assim, para obter a express~ao logi a E basta onsiderar a disjun ~ao
das express~oes E tal que f ((A1 ); : : : ; (An)) = 1, onde (Ai ) indi a o valor de Ai
para a es olha (linha) . Temos

E=

f ((A1 );:::;(An ))=1

Considere-se a fun ~ao booleana (A; B; C ) denida pela seguinte tabela de verdade:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C (A,B,C)
0
0
0
1
0
0
1
1
0
0
1
1
1
0
1
1

Apli ando o teorema on lu-se que (A; B; C ) orresponde a express~ao logi a:

(A

^ B ^ C ) _ (A ^ B ^ C ) _ (A ^ B ^ C ) _ (A ^ B ^ C )

Dada a analogia entre a multipli a ~ao e adi ~ao aritmeti as e a onjun ~ao e a disjun ~ao
logi as, ao es rever express~oes logi as substitui-se o ^ por
(que normalmente e omitido)
e _ por +. No aso anterior vem:

 + AB C + ABC
ABC
+ ABC
Por este motivo, tambem se designa a forma normal disjuntiva por soma de produtos.
Claro, que existem outras express~oes logi as equivalentes a anterior e possivelmente mais
simples. Para a onstru ~ao de ir uitos logi os, interessa, obter express~oes o mais simples
possveis, por ausa da omplexidade do ir uito e do numero de portas (operadores) envolvidas. Por exemplo, usando as propriedades booleanas, pode-se on luir que (A; B; C ) =
BC + AC + AB (verique!).

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

11

Exer  io 1.7 Construa uma express~ao logi a para ada uma das fun ~oes booleanas s, a
e b denidas pelas seguintes tabelas de verdade:
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C s(A,B,C)
0
0
1
1
0
1
0
1
0
1
0
1
0
0
1
1

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

a
0
1
0
0
1
1
1
1

b
1
1
1
0
0
0
0
0

Tente simpli ar as express~oes obtidas!

1.3.1 Minterms
Um produto em que todas as variaveis apare em exa tamente uma vez, negadas ou n~ao,
designa-se por minterm e orresponde exa tamente a uma ombina ~ao das variaveis na
tabela de verdade. Assim existem exa tamente, 2n minterm (mi ) para n variaveis booleanas.
 , AB e AB . A express~ao logi a equivalente a uma
Para duas variaveis A e B temos AB ,AB
tabela de verdade obtida pelo metodo do teorema 1 e uma soma de produtos em que todos
os produtos s~ao minterm, denomina-se por soma de minterms.
Para n = 2 temos
A
0
0
1
1

B Minterm m0 m1 m2 m3
0
AB
1
0
0
0

1
AB
0
1
0
0

0
AB
0
0
1
0
1
AB
0
0
0
1

Para n = 3 temos a seguinte tabela:

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

12

C Minterm m0 m1 m2 m3 m4 m5 m6 m7
0
AB C
1
0
0
0
0
0
0
0

1
ABC
0
1
0
0
0
0
0
0


0
AB C
0
0
1
0
0
0
0
0

1
ABC
0
0
0
1
0
0
0
0
0
AB C
0
0
0
0
1
0
0
0

1
ABC
0
0
0
0
0
1
0
0

0
AB C
0
0
0
0
0
0
1
0
1
ABC
0
0
0
0
0
0
0
1

Para a fun ~ao, denida a ima vem (A; B; C ) = m3 + m5 + m6 + m7 .

Exer  io 1.8 Es reva a tabela de minterms para n = 2.

Pelo prin ipio da dualidade, dene-se maxterm, produto de somas e produto de maxterms.

Exer  io 1.9 Enun ie e demonstre um teorema dual do Teorema 1 para formas normais

onjuntivas.

 , es reva uma soma de minterms equivExer  io 1.10 Para f (A; B; C ) = (A + B ) + AC

alente.

1.3.2 Simpli a ~ao de fun ~oes booleanas e Mapas de Karnaugh

No aso de fun ~oes booleanas om no maximo seis variaveis existem metodos gra os para
obter uma soma de produtos equivalente e que e em geral mais simples do que a soma
de minterms, obtida pelo metodo do Teorema 1. S~ao os hamados Mapas de Karnaugh
([AU92 Captulo 12.6, [Dew93, Captulo 20 e [Gri99), que s~ao denidos em fun ~ao do
numero de variaveis da fun ~ao booleana.
Os mapas s~ao diagramas onstitudos por quadrados ada um orrespondendo a um minterm
da fun ~ao booleana representada. Nos diagramas dois minterms adja entes diferem apenas
no valor de um dos literais.
Vamos supor que a express~ao mais simples, omo soma de produtos, e a que tem um
numero mnimo de produtos e o menor numero de literais em ada produto. Para isso
 + AB = (A + A)B = B .
usam-se propriedades booleanas, omo AB

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

13

Duas variaveis Existem 4 minterms para uma fun ~ao booleana de duas variaveis. Ent~ao
o mapa e onstitudo 4 quadrados.

An B 0
1

0
AB AB
1
AB AB

m0 m1
m2 m3

Uma fun ~ao e representada es revendo um 1 nos quadrados orrespondentes a ada um

dos minterms da sua representa ~ao omo soma de minterms.
Para as fun ~oes f (A; B ) = A + B e g (A; B ) = AB temos os mapas:
f(A,B)=A+B
An B 0
1
0
1
1
1
1

g(A,B)=AB
An B 0
1
0
1
1

 + AB + AB . Agora o fa to de estarem

Na realidade a soma de minterms para A + B e AB
1's adja entes na oluna do B e na linha do A permitem que a express~ao seja simpli ada
para a forma A + B , isto e,
 + AB + AB = (AB
 + AB ) + (AB + AB ) = (A + A)B + A(B + B ) = B + A
AB

Tr^es variaveis Como vimos, existem 8 minterms para fun ~oes booleanas de 3 variavies.
Os mapas v~ao ter 8 quadrados. Note que a disposi ~ao dos mi n~ao segue a ordem numeri a,
a regra e que dois quadrados adja entes so diferem no valor de um literal.

A n BC

m0 m1 m3 m2
m4 m5 m7 m6

0
1

00
01
11
10







AB C ABC ABC AB C

AB C ABC
ABC AB C

A representa ~ao de f (A; B; C ) = m0 + m2 + m4 + m7  a

A n BC 00 01 11 10
0
1

1
1

O 1 para ABC esta isolado portanto tem de apare er no nal. Supondo que os mapas s~ao
 C esta a daja ente ao de AB C fazendo om que AC (B + B )=AC .
ir ulares, o 1 de AB
De igual modo, os 1's na primeira oluna levam a que C B (A + A) = C B , e portanto a
fun ~ao pode simpli ar para C B + AC + ABC .

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

14

Para estes mapas:





um quadrado orresponde a um minterm

um re t^angulo om dois quadrados adja entes um produto de 2 literais
um re t^angulo om 4 quadrados adja entes a um literal.

Claro que um mapa om tudo 1's representa 1.

Para fun ~ao (A; B; C ) = m3 + m5 + m6 + m7 o mapa e

A n BC 00 01 11 10
0
1

1
1

que simpli a, por exemplo para, (A; B; C ) = AB + AC + BC

Para f (A; B; C ) = m3 + m4 + m6 + m7 o mapa e

A n BC 00 01 11 10
0
1

1
1

que simpli a para f (A; B; C ) = BC + AC

Exer  io 1.11 Usando este metodo simplique:

a) f (A; B; C ) = m0 + m2 + m4 + m6
) f (A; B; C ) = m0 + m2 + m4 + m5 + m6
b) f (A; B; C ) = m0 + m1 + m2 + m3

d) f (A; B; C ) = m1 + m2 + m3 + m6 + m7

Quatro variaveis Neste aso temos 16 minterms e portanto os mapas t^em 16 quadrados.
m0
m4
m12
m8

m1
m5
m13
m9

m3
m7
m15
m11

m2
m6
m14
m10

AD n BC
00
01
11
10

00
AD B C
 B C
AD
ADB C
AD B C

01

AD BC
 BC

AD

ADBC

AD BC

11
10

 C
ADBC
ADB

 C
ADBC
ADB
ADBC ADB C

 C
ADBC
ADB

Para a fun ~ao f (A; B; C; D) = m0 + m2 + m1 + m3 + m8 + m9 + m10 ,

Departamento de Ci^en ia de Computadores da FCUP

1.3 Fun ~oes Booleanas

15

AD n BC 00 01 11 10
00
01
11
10

Note que sup~oe que os diagramas s~ao toros (\donuts") em que as extremidades superior e
inferior e esquerda e direita est~ao ligadas.
 B C + ADB
 C + AD
 B C + ADB
 C = D
 C
Combinando os 1's nos quatro antos temos AD
 . Finalmente os dois primeiros 1's da ultima
Analogamente, os da primeira linha d~ao AD
linha podem ombinar om os dois prineiros da primeira linha
 + AD
 B C + AD
 BC
 =D
 B
AD B C + AD BC
 C + AD
 +D
 B
vem f (A; B; C; D) = D
As ombina ~oes de quadrados que se podem es olher para n = 4 s~ao:






um quadrado representa um minterm de 4 literais

um re t^angulo om 2 quadrados adja entes representa um produto de 3 literais
um re t^angulo om 4 quadrados adja entes representa um produto de 2 literais
um re t^angulo om 8 quadrados adja entes representa 1 literal

Resumindo, para simpli ar uma fun ~ao booleana dada pelo seu mapa de Karnaugh:
1. Come ar por ombinar os termos na tabela para os quais existe apenas uma possibilidade de simpli a ~ao.
2. Veri ar os quatro antos do mapa, que podem onter 1's adja entes
3. Tentar en ontrar o maior numero de 1's adja entes
4. Se houver uma es olha no modo de simpli ar, deve-se usar 1's que ainda n~ao tenham
sido usados para simpli ar

Exer  io 1.12 Simplique

Departamento de Ci^en ia de Computadores da FCUP

16
a) f (A; B; C; D) = m9 + m10 + m11 + m12 + m13
b) f (A; B; C; D) = m3 + m4 + +m5 + m7 + m9 + m13 + m14 + +m15

Este metodo torna-se imprati avel para fun ~oes om mais do que 6 variavies. O metodo
Quine-MaCluskey resolve o problema de minimiza ~ao de somas de produtos para qualquer
numero de literais.

2 Cir uitos L
ogi os
A logi a proposi ional pode ser usada para a implementa ~ao de ir uitos ele troni os,
que est~ao na base da onstru ~ao das prin ipais omponentes dum omputador ele troni o
digital. Nesses ir uitos usam-se dois nveis de voltagem para representar os valores binarios
0 e 1.
Os ir uitos s~ao onstitudos por portas que admitem uma ou varias entradas, ada uma
podendo assumir o valor 0 ou 1. Usualmente, t^em uma sada que e fun ~ao das entradas,
que pode ser tambem 0 ou 1. As portas usadas nos ir uitos dependem da te nologia (por
exemplo om transstores de algum tipo), mas orrespondem normalmente as opera ~oes
logi as ^ (e), _ (ou) e : (nao, inversor); ou ^~ (nao-e) ou _~ (nao-ou). As portas
s~ao ombinadas em ir uitos ligando-se (ele tri amente) as sadas de algumas portas as
entradas de outras. Um ir uito omo um todo pode ter varias entradas e varias sadas.

naoe

nao

ouexclusivo

ou

naoou

Figura 1: Smbolos para as portas

Dada uma express~ao logi a existe sempre um ir uito logi o que orresponda a mesma

Departamento de Ci^en ia de Computadores da FCUP

17
fun ~ao booleana.2
Nestes ir uitos, o valor de sada num dado instante depende ex lusivamente dos valores
de entradas. No entanto, existem ir uitos logi os que n~ao orrespondem dire tamente a
fun ~oes booleanas porque a sada duma porta pode estar ligada, atraves de outras portas,
a uma entrada dessa porta, omo ilustra a Figura 2.
B
A

Figura 2: Cir uito sequen ial

Os primeiros s~ao denominados ir uitos ombinatorios e os segundos sequen iais. Nos
ir uitos ombinatorios, os valores das sadas num dado instante dependem apenas do valor
das entradas num instante imediatamente anterior. Nos ir uitos sequen iais existem, para
alem de portas, \unidades de memoria" de modo a que os valores das sadas num dado
instante dependem tambem do estado das unidades de memoria. O omportamento de um
ir uito sequen ial tem de ser espe i ado em fun ~ao do tempo para os possveis valores
das entradas e dos estados internos das memorias.3 No ir uito da Figura 2, suponhamos
que A e B tem o valor 1. Ent~ao a sada da porta ou e 1, e assim, as entradas na porta e
s~ao 1 e a sua sada e 1. Se B tiver o valor 0, o valor de C n~ao se altera. No entanto, se A
for (tornar) zero o valor de C tambem passa a ser 0, independentemente do valor de B .
A apa idade \re ordar" dos ir uitos sequen iais permite-os serem usados na onstru ~ao
das unidades de memoria e dos registos.
2 Ver

[AU92 Captulo 13, [Dew93 3, 13 e 28 ou um livro sobre desenho de ir uitos, omo, [MK97 Cap
2.8-2.9.
3 Em termos formais os ir uitos sequen iais orrespondem a aut
omatos nitos determinsti os.

Departamento de Ci^en ia de Computadores da FCUP

2.1 Somadores

18

Por outro lado, os ir uitos ombinatorios s~ao usados para implementar opera ~oes aritmeti as, des odi adores, sele tores e outras omponentes de ontrolo.
Nas se  ~oes seguintes iremos dar alguns exemplos de ir uitos ombinatorios e depois referir
omo se pode implementar uma unidade de memoria.

2.1 Somadores
O somador de dois bits (half-adder ) e um ir uito ombinatorio que tem duas entradas,
os bits B0 e B1 , e produz duas sadas: o bit soma S e o bit de transporte T . A tabela de
verdade da fun ~ao booleana orrespondente e

B1 B0 S T
0
0
1
1

0
1
0
1

0
1
1
0

0
0
0
1

As express~oes logi as para a soma e o transporte podem ser

= B1 B0 + B1 B0 = B1 __ B0 = (B1 + B0 )(B1 + B0 ) = B0 __ B1
T = B1 B0

Um ir uito logi o para a implementa ~ao do somador de dois bits, e apresentado na Figura 3.
B0 B1

Figura 3: Somador de 2 bits

Exer  io 2.1 Usando outras express~oes logi as, desenhe outro ir uito logi o para a
implementa ~ao do somador de dois bits.

Departamento de Ci^en ia de Computadores da FCUP

2.1 Somadores

19

Para se obter um somador de numeros em binario e ne essario onsiderar um somador

de dois bits e um transporte (full-adder ) que produza um bit soma e um transporte. As
respe tivas tabelas de verdade s~ao:

B1 B0 T0 S T
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
1
0
1
0
0
1

0
0
0
1
0
1
1
1

A tabela de verdade para o transporte T oin ide om a tabela apresentada na pagina 10,e
portanto, omo vimos, podemos obter uma express~ao logi a ( omo soma de produtos) mais
simples para T :
S = B1 B0 T + B1 B0 T + B1 B0 T + B1 B0 T = B1 __ B0 __ T
T = B0 T0 + B0 B1 + B1 T0
= B0 B1 + T0 (B1 B0 + B1 B1 )
= B0 B1 + T0 (B0 __ B1 )
O somador de numeros n~ao negativos binarios om n bits pode ser onstrudo om um
somador de dois bits e n 1 somadores de dois bits e transporte. Por exemplo, para n = 3
temos

B2 B1 B0
+ B20 B10 B00
T2 S2 S1 S0
e o esquema do ir uito logi o e apresentado na Figura 5.

Exer  io 2.2 Des reva uma express~ao logi a e um ir uito logi o que al ule a diferen a
de dois valores de 1 bit D1 D2. No aso de D1 = 0 e D2 = 1, a diferen a e 1 a tivando-se
a linha de erro E.

Para ada um dos exer  ios seguintes tente simpli ar a express~ao logi a obtida, antes do
desenho do ir uito.

Departamento de Ci^en ia de Computadores da FCUP

2.1 Somadores

20

B0 B1

T
T0

Figura 4: Somador de 3 bits

B0
B0

B1

S0
T0

B1

S1
T1

S2
B2
B2

+
T2

Figura 5: Somador para numeros de 3 bits

Departamento de Ci^en ia de Computadores da FCUP

2.2 Restri ~oes fsi as dos ir uitos

21

Exer  io 2.3 Des reva uma express~ao logi a e um ir uito logi o que dado um inteiro
V om 3 bits determine o seu omplemento para 2. Considere uma linha que assinale se
houve erro. Generalize para inteiros de n bits. Sugest~ao: onstrua um ir uito logi o que
inverta os bits (transforme 0 em 1 e 1 em 0) dum inteiro dado (Inversor) e um ir uito
logi o que adi ione 1 a um valor dado (In rementador).

Exer  io 2.4 (Deslo a ~ao de 1 bit)

(i) Des reva um ir uito logi o que dado um valor binario de 3 bits (linhas de dados)
b2 b1 b0 produza um resultado s2 s1 s0 e mais um bit e (quatro linhas de sada) tal que
s0 = 0, s1 = b0 , s2 = b1 e e = b2 , isto e, os \bits" s~ao deslo ados uma posi ~ao para a
esquerda. Con lua que esta opera ~ao orresponde a uma multipli a ~ao de um numero
positivo em binario por 2. Se e = 1 isso signi a que o orreu um erro, isto e, n~ao e
possvel representar o resultado da multipli a ~ao om 3 bits.
(ii) Considere o problema id^enti o ao da alnea anterior mas om uma deslo a ~ao de um
bit para a direita. Que opera ~ao aritmeti a e implementada?
(iii) (*) Des reva omo pode ser implementado um ir uito para multipli ar dois inteiros
n~ao negativos em binario om n-bits. Suponha n = 3.4
(iv) (*) Des reva omo pode ser implementado um ir uito para dividir dois inteiros n~ao
negativos em binario om n-bits. Suponha n = 3.

Exer  io 2.5 Des reva um ir uito logi o que dado um valor em binario om 3 bits b2 b1 b0
e outro valor em binario om dois bits d1 d0 , al ule o valor s2 s1 s0 que resulta do primeiro

deslo ando para a esquerda o numero de bits indi ado pelo segundo, por itera ~ao da opera ~ao
des rita no Exer  io 2.4, (i). Que opera ~ao aritmeti a e implementada?

2.2 Restri ~oes fsi as dos ir uitos

A tualmente os ir uitos logi os s~ao onstrudos omo hips, ou ir uitos integrados. As
te nologias mais usadas a tualmente para este tipo de ir uitos s~ao as CMOS ( omplementary metal-oxide semi ondu tor ). Um hip e onstitudo por amadas de materiais, que
ombinadas, formam as portas e as onex~oes entre elas. A espessura duma linha de liga ~ao
4 Pode

onsultar [PH94.

Departamento de Ci^en ia de Computadores da FCUP

2.2 Restri ~oes fsi as dos ir uitos

22

pode ser menor do que um m ron e uma porta pode ser onstruda em alguns m rons.
Um hip pode ter er a de um 1 m2 e onter milh~oes de portas. Para a onstru ~ao de
ada porta utilizam-se transstores que s~ao interruptores ligado/desligado ontrolados ele tri amente. Para uma des ri ~ao mais aprofundada ver por exemplo [PH94, Captulo 1 e
[Dew93, Captulos 56. Cada tipo de te nologia utilizada imp~oe restri ~oes no desenho dos
ir uitos logi os. Vamos referir algumas das mais importantes.

Atraso Asso iada a ada porta existe um atraso, entre o tempo que as linhas de entrada

 am a tivas e o tempo em que a sada  a disponvel. Este atraso pode ser de

alguns nano-segundos (10 9 ) mas, num ir uito omplexo5 , omo a informa ~ao se
propaga por muitos nveis de portas esse fa tor e n~ao negligen iavel. Dum modo
geral, o numero de portas atraves do qual um valor tem ser propagado, deve ser
minimizado. O atraso de um ir uito e denido omo o numero maximo de portas
que e ne essario atravessar entre alguma entrada e alguma sada do ir uito. Por
exemplo para o somador de dois bits ( om ou sem transporte), om portas e, ou e
n~
ao o atraso e 3.

Propaga ~ao do atraso Para alem do numero de portas, a area o upada pelo ir uito
e tambem um fa tor essen ial. Se a area e grande, entre as portas s~ao ne essarias
linhas ( ondutores ele tri os) mais ompridas, e portanto mais tempo demora o sinal
a hegar duma porta a outra.

Fan in e Fan out

Para uma porta, existem limita ~oes fsi as ao seu numero de entradas
(fan in) e ao numero de entradas a que uma sada sua esta ligada (fan out). Na
prati a, quantas mais fan in/fan out, mais lenta e a porta.

Em on lus~ao, o desenho de ir uitos logi os e um fa tor essen ial na onstru ~ao dos
omputadores a tuais e para o seu desempenho e iente. Para a onstru ~ao dos ir uitos,
n~ao so se utilizam resultados da logi a proposi ional para obter express~oes logi as e as
minimizar, as outras te ni as da programa ~ao s~ao utilizadas para minimizar os ustos
fsi os da sua onstru ~ao.
Por exemplo, o somador de dois numeros inteiros om n-bits apresentado na se  ~ao anterior
(para n = 3), tem um atraso de 3n. No entanto, utilizando te ni as do desenho de
algoritmos e possvel onstruir um somador om um atraso apenas6 de 3 [AU92, Cap.
13.6.
omputadores que exe utam instru o~es em  10 6 segundos.
6 Deste ponto de vista, t~
ao rapido omo um somador de dois bits.

5 Em

Departamento de Ci^en ia de Computadores da FCUP

2.3 Comparadores

23

2.3 Comparadores
Um omparador e um ir uito ombinatorio que permite omparar o valor absoluto de
dois inteiros A e B representados em binario om n-bits. Tem tr^es sadas que indi am
respe tivamente se A < B , A = B ou A > B . Vamos onsiderar apenas o aso de inteiros
n~ao negativos. Se n = 1 a tabela de verdade asso iada e

A0 B0 O1 O2 O3
0
0
1
1

0
1
0
1

0
1
0
0

1
0
0
1

0
0
1
0

O1 = A0 B0
e O2 = A0 B0 + A0 B0
O3 = A0 B0

(A < B )
(A = B )
(A > B )

Exer  io 2.6 Desenhe um ir uito para o omparador de dois numeros de 1 bit.

Exer  io 2.7 Cal ule a tabela de verdade e desenhe um ir uito logi o para um omparador de dois numeros de dois bits A1 A0 e B1 B0 . Nota: a tabela tem 16 linhas! Tente

simpli ar as express~oes logi as obtidas.

2.4 Des odi adores

Um des odi ador e um ir uito ombinatorio que, geralmente, traduz n bits de entrada em
m  2n bits de sada, onde apenas uma das sadas e 1 para ada uma das possveis valores
dos entradas. Permite traduzir uma entrada de n-bits numa sada que orresponde ao valor
que a sequ^en ia de bits de entrada representa em binario. Por exemplo um des odi ador
3 para 8, tem 3 linhas de entrada e 8 linhas de sada e a sua tabela de verdade e:

Departamento de Ci^en ia de Computadores da FCUP

2.5 Multiplexadores

24

B2 B1 B0 L7 L6 L5 L4 L3 L2 L1 L0
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
0
0
0
0
0
0
1

0
0
0
0
0
0
1
0

0
0
0
0
0
1
0
0

0
0
0
0
1
0
0
0

0
0
0
1
0
0
0
0

0
0
1
0
0
0
0
0

0
1
0
0
0
0
0
0

1
0
0
0
0
0
0
0

Exer  io 2.8 Desenhe um ir uito logi o para um des odi ador 3 em 8.

Exer  io 2.9 Cal ule a tabela de verdade e desenhe um um ir uito logi o para um des odi ador 2 em 4.

Um odi ador e um ir uito logi o inverso do anterior. Dadas 2n entradas produz uma
sada de n bits. A tabela de verdade par um odi ador 4 em 2 e:

L3 L2 L1 L0 B1 B2
0
0
0
1

0
0
1
0

0
1
0
0

1
0
0
0

0
0
1
1

0
1
0
1

Exer  io 2.10 Es reva uma express~ao logi a e um ir uito para o odi ador 4 em 2.
Construa uma tabela de verdade e um ir uito logi o para um odi ador 8 em 3.

2.5 Multiplexadores
Um multiplexador e um ir uito ombinatorio que sele iona uma entre 2n entradas A0 ,
. . . , A2 1 e liga-a a uma sada omum. Para sele ionar uma entrada Ai possu n entradas
de ontrolo C1 , . . . Cn , que s~ao interpretadas omo a representa ~ao binaria do inteiro i. Os
multiplexadores s~ao muito usados nos omputadores pois permitem que diferentes unidades
utilizem um mesmo dispositivo (ligado a linha de sada uni a). Por exemplo, um mesmo
ontrolador pode ontrolar varios dis os.
n

Departamento de Ci^en ia de Computadores da FCUP

2.6 Elementos de memoria e Manipula ~ao de informa ~ao

25

A0 A2 . . . A2^n-1

C1
C2

Cn

Ai

Figura 6: Esquema de um multiplexador

Esquemati amente um multiplexador de n linhas e apresentado na Figura 6.
Um 1-multiplexador permite sele ionar um de dois bits. A express~ao logi a asso iada a
sada e Ai = A0 C1 + A1 C1 . Se C1 for 1 e Ai = A1 , se for 0 Ai = A0 .
Um 2-multiplexador permite sele ionar um de 4 bits. A express~ao logi a asso iada a sada
e
Ai = A0 C2 C1 + A1 C2 C1 + A2 C2 C1 + A3 C2 C1

Exer  io 2.11 Desenhe um ir uito logi o para um 1-multiplexador e para um 2-multi-

plexador.

Exer  io 2.12 Obtenha uma express~ao logi a para um 3-multiplexador.

Exer  io 2.13 Num mostrador digital, ada algarismo (de imal) e formado por 7 seg-

mentos. A a tiva ~ao, ou n~ao, de ada um dos segmentos determina o algarismo representado. Des reva um ir uito logi o que dados 3 bits (em linhas de dados) da representa ~ao
em binario de um algarismo (inferior a 8), b2 b1 b0 , a tue sobre ada um dos segmentos de
a ordo om esse valor.

2.6 Elementos de memoria e Manipula ~ao de informa ~ao

Uma memoria de um bit e um ir uito apaz de re ordar ao longo do tempo o valor da sua
entrada e produzir esse valor.

Departamento de Ci^en ia de Computadores da FCUP

2.6 Elementos de memoria e Manipula ~ao de informa ~ao

26

Um destes ir uitos muito simples e apresentado na Figura 7. O ir uito e ontrolado

pela linha de entrada L, que permite a a tualiza ~ao do valor \guardado" pelo ir uito.
Normalmente, o valor dessa linha e 0 e o valor da sada permane e, ao longo do tempo,
sempre o mesmo. Efe tivamente, se L = 0 e O = 1 ent~ao, as entradas na porta b s~ao ambas
1 e portanto a sada da porta d e 1, isto e, se o valor de O e 1 permane e 1. Por outro lado,
se o valor de L = 0 e O = 0, ent~ao uma das entradas da porta b e 0, o que signi a que a
sua sada e tambem 0. Assim as duas entradas da porta d s~ao 0, produzindo um valor 0
para O. Suponhamos que o valor de L passa a 1. Ent~ao, por ausa do inversor a a sada
da porta b e 0. Por outro lado, a primeira entrada da porta e 1, portando o valor da
sada desta porta e o valor de I e que sera tambem o valor de O. Isto e, se L = 1 o valor
de sada do ir uito e valor da entrada I . Se L passar para 0, o valor de sada do ir uito
permane era esse valor.

b
a

O
d

Figura 7: Uma memoria simples de 1 bit

Na prati a, os elementos de memoria, denominados ip- ops, s~ao mais omplexos e, em
parti ular, tem asso iados um ir uito de relogio que permite ontrolar temporalmente
(sin ronizar) as varias omponentes dos ir uitos sequen iais. Os ir uitos de relogio s~ao
elementos que apenas emitem um sinal om uma frequ^en ia bem determinada.
Na Figura 8 esta representado um ip- op onstudo om portas nao-e. Fa ilmente se v^e
que as sadas Q e Q', n~ao podem ser simultaneamente 0. Porque, as portas nao-e t^em sada
1 se uma das entradas e 0. Assim, temos tambem que supor que as entradas R e S n~ao s~ao
simultaneamente 0.
Podemos ent~ao onsiderar apenas dois estados:

Departamento de Ci^en ia de Computadores da FCUP

2.6 Elementos de memoria e Manipula ~ao de informa ~ao

R

27

Figura 8: Um ip- op
Estado
0
1
ind.

Q Q'

0
1
1

1
0
1

No estado 1 guarda (em Q) um 1, no estado 0 guarda um 0 Assim onsoante o estado (0

ou 1) e os valores de R e S, o ip- op muda de estado, segundo a seguinte tabela:
Estado Ini ial
1
1
1
0
0
0

R S Q Q' Estado Final

1
1
0
0
1
1

0
1
1
1
1
0

0
1
1
1
0
0

1
0
0
0
1
1

0
1
1
1
0
0

Exer  io 2.14 Verique a tabela anterior esta orre ta.

R
Q
Relogio
Q
S

Figura 9: Um ip- op om relogio

A introdu ~ao de um relogio no ir uito, ver Figura 9 permite que apenas quando o relogio
pulse (1), o valor de S ou R \passe" para o ip- ip e eventualmente mude o seu estado. Se

Departamento de Ci^en ia de Computadores da FCUP

2.6 Elementos de memoria e Manipula ~ao de informa ~ao

28

S e 1, o ip- op passa a guardar um 1 (se ja n~ao estava nesse estado). Se R e 1, o ip- op
passa a guardar um 0 (se ja n~ao estava nesse estado).
R

Figura 10: Esquema de um ip- op

Podemos representar o ir uito anterior apenas omo uma aixa om 3 entradas e duas
sadas (Figura 10).

Registos e Memoria Prin ipal Um registo de n-bits e um onjunto de n memorias

de 1 bit. Normalmente, os registos s~ao de 8, 16 ou 32 bits. Num CPU (unidade entral
de pro essamento) existem habitualmente varios registos (xos) para tarefas espe  as ou
para tarefas gerais (registos programaveis). Num registo, s~ao efe tuadas as opera ~oes de
leitura ou de es rita simultaneamente em ada um dos seus bits.

A memoria prin ipal e onstituda por posi ~oes memoria todas om o mesmo numero de
bits, normalmente 8 (1 byte), tendo ada uma delas um endere o (valor numeri o). Num
omputador a apa idade memoria (numero de posi ~oes de memoria) pode variar mas esta
normalmente ondi ionado pelo numero de endere os que o seu CPU pode a eder.
Para exempli ar o a esso de leitura/es rita a uma posi ~ao de memoria, vamos onsiderar
um modulo de memoria om 4 posi ~oes de memoria om 3 bits ada uma. A ada posi ~ao
de memoria asso ia-se um endere o que e um inteiro de 0 a 3. Ser~ao ne essarios 2 bits
para representar um endere o, no aso geral, para 2n posi ~oes de memoria ser~ao ne essarios
n bits. Supomos que existe um registo de endere o (RE ) que ontem o endere o duma
posi ~ao de memoria a que se quer a eder e um registo de deposito de onteudo (RC ) que
ontem um valor a es rever para a memoria ou que ira onter um valor lido da memoria.
Na Figura 11 mostra-se um esquema do ir uito de es rita. O registo RE tem 2 bits, o
registo RC tem 3 bits e ada uma das posi ~oes de memoria, a esquerda, tambem tem 3
bits. Cada bit e um elemento de memoria, omo o exempli ado a ima. Habitualmente,
uma memoria de um bit e representada por um quadrado que pode onter o valor 0 ou 1,
onsoante o valor da sua linha de sada O. A esse valor hama-se tambem o seu onteudo.

Departamento de Ci^en ia de Computadores da FCUP

2.6 Elementos de memoria e Manipula ~ao de informa ~ao

29

Na gura, sup~oe-se que o registo RE ont^em num dos elementos o valor 0 e no outro o
valor 1. A sequ^en ia de bits 01 orresponde em binario ao endere o da posi ~ao de memoria
que se ira manipular.
Para uma opera ~ao de es rita, supomos que existe uma linha W tal que so se o seu valor
for 1 e que a altera ~ao duma posi ~ao de memoria e permitida.
O registo de endere o esta ligado a um des odi ador que a tiva uma das suas 2n sadas
de a ordo om o valor da sequ^en ia de n bits de entrada. Neste aso, omo n = 2, o
des odi ador a tiva uma das suas 4 sadas, ada uma das quais esta ligada a uma das
posi ~oes de memoria. Assim e identi ada qual a posi ~ao de memoria que se pretende
alterar.
O registo de deposito de onteudo RC , isto e, ada um dos seus bits, esta ligado om ada
uma linhas de entrada I de ada posi ~ao de memoria (isto e, om ada um dos respe tivos
bits). No esquema, a linha om uma seta na extremidade { que liga o RC a ada posi ~ao
de memoria { , orresponde na realidade a 3 linhas uma para ada um dos bits das posi ~oes
de memoria.
Quando o valor de W e 1 ent~ao, onsiderando os ir uitos dos elementos de memoria e
o des odi ador, fa ilmente se on lui que ada um dos bits da posi ~ao de memoria ujo
endere o e onteudo de RE vai  ar om os valores dos respe tivos bits do RC . Neste
aso, a posi ~ao de memoria 1  aria om a sequ^en ia 110.
A leitura de um valor em memoria e uma tarefa mais simples, uma vez que n~ao se tem de
alterar o estado dos elementos de memoria. Apenas, e ne essario forne er o endere o da
posi ~ao de memoria, omo entrada, e a sada, sera a informa ~ao ontida nessa posi ~ao de
memoria (o seu onteudo).
Na Figura 12 apresenta-se um esquema desse ir uito. Para alem do registo de endere o,
do registo de deposito de onteudo e das posi ~oes de memoria, e ne essario um multiplexador. Este multiplexador tem uma linha de entrada por ada bit de ada uma das posi ~oes
de memoria (3  4 = 12) e duas linhas de entrada de ontrolo. Consoante o valor orrespondente as linhas de ontrolo s~ao sele ionadas as 3 linhas da posi ~ao de memoria ujo
endere o e esse valor. Assim o onteudo dessa posi ~ao de memoria e \lido" e guardado no
registo de deposito RC . Como no esquema anterior, as linha om uma seta na extremidade
orrespondem a 3 linhas, uma para ada bit das posi ~oes de memoria. Neste aso, a posi ~ao
de memoria sele ionada foi a 3 (supondo numeradas de ima para baixo) e portanto a
sequ^en ia 011 foi lida para o registo RC .

Departamento de Ci^en ia de Computadores da FCUP

2.6 Elementos de memoria e Manipula ~ao de informa ~ao

30

W
L
I

DESC
2x4

0
1

L
I

L
I

RC

RE

L
I

Figura 11: Es rita numa memoria 4  3

0
MUX

RE

RC

Figura 12: Leitura numa memoria 4  3

Departamento de Ci^en ia de Computadores da FCUP

^ NCIAS
REFERE

31
L I

O
Figura 13: Esquema duma memoria de um bit

Exer  io 2.15 Representando uma memoria de um bit pelo esquema da Figura 13, in-

dique, fazendo um esquema:

a) omo podem ser ligadas ada uma das memorias de um bit duma mesma posi ~ao de
memoria (ou registo) para serem simultaneamente es ritas. Amplie o esquema da
Figura 12 onsiderando as 3 linhas de entrada, uma para ada bit das posi ~oes de
memoria e registo RC .
b) omo podem ser ligadas ada uma das memorias de um bit duma mesma posi ~ao
de memoria (ou registo) para serem simultaneamente lidas. Amplie o esquema da
Figura 12 onsiderando as 3 linhas de sada de ada posi ~ao de memoria.

Exer  io 2.16 Desenhe o ir uito do multiplexador usado na Figura 12.

Exer  io 2.17 Fa a um esquema que englobe simultaneamente os ir uitos de leitura e
es rita numa memoria 4  3, apresentados nas Figuras 11 e 12.

Exer  io 2.18 Leia o texto Redes Neuronais e Computadores Digitais, [Fil92, para que,

dum modo simples, aprenda mais sobre a estrutura e fun ionamento das varias omponentes dum omputador digital.

Refer^en ias
[AU92 Alfred V. Aho and Jerey D. Ullman. Foundations of Computer S ien e. Computer S ien e Press, W. H. Freeman and Company, 1992. Captulos: 12;13.

Departamento de Ci^en ia de Computadores da FCUP

^ NCIAS
REFERE

32

[Dew93 A. K. Dewdney. The (New) Turing Omnibus { 66 Ex ursions in Computer S ien e. W. H. Freeman and Company, 1993.
[Fil92

Miguel Filgueiras. Redes neuronais e omputadores digitais. Te hni al report,

CIUP, 1992.

[Gri99 Ralpf P. Grimaldi. Dis rete and Combinatorial Mathemati s. Addison Wesley,
1999. Captulos: 15.1 e 15.2.
[MK97 M. Morris Mano and Charles R. Kime. Logi and Computer Design Fundamentals.
Prenti e-Hall, 1997.
[PH94 David A. Patterson and John L. Hennessy. Computer Organization & Design:
The Hardware / Software Interfa e. Morgan Kaufmann Publishers, 1994.

Departamento de Ci^en ia de Computadores da FCUP