Biestables o Flip-Flop: Es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones.

Esta caracterstica es ampliamente utilizada en electrnica digital para memorizar informacin. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en: Asincronos: solo tienen entradas de control. El mas empleado es el biestable RS. Sincronos: adems de las entradas de control posee una entrada de sincronismo o reloj. Por lo general, las entradas de control asncronas prevalecen sobre las sncronas. Biestable a utilizar en el diseo Se usara el 74LS73AP, este dispositivo contiene dos flip-fop tipo J K con las salidas complementarias. La J y K son datos procesados por el flip-flop en el flanco de bajada del pulso de reloj. El reloj de activacin se produce a un voltaje nivel y no est directamente relacionada con el tiempo de transicin de laborde que va negativo del pulso de reloj. Los datos sobre la J y K cambian mientras el reloj esta en un nivel ALTO o BAJO sin afectar los resultados, siempre y cuando la instalacin y Los tiempos de espera no sean violados. Un nivel lgico bajo en el claro de entrada se restablecer las salidas independientemente de los niveles de la otros flip-flops

Diagrama del Flip-Flop J-K 74LS73AP

Tabla de la verdad

Contador binario de 3 a 14 ascendente/descendente

Como primer paso para realizar el contador se realiz un diagrama de estados con el conteo ascendente y descendente. Tomando en cuenta las siguientes condiciones: X=0 El conteo ser ascendente
0011 1110 0100

1101

0101

1100

0110

1011

0111

1010 1001

1000

X=1 El conteo sea descendente

0011 1110 0100

1101

0101

1100

0110

1011

0111

1010 1001

1000

Debido a que se tienen 12 estados se implementaran cuatro (4) Flip-Flops JK en el diseo. Esto a causa de que el nmero de flip-flops requeridos se obtiene de la cantidad de estados, para estados se necesita n flip-flops. Como resultado al diagrama de estados del conteo ascendente y descendente se obtuvo la siguiente tabla de estado presente, estado futuro y estado anterior. Estado Presente N Q3 Q2 Q1 Q0 N 3 0 0 1 1 4 4 0 1 0 0 5 5 0 1 0 1 6 6 0 1 1 0 7 7 0 1 1 1 8 8 1 0 0 0 9 9 1 0 0 1 10 10 1 0 1 0 11 11 1 0 1 1 12 12 1 1 0 0 13 13 1 1 0 1 14 14 1 1 1 0 3 Estado futuro. X=0 (Asc) Q3 Q2 Q1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 0 0 0 1 Estado Anterior. X=1 (Desc) Q0 N Q3 Q2 Q1 Q0 0 14 1 1 1 0 1 3 0 0 1 1 0 4 0 1 0 0 1 5 0 1 0 1 0 6 0 1 1 0 1 7 0 1 1 1 0 8 1 0 0 0 1 9 1 0 0 1 0 10 1 0 1 0 1 11 1 0 1 1 1 12 1 1 0 0 1 13 1 1 0 1

Para que el circuito realice este recorrido, se procedi a determinar los valores correspondientes, en primer lugar utilizamos la siguiente tabla:
Qt Q(t+1) 0 0 0 1 1 0 1 1 J 0 1 X X K X X 1 0

Tabla de excitacin del Flip-Flop JK

Partiendo de la tabla obtenida del diagrama de estados que evidentemente contendr la misma informacin del circuito secuencial, se realizara una nueva tabla que est formada por dos secciones: La primera seccin llamada de estado presente, incluir tantos renglones como estados posibles en el circuito, La segunda seccin que definir el
prximo estado del circuito, deber tomar en cuenta todas las condiciones de excitacin, por lo que estar compuesta por tantas columnas como condiciones haya .De igual manera

planteamos la tabla de excitacin ya que es el medio ms conveniente durante el proceso de diseo; esta tabla que no es otra cosa que la tabla de verdad expandida la cual indica en todo momento que condiciones de excitacin son necesarias, para que conociendo el estado actual del circuito se logre una condicin especifica de salida

despus del pulso de reloj. Ahora proseguimos a armar la tabla resultante para determinar las funciones de entrada y salida de los flip-flops: Ya obtenidos todos los valores resultantes de las tablas se utiliz el mtodo de mapas de karnaugh para simplificar y obtener las funciones ya antes mencionadas.

Mapa K. para J3:

X 0 X X

X 0 X X X=0

0 1 X X

X 0 X X

X 0 X X

X 0 X X X=1

1 0 X X

X 0 X X

K3:

X X 0 0

X X 0 0 X=0

X X X 0

X X 1 0

X X 0 1

X X 0 0 X=1

X X X 0

X X 0 0

Mapas para j2, k2 J2:

X X X 0

X X X 0 X=0

1 X X 1

X X X 0

X X X 1

X X X 0 X=1

1 X X 0

X X X 0

K2:

X 0 0 X

X 0 0 X X=0

X 1 X X

X 0 1 X

X 1 1 X

X 0 0 X X=1

X 0 X X

X 0 0 X

Mapas para j1, k1

J1:

X 0 0 0

X 1 1 1 X=0

X X X X

X X X X

X 1 1 1

X 0 0 0 X=1

X X X X

X X X X

K1: X X X X X X X X X=0 1 1 X 1 0 0 0 0 X X X X X X X X X=1 0 0 X 0 X 1 1 1

Para J0 y K0 no se realizaron mapas de karnaugh debido a que se llevaron a un valor constante 1, es decir a Vcc.

Republica Bolivariana de Venezuela Ministerio del Poder Popular Para la Educacion Universidad Nacional Experimental de la Fuerza Armada Nacional Bolivariana Nucleo Maracay Edo Aragua.

Circuito Contador con Flip-Flops PRACTICA # 6.

Prof: Ing. Rosana Jaimes Integrantes: Stephany Araujo C.I.: 21.098.233 Diana Prez C.I.: 21.605.181 Seccion 502.

Maracay, 21 de Junio del 2013