ANALISIS DE CIRCUITOS CON FLIP FLOPS

1. RESULTADOS: Practica 3.22 Actividad: Registro de desplazamiento

Figura 3.22.A. Registro de almacenamiento tipo SISO

Figura 3.22.B. Diagrama de tiempos; anlisis grfico del comportamiento del circuito.

- Anlisis. El circuito consta de cuatro etapas, adems los flip flops JK estn configurados como tipo D, ya que el dato que ingresa a J, se transfiere invertido a K; la salida Q de cada FF, adopta el estado de la entrada J cada vez que la seal de reloj realiza una transicin de alto a bajo. Entonces, el dato almacenado en el primer FF se desplaza al siguiente FF, siempre y cuando CLR, se encuentre en alto.

CIRCUITOS DIGITALES- LAB05

Pgina 1

Cuestionario: o Qu permite realizar este circuito? Permite transferir informacin en serie, y recibir la informacin en serie en cada salida, siendo retardado cuatro pulsos de reloj, para la salida D. o Aplicando una seal reset al circuito Cuntos estados de reloj se necesitan para que en todas las salidas dispongan uno de los datos de la seal de entrada? Se necesitan 4 pulsos de reloj para almacenar un dato a cada salida. Conclusin: Dependiendo de la n cantidad de etapas (flip flops utilizados), se puede almacenar n datos recibidos o retrasar la informacin n ciclos de reloj.

Practica 3.23 Actividad: Registro de desplazamiento con acceso paralelo

Figura 3.23.A. Registro de almacenamiento tipo PIPO

Figura 3.23.B Simulacin en Proteus VSM, anlisis grfico del comportamiento.

CIRCUITOS DIGITALES- LAB05

Pgina 2

Cuestionario: o Tras ver el funcionamiento del circuito Qu conclusiones se extraen?

El circuito puede almacenar un numero hexadecimal (0-F), al colocar la entrada S a 1 y CM a 0, para luego esperar la transicin de 1 a 0 del reloj, de modo que puede actuar como una memoria o registro con entradas y salidas en paralelo PIPO. La otra forma de salida es teniendo la misma configuracin anterior, pero esperando la variacin de estado de CM, adems de, esperar la transicin de 1 a 0 de cada pulso de reloj, para desplazar los datos ingresados a cada salida.

Practica 3.24 Actividad: Contador en anillo

Figura 3.24.1.A Contador en anillo

Figura 3.24.1.B Diagrama de tiempos, del circuito anterior.

CIRCUITOS DIGITALES- LAB05

Pgina 3

Tabla de verdad RES CLK D C B A 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0

* : Flanco de bajada o transicin de alto a bajo.

Anlisis: Posee una conexin bastante parecida al de un registro de desplazamiento SISO, la entrada del primer FF, se conecta con la salida del ultimo FF. Como el circuito posee 4 etapas, se almacenar 4 datos de entrada y se retrasar (para la salida de FF4) 4 ciclos de reloj.

Figura 3.24.1.A Contador en anillo

CIRCUITOS DIGITALES- LAB05

Pgina 4

Figura 3.24.1.B Diagrama de tiempos, del circuito anterior.

Tabla de verdad RES CLK D C B A 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 0

* : Flanco de bajada o transicin de alto a bajo.

Anlisis: El circuito acta como registro de desplazamiento, pero la transicin en bajo de cada salida es de un ciclo de reloj, y de tres para el estado alto.

Cuestionario: o Por cunto divide el circuito de la figura 3.24.1? Se necesitan 8 ciclos de reloj para que cada salida realice un ciclo; cada estado de salida posee un 50% de Duty. El circuito acta como un registro SISO, de forma continua. o Qu ventaja tiene el circuito de la figura 3.24.2? La frecuencia de salida dura 4 ciclos de reloj, pero posee un Duty de 75%.

CIRCUITOS DIGITALES- LAB05

Pgina 5

 Practica 3.25 Actividad: Contador binario asncrono

Figura 3.25 Conexin de contador.

Anlisis:

El circuito funciona adecuadamente, es decir realiza la cuenta hexadecimal, de 0 a F; adems se observa la conexin en cascada de cada FF, ya que ningn FF comparte la misma seal de reloj.

Practica 3.26 Actividad: Contador binario sncrono

Figura 3.26.Conexion de contador.

Anlisis: Cada FF comparte la misma seal de reloj, trabajando de forma sincronizada; el funcionamiento depende del estado de la entrada H, si se encuentra en bajo, se observaran los numero impares del 0-F, pero si H est en alto, se realiza la cuenta de forma ascendente.

CIRCUITOS DIGITALES- LAB05

Pgina 6

2. OBSERVACIONES:

El entrenador DET2220, parece de fabricacin americana, debido a que la simbologa que utiliza es ANSI, de estndares americanos.

El esquema de conexin planteada en la gua posee errores, es decir no se especificaron adecuadamente algunos nodos de conexin para uno los esquemas, los cuales derivaron en problemas de prdida de tiempo en el anlisis de la falla.

La computadora utilizada para la simulacin requiere mantenimiento debido a que se demora en el arranque del sistema operativo y tambin en cargar los programas.

Al observarse el efecto flotante en las entradas, se infiere que los integrados utilizados en el entrenador son de tecnologa TTL.

Para la obtencin de las tablas de se analizaron los diagramas de tiempo, para un mejor entendimiento.

CIRCUITOS DIGITALES- LAB05

Pgina 7

3. CONCLUSIONES: Un registro de desplazamiento puede funcionar como memoria elctrica, es decir, debe de estar constantemente alimentada a una fuente para poder almacenar los datos registrados. Los registros de desplazamiento y contadores se valen de la capacidad de almacenamiento de bits de los flip flops, para poder actuar como memorias o memorias de conteo. Los registros de almacenamiento pueden almacenar datos en forma serial (SISO), paralela (PIPO), y la combinacin de ambos (SIPO o PISO) Una de las clasificacin de los contadores es por su sincrona, es decir si comparten o no la misma seal de reloj en cada FF interno. Los contadores asncronos, se caracterizan por su conexin en cascada de cada FF interno, y para su funcionamiento se vale nicamente de FFs y no de compuertas. Los contadores sncronos, cada FF comparte la misma seal de reloj; pero para su funcionamiento se vale, adems de FF, de compuertas. Los diagramas de tiempo ayudan considerablemente entendimiento del funcionamiento de circuitos digitales. al

Se aplicaron conceptos bsicos de para la elaboracin de las tablas de verdad, infiriendo los datos del anlisis de los diagramas de tiempos.

CIRCUITOS DIGITALES- LAB05

Pgina 8

4. ANALISIS DE RIESGO, E INCONVENIENTES: Para la implementacin de circuitos digitales, asegurarse de ajustar la fuente a la tensin nominal de los integrados, caso contrario, si el voltaje es demasiado mayor, los encapsulados DIP pueden explotar, ocasionando daos al rostro. Tratar de utilizar Gafas de proteccin, Al momento de realizar las pruebas de implementacin de la aplicacin. Asegurar la correcta polarizacin de VCC y GND de los integrados, para evitar averas y futuros gastos.

CIRCUITOS DIGITALES- LAB05

Pgina 9

5. APLICACIN DE LO APRENDIDO:

Fig. 7.1 Esquema de conexin

Fig. 7.2 Diagrama de tiempo, para el anlisis del circuito.

El flip flop JK, est configurado como basculante o TOGGLE, de modo que la frecuencia de salida es la mitad que la de reloj; y el segundo FF, es de tipo D, de modo que se utiliza para almacenar el dato que ingresa por su entrada cuando se detecte un flanco de subida de CLK. Se almacenara un dato en F, despus del segundo flanco de subida detectado en la seal de reloj.

CIRCUITOS DIGITALES- LAB05

Pgina 10

6. BIBLIOGRAFA:

Cita de fuente Curso Terico-prctico CEKIT, Electrnica Digital, N20, leccin 24 Contadores binarios. Curso Terico-prctico CEKIT, Electrnica Digital, N18, leccin 22 Registros de almacenamiento. Manejo de Herramientas de simulacin en Proteus. http://www.cursomicros.com/avr/proteus/graficos-de-simulacion-enproteus.html PPT. Tecnologa electrnica; Univ. De Oviedo

CIRCUITOS DIGITALES- LAB05

Pgina 11