Universidad Regional Autnoma de los Andes

UNIANDES
Facultad de Ingeniera en Sistemas e Informtica

Modulo: Electrnica Digital

Tema: Circuitos Integrados

Nombres: Alexis Fabricio

Apellidos: Balseca Yugcha

Docente: Ing. Jorge Yaguar

Nivel: 2 Semestre

PUYO PASTAZA - ECUADOR

CODIFICADORES Un codificador se puede definir como un circuito combinatorio que tiene 2n (o menos) lneas de entrada y n lneas de salida. Las lneas de salida generan el cdigo binario correspondiente al valor de entrada. Un ejemplo el codificador de octal en binario, cuya tabla de verdad est representada en la tabla 1. Este tiene ocho entradas, una para cada uno de los dgitos octales, y tres salidas que generan el nmero binario correspondiente. Se supone que slo una entrada tiene un valor de 1 en cualquier momento dado, en caso contrario el circuito no tiene significado.

Para disear un codificador en base a la tabla 1, se ve que las salidas son funcin de las entradas Ds, por ejemplo, la salida Ao es verdadera siempre y cuando se activen los dgitos octales D1,D 3,D 5 o D 7; aplicando condiciones semejantes a las otras dos salidas, se obtiene las siguientes funciones booleanas de salida:

El codificador se puede implementar mediante tres compuertas OR; Este codificador tiene la limitacin de que slo una entrada puede estar activa en un momento dado, si dos entradas estn activas en forma simultnea, la salida produce una combinacin indefinida; Otra ambigedad en dicho codificador es que se genera una salida de uros ceros (0) cuando todas las entradas son 0, es la misma salida cuando se activa a 1 la entrada Do. Esta discrepancia se puede solucionar generando una salida ms, con el objeto de indicar cundo alguna de las entradas es activada (igual a 1).

Aplicaciones del Codificador La aplicacin ms vistosa de un codificador, es el teclado BCD (nmeros de 0 a 9), que es aplicado en los teclados de los telfonos. En la figura 2 se muestra el bloque de un codificador de Decimal a BCD, se ve que tiene cuatro salidas de datos (A, B, C y D) y una quinta salida E que se activa a nivel bajo e indica el momento en que alguna de las teclas es oprimida.

El circuito codificador de decimal a BCD, pude ser diseado como el codificador de octal a binario de la figura 1; sin embargo el bloque de la figura 2 puede ser implementado mediante un circuito integrado 74LS147 y compuertas. El circuito integrado 74LS147 es un codificador de prioridad de decimal a BCD, en particular las entradas In se activan a nivel bajo y la salida Yn tambin la proporciona en forma complementada, como se muestra en la figura 3.

Para cumplir con el bloque funcional de la figura 2, al codificador de prioridad de decimal a BCD (CI 74XX147) le falta generar la seal E, la cual se activa a nivel bajo cuando alguna de las teclas se oprimida. Por otra parte el codificador de prioridad de decimal a BCD solo genera los nmeros de 1 al 9 (ver tabla de figura 3), por ello es necesario implementar la entrada para el numero 0 (I0); el circuito lgico que soluciona la situacin planteada es una arreglo de compuertas AND, que toma como entradas I0, A, B, C y D complementadas y como salida la funcin E, como se muestra en la Figura 4.

DECODIFICADOR. Un decodificador es un circuito lgico combinatorio que mediante un cdigo binario de entrada de N bits genera 2N lneas de salida, que se activa una a la vez dependiendo de la combinacin de entrada, la configuracin en general de un Decodificado se muestra en la figura 5. La tabla de verdad del decodificador se muestra en la misma figura observando que las salidas se activan a nivel alto y una sola una la vez; para disear este tipo de circuito lgico se referencia a la tabla correspondiendo, considerndola como una tabla de tres variables de entrada y ocho salidas tomadas una en particular. Por ello las ecuaciones para las salidas son:

Para implementar el circuito digital se usarn compuertas AND de tres entradas, el circuito resultante sera un conjunto de ocho compuertas el cual no se implementa en la prctica por su sencillez. Aplicaciones del decodificador Generacin de Funciones Lgicas Como se pude ver cada una de las salidas Ds representa uno de los trminos mnimos de las tres variables entrada, por ello los decodificadores se pueden usar para implementar cualquier funcin lgica. Por ejemplo, implementar la funcin K de la siguiente tabla de verdad mediante un decodificador y compuertas.

Decodificador de BCD a Siete Segmentos. Para visualizar caracteres decimales (de 0 a 9) y algunas letras, en circuitos electrnicos se usan visualizadores de siete segmentos. La configuracin de los siete segmentos estn hechos mediante diodos emisores de luz (leds) que se configuran en una matriz, como se muestra a continuacin:

Loa visualizadores o display los hay de de dos tipos: ando comn y ctodo comn, para operarlos se usan los decodificadores/ manejadores de BCD a 7 segmentos (circuitos integrados 74XX47 y 74XX48 respectivamente), que toman en su entrada 4 bits en cdigo BCD y en sus salidas proporcionan los voltajes y corrientes para activar los segmentos del display.

MULTIPLEXORES. Un multiplexor (o multi-canalizador, como se le conoce tambin) es un circuito combinatorio que selecciona informacin binaria de una de muchas lneas de entrada y la dirige a una sola lnea de salida. La seleccin de una lnea de entrada en particular es controlada por un conjunto de variables de seleccin. Normalmente hay 2" lneas de entrada, una lnea de salida y n variables de seleccin cuyas combinaciones de bits determinan qu entrada se selecciona. En la figura 1 se ilustra un multiplexor de 4 lneas a 1 lnea, la tabla de verdad y el circuito lgico correspondiente. El esquemtico muestra el bloque funcional, donde un multiplexor se puede ver como un selector de datos, de alguna de las entradas Ds y conduce la inf ormacin binaria de dicha entrada a la lnea de salida Y, seleccin de alguna de las entradas depende de la combinacin binaria que se coloque en las lneas de seleccin Sn.

Para disear el multiplexor en cuestin, se parte de la tabla de verdad en forma razonada; comentando que la salida Y puede ser igual a D0 siempre y cuando se de la combinacin 00 en las lneas de seleccin S1 y S0, o puede ser igual a D1 siempre y

cuando se de la combinacin 01 en las lneas de seleccin S1 y S0, dando finalmente la funcin lgica:

Los multiplexores para sus aplicaciones ya vienen metidos en circuitos integrados o chips, como ilustrativo, en la figura 2 se muestra un multiplexor de 8 lneas de entrada a una lnea de salida y su tabla de verdad.

El multiplexor de la figura 2, trabaja en forma similar al de 4X1 lneas de la figura 1; por otro lado de la tabla de verdad del multiplexor 71XX151 (Figura 2), se observa que se tiene una entrada habilitadora (E = L) para controlar la activacin o desactivacin del multiplexor, tambin se ve que el multiplexor tiene una salida normal una complementada. Aplicaciones de los Multiplexores. Una de las tantas aplicaciones de loa multiplexores es la Implementacin de funciones lgicas, para ejemplificar la metodologa se realizar mediante el siguiente problema. Implementar la funcin F(X,Y,Z) = 3(1,2,6,7) mediante un multiplexor. Para solucionar este planteamiento se obtiene la tabla de verdad de la funcin y se propone usar un multiplexor de 2n-1X1 lneas, donde n es el nmero de variables de las cuales depende la funcin F.

Ahora se analizar un mtodo para implementar la funcin booleana de n variables, para el caso del ejemplo las primeras n-1 variables de la funcin (X y Y) se conectan a

las entradas de seleccin del multiplexor en orden, la variable que resta de la funcin (Z) se utiliza para las entradas de datos. Si la variable est denotada por Z, las entradas de datos del multiplexor se conectarn a Z, Z, 1 o 0. Los valores de las lneas de entrada de datos del multiplexor In se determinan de la tabla de verdad de la funcin; en particular en los dos primeros renglones de la tabla de verdad, XY= 00, la salida F es igual a Z puesto que F = 0 cuando Z = 0 y F = 1 cuando Z=1. Esto requiere que se aplique la variable Z a la entrada de datos I0. En forma semejante se pueden determinar los valores para las entradas de datos I1, I2 e I3 a partir del valor de F cuando XY = 01, 10 y 1 1, respectivamente. Todo lo anterior da como resultado la tabla de verdad y el circuito final de la Figura 4.

DEMULTIPLEXOR. Un demultiplexor (o de-multicanalizador) es una funcin digital que realiza la operacin inversa de un multiplexor, pues recibe informacin por una lnea entrada y la transmite a una de las 2" lneas de salida posibles. La seleccin de la salida especfica es controlada por la combinacin de bits de n lneas de seleccin. En la figura 6 se muestra un demultiplexor de 1 lnea en 4 lneas. La entrada de datos E tiene una trayectoria hacia las cuatro salidas, pero la informacin de entrada va dirigida slo a una de las salidas, segn lo especifican las lneas de seleccin S1, y S0. Por ejemplo, si SISO = 10, la salida D2 ser la misma que el valor de entrada de E, mientras que todas las otras salidas se mantienen inactivas en el 0 lgico. Una inspeccin detenida del circuito demultiplexor indicar que es idntico a un decodificador de 2 lneas en 4 lneas con entrada habilitadora. Para el decodificador, las entradas de datos son SI y So y la habilitadora es la entrada E. En el caso del demultiplexor, la entrada E produce los datos mientras que las otras entradas aceptan las variables de seleccin. Aunque los dos circuitos tienen aplicaciones diferentes, sus diagramas de lgica son exactamente iguales. Por este motivo, un decodificador con entrada habilitadora se conoce como decodificador/demultiplexor.

MEDIO SUMADOR Un circuito aritmtico es un circuito combinatorio que realiza operaciones como la suma y resta con nmeros decimales en un cdigo binario. La operacin aritmtica ms bsica es la suma o adicin de dos dgitos binarios de cuatro maneras posibles: 0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1 y 1 + 1 = 10. Las tres primeras operaciones producen una suma de un dgito, pero cuando los sumandos son iguales a l, la suma binaria consta de un valor de la suma y un acarreo es decir dos cifras; dicho acarreo se suma al siguiente par de bits significativos de orden superior. Un circuito combinatorio que realiza la adicin de dos bits recibe el nombre de semisumador o sumador medio.

SUMADOR COMPLETO Cundo se quiere realizar un circuito lgico, uno que efecta la suma de tres bits (dos bits significativos y un acarreo anterior) y como salida genere dos bits (suma y acarreo posterior) se conoce como sumador completo. El nombre de los circuitos se debe a que se emplean dos semisumadores para construir un sumador completo. El circuito sumador completo es el componente aritmtico bsico a partir del cual se construyen todos los dems circuitos aritmticos.

Si quisiramos un sumador de dos nmeros de cuatro bits, se tienen que usar cuatro sumadores completos conectados en cascada, dando como resultado el circuito integrado 74LS83, el sumador quedara:

Restas por Convenio Complemento a Dos. La resta o diferencia de dos dgitos binarios, un circuito digital la hace con operaciones de suma en complemento a uno o dos. Para ilustrar este tipo de restas se analizar un ejemplo: 1) Se toma el sustraendo Sn y se complementa. 2) Al nmero complementado le sumamos la unidad. 3) El resultado ser el sustraendo negativo (Sn), el cual se sumar al minuendo Mn. 4) Deben de considerarse los bits de signo desde que se inicia la operacin hasta que finaliza. 5) En el resultado final existe un bit que no se considera.

Restas por Convenio Complemento a Uno. 1) Se toma el sustraendo Sn y se complementa (considerando su bit de signo). 2) Se suma el Sn al minuendo Mn. 3) Si se genera un acarreo final despus de la columna del bit de signo, se suma al resultado y se obtiene el resultado final.