Você está na página 1de 0

Electrnica Digital

Famlias Lgicas



1 de 18


Indce
Captulo 4 Familias Lgicas .................................................................................................................................2
CARACTERSTICAS PRINCIPAIS .........................................................................................................................2
ALIMENTAO.......................................................................................................................................................2
NVEIS LGICOS ...................................................................................................................................................2
NVEIS TTL................................................................................................................................................................2
Nveis CMOS...........................................................................................................................................................3
MARGEM DE RUDO..............................................................................................................................................3
DISSIPAO DE POTNCIA..................................................................................................................................4
TEMPO DE PROPAGAO....................................................................................................................................5
FAN-OUT.................................................................................................................................................................5
FAMILIA TTL (Transstor Transstor Logic).............................................................................................................6
SADAS TTL DE COLECTOR ABERTO............................................................................................................................7
PORTAS TTL TRISTATE (3 ESTADOS) ..........................................................................................................................9
SUBFAMLIA TTL DE BAIXA POTNCIA (SRIE 54L / 74L)................................................................................10
SUBFAMLIA TTL DE ALTA VELOCIDADE (SERIE 54H / 74H) ...........................................................................10
SUBFAMLIA TTL SCHOTTKY (SERIE 54S / 74S) ...............................................................................................10
SUBFAMLIA TTL LOW-POWER SCHOTTKY (SERIE 54LS / 74LS) ...................................................................11
SUBFAMLIA TTL ADVANCED SCHOTTKY (SRIE 54AS/ 74AS) ......................................................................12
SUBFAMLIA TTL ADVANCED LOW POWER SCHOTTKY (SRIE 54ALS / 74ALS)..........................................12
FAMLIA CMOS (Complementary Metal Oxide Semiconductor) ..........................................................................12
SRIE CMOS 4000A / 4000B................................................................................................................................12
SRIE 74C ............................................................................................................................................................13
SRIE 74HC (HIGH-SPEED CMOS) ....................................................................................................................13
SRIE 74 HCT (HIGH-SPEED CMOS-TTL COMPATIBLE)..................................................................................13
SRIE 74 AC E 74 ACT.........................................................................................................................................13
LIGAO ENTRE FAMLIAS LGICAS...............................................................................................................14
LIGAO (INTERFACE) CMOS-TTL....................................................................................................................15
LIGAO (INTERFACE) TTL-CMOS....................................................................................................................16


Electrnica Digital
Famlias Lgicas



2 de 18


Antes de nos referirmos s diferentes famlias lgicas de C.I., faremos o estudo dos parmetros e
caractersticas de funcionamento, como sejam os nveis lgicos das tenses, imunidade ao rudo, dissipao
de potncia, fan-out e tempos de propagao.




ALIMENTAO

A tenso nominal para os C.I. TTL (Transstor Transstor Logic) de + 5 V com uma variao
mxima de 5%, pelo que a alimentao s pode variar entre 4,75 V e 5,25 V.
Para C.l. CMOS (Complementary Metal-Oxide Semicondutor) a alimentao, que se aplica entre U
DD
e
GND, pode variar desde 3 a 18 V. Assumiremos para tenso nominal + 5 V, tal como sucede em TTL.



NVEIS TTL



C CA AP P T TU UL LO O 4 4 F FA AM MI IL LI IA AS S L L G GI IC CA AS S
C CA AR RA AC CT TE ER R S ST TI IC CA AS S P PR RI IN NC CI IP PA AI IS S
N N V VE EI IS S L L G GI IC CO OS S


Electrnica Digital
Famlias Lgicas



3 de 18


Para os circuitos TTL, a gama de valores da tenso de entrada que significam um nvel lgico BAIXO
varia de 0V a 0,8V. De igual forma, a gama de valores da tenso de entrada que significam um nvel lgico
ALTO varia de 2 V a 5 V. Os valores compreendidos entre 0,8 V e 2 V, porque produzem sadas imprevisveis,
uma vez que podem ser interpretados pelas portas lgicas quer como nvel ALTO quer como nveis BAIXO,
no so vlidos para uma correcta operao das portas.
Para a sada, os nveis de tenso so de 2,4 V para V
OH(min)
, que sempre superior mnima tenso de
entrada nvel ALTO, e de 0,4 V para V
OL(mx)
, que sempre inferior ao mximo valor da tenso de entrada, que
ainda interpretado como um nvel BAIXO.




Para Udd=5V



MARGEM DE RUDO
Os sinais elctricos esprios, que podem provocar tenses indesejveis entre os condutores elctricos,
designam-se por rudo. Existe um rudo de baixa frequncia como o das variaes da tenso de alimentao, e
um rudo de frequncia aleatria geralmente provocado por sinais em circuitos de comutao.
Entende-se por imunidade ao rudo a capacidade denotada por um circuito de suportar uma certa
variao da tenso de entrada sem que a sua sada mude de estado.
A medida da imunidade ao rudo de determinada porta designada por margem de rudo. A margem
de rudo, que se expressa em volts, pois o mximo valor do rudo que pode ser suportado por uma porta.
N N V VE EI IS S C CM MO OS S


Electrnica Digital
Famlias Lgicas



4 de 18

Atendendo primeira figura de nveis lgicos TTL, para portas TTL, poderemos verificar que existem
duas margens de rudo, respectivamente de nvel ALTO e de nvel BAIXO. Assim, teremos para margem de
rudo de nvel ALTO - V
NH
- e para margem de rudo de nvel BAIXO - V
NL
- respectivamente:




Para as mesmas margens de rudo, agora para CMOS e atendendo segunda figura anterior, teremos:



Pelo que se constata que as portas CMOS, tendo margens de rudo superiores face s TTL, so dotadas para
ambientes com nveis significativos de rudo.


DISSIPAO DE POTNCIA
Qualquer circuito necessita de certa potncia para poder realizar operaes. A dissipao de potncia
por porta expressa-se em (mW) e o produto da tenso de polarizao U
cc
pela corrente fornecida pela fonte
de alimentao porta l
cc
. Este valor da corrente depende do nvel lgico de sada da porta, pelo que existem
dois valores:

I
CCH
- corrente fornecida quando a sada da porta est no nvel ALTO
I
CCL
- corrente fornecida quando a sada da porta est no nvel BAIXO

A mdia destas correntes ser


vindo, para potncia mdia,


Como exemplo, para uma porta NAND TTL, I
CCH
= 4 mA e I
CCL
= 12 mA vir para l
cc
= (4+12) / 2 = 8
mA, pelo que a potncia mdia de dissipao por porta ser de 5 x 8 = 40 mW. Para um circuito 7400 e porque
contm 4 portas teremos para potncia dissipada total 40 x 4 = 160 mW.


Electrnica Digital
Famlias Lgicas



5 de 18

Num circuito digital, e porque existem muitas portas, necessrio ter em considerao o consumo de
potncia. Para o mesmo exemplo que tratamos, mas agora para um 74LS00 (Low-Schottky), o consumo por
porta ser de apenas 2 mW.

TEMPO DE PROPAGAO
Quando um sinal aplicado a um circuito lgico existe sempre um tempo finito, designado por tempo
de propagao, que medeia entre o instante em que a entrada se aplica o sinal e o instante em que a mudana
ocorre no nvel de sada.
Existem dois tempos de propagao:

t
PHL
- atraso entre a entrada e a sada, quando a onda de sada varia do nvel ALTO para o nvel BAIXO;
t
PLH
- atraso entre a entrada e a sada, quando esta varia do nvel BAIXO para o nvel ALTO.

Estes valores so medidos entre os instantes em que entradas e sadas alcanam 50% da sua
variao.
O tempo mdio de propagao calculado como a mdia dos dois tempos.



Como exemplo, refira-se que o Data Book TTL indica para um C.I. 7400 valores standard destes
tempos, t
PHL
= 7 ns e t
PLH
= 11 ns, do que resultaria um tempo mdio de 9 ns.
Os valores mximos para estes tempos de propagao que determinam a velocidade mxima de
operao com segurana que so de 15 ns e 22 ns, respectivamente.

FAN-OUT
O fan-out de uma porta indica qual o nmero mximo de entradas de portas do mesmo tipo que
podero ser ligadas a uma sada, sem que se altere o seu funcionamento.


Electrnica Digital
Famlias Lgicas



6 de 18

Expressa-se por um nmero e determina-se pelo quociente entre a corrente disponvel numa sada de
uma porta e a corrente necessria na entrada de cada porta.
Note-se que, quando uma sada est em nvel alto, fornece corrente s entradas das portas a que est
ligada, mas, se est no nvel baixo, ter que receber a intensidade de corrente. o que se mostra na figura
seguinte.



Para as portas TTL standard, so indicados os valores seguintes para as correntes:

I
OH
= 400 uA I
|H
= 40 uA I
QL
= 16 mA |
|L
= 1,6 mA

Para o valor do fan-out, obteremos:



Para os circuitos CMOS, e porque so utilizados transstores FET que possuem grandes resistncias,
cada entrada de uma porta carrega uma sada predominantemente pelo efeito capacitivo. Deste modo, as
correntes fornecidas e recebida por uma sada so as de carga e descarga da capacidade de entrada da cada
porta. O fan-out nos circuitos CMOS depender obviamente da frequncia de operao.




sem duvida a famlia mais popular em aplicaes. A porta bsica consiste numa porta NAND.
Surgem no mercado em duas verses, a militar, marcada por 54, que opera na gama de temperaturas
de -55 C a +125 C, e a comercial, marcada por 74, que opera na de 0C ate + 70 C.
Com o avano da tecnologia, esta famlia foi-se desdobrando, originando as seguintes subfamlias:


F FA AM MI IL LI IA A T TT TL L ( (T TR RA AN NS S S ST TO OR R T TR RA AN NS S S ST TO OR R L LO OG GI IC C) )


Electrnica Digital
Famlias Lgicas



7 de 18

- 54/74 TTL Standard
- 54L/74L TTL baixa potencia
- 54H / 74H TTL alta velocidade
- 54S / 74S TTL Schottky
- 54LS / 74LS TTL Schottky baixa potncia
- 54AS / 74AS TTL Advanced Schottky
- 54ALS / 74ALS TTL Advanced Low-power Schottky

Na figura est representada uma porta NAND de duas entradas. Vejamos o seu funcionamento:



Quando ambas as entradas so colocadas no estado ALTO, T
1
fica no condutor, pelo que a tenso no
colector fica no nvel ALTO, levando T
2
a saturar. A tenso em R
4
satura T
3
. O transstor T
4
fica ao corte, pois
no h corrente na sua base. O dodo D
3
garante que T
4
fica ao corte, quando T
2
e T
3
esto saturados. A sada
assume o nvel BAIXO.
Se uma ou mais entradas esto ao nvel BAIXO, pe T
1
condutor, pelo que o respectivo colector fica ao nvel
BAIXO. O transstor T
2
fica OFF, ficando o seu colector no nvel ALTO. T
4
conduz, assumindo a sada o nvel
ALTO. O transstor T
3
ficar no condutor. Os dodos D
1
e D
2
tm por funo proteger as entradas multiemissor
contra possveis tenses negativas que surjam na entrada.
O circuito de sada formado por R
3
, T
4
, D
3
e T
3
designa-se por totem pole.


SADAS TTL DE COLECTOR ABERTO

Os construtores indicam que uma porta 7000 standard pode fornecer at 55 mA. Se ligssemos duas
ou mais sadas TTL totem pole, entre si, ligao que se designa por wired-AND, e supondo que a sada da


Electrnica Digital
Famlias Lgicas



8 de 18

porta A est no estado ALTO e que a sada da porta B est no estado BAIXO, o transstor T
3
da porta B
representar uma carga muito baixa para o transstor T
4
da porta A, pelo que a corrente, tornando-se superior a
55 mA, leva destruio da porta. Esta situao ainda se agrava quando se efectua a ligao wired-AND de
mais de duas portas. Torna-se evidente que as sadas em totem pole no se adequam a ligaes wired-
AND.
Abaixo apresentam-se Sadas TTL totem pole ligadas wired-AND:



Criou-se um tipo especial de circuito, permitindo as ligaes wired-AND bem como a adequao do
funcionamento a tenses de alimentao diferentes de 5 V e que se designa por open colector (colector
aberto).
Estes circuitos so fabricados eliminando o transstor T
4
e o dodo D
1
, no existindo qualquer ligao
ao colector do transstor T
3
.
Para que funcionem, todas as portas so ligadas em paralelo, colocando-se exteriormente uma
resistncia pull-up entre o terminal de sada e + 5 V. O valor desta resistncia deve ser tal que garanta o
funcionamento dos circuitos dentro dos limites admissveis.

Configurao colector aberto, ligao
WIRED-AND de vrias portas:



Note-se que a simbologia IEEE/ANSI
utiliza o smbolo constitudo por um losango
sublinhado para identificar as sadas de colector
aberto.


Electrnica Digital
Famlias Lgicas



9 de 18

Na figura seguinte representam-se duas aplicaes evidenciando a utilizao de circuitos colector
aberto.



Na primeira situao utiliza-se o buffer de colector aberto 7406 que suporta tenses at 30 V, para alimentar
uma carga de elevada tenso, no caso uma lmpada. Na segunda situao, a sada de um 7405 utilizada
para accionar um led. A resistncia em srie serve para limitar a corrente ao mximo admissvel.


PORTAS TTL TRISTATE (3 ESTADOS)
As sadas tristate combinam as vantagens dos circuitos totem pole com as dos circuitos colector
aberto.
A configurao representada contm o arranjo totem pole que opera a velocidade elevada mas
possibilita a ligao wired-AND. Designam-se por tristate porque a sada pode assumir 3 estados: ALTO,
BAIXO e alta impedncia (High-Z).
Quando seleccionado para operar normalmente, o que imposto pelo nvel BAIXO na entrada de
ENABLE, a sada pode assumir os nveis ALTO ou BAIXO. Quando, por aplicao de um nvel ALTO a entrada
de ENABLE, se selecciona a operao de alta impedncia, a sada do circuito efectivamente desligada do
resto do circuito.
Inversor Tristate e circuito equivalente ao estado de alta impedncia



Verifique-se que quando a entrada de enable fica a nvel ALTO, T
3
e T
5
ficam OFF e como o dodo D
1

fica directamente polarizado, coloca tambm T
4
a OFF.


Electrnica Digital
Famlias Lgicas



10 de 18

A simbologia IEEE/ANSI utiliza o smbolo constitudo por um tringulo invertido para designar as sadas
tristate.
No mercado surgem circuitos buffer tristate que permitem o controlo da passagem de um sinal lgico
da entrada para a sada, como so os exemplos 74125 e 74126. Uma aplicao tpica consiste na ligao a
uma linha de dados comum.

SUBFAMLIA TTL DE BAIXA POTNCIA (SRIE 54L / 74L)
O circuito bsico essencialmente o mesmo circuito da srie TTL standard, excepto nos valores de
todas as resistncias que, por serem aumentados, impem um menor consumo. Uma porta desta srie tem
uma potncia mdia de dissipao de 1 mW e um tempo de propagao de 33 ns.
Esta srie tornou-se obsoleta com o surgir das mais recentes sries LS, ALS e CMOS, que dispem de
menores consumos de potncia e maiores velocidades de operao.

Porta NAND a) Srie 54L / 74L b) Srie 54H / 74 H




SUBFAMLIA TTL DE ALTA VELOCIDADE (SERIE 54H / 74H)
As principais modificaes consistem na existncia do par Darlington T
3
/ T
4
e na diminuio dos
valores das resistncias. O par Darlington aumenta a velocidade com que se pode interromper a corrente em
T4, conseguindo-se comutaes mais rpidas de um estado ao outro. Obtm-se tempos de propagao tpicos
de 6 ns e consumo por porta de 23 mW.
SUBFAMLIA TTL SCHOTTKY (SERIE 54S / 74S)
Esta famlia utiliza como elemento bsico o transstor Schottky que, evitando a saturao profunda,
reduz o tempo de comutao e aumenta a velocidade do circuito. As resistncias R
1
e R
3
so cerca de metade


Electrnica Digital
Famlias Lgicas



11 de 18

dos correspondentes TTL standard, o que leva a potncia consumida a cerca de 20 mW. O tempo de
propagao de cerca de 3 ns.
Transistores Schottky numa Porta NAND Schottky



SUBFAMLIA TTL LOW-POWER SCHOTTKY (SERIE 54LS / 74LS)
Encontrando-se um compromisso entre a velocidade e a potncia consumida, com o aumento dos
valores das resistncias, obtm-se esta srie popular. O transstor de entrada foi substitudo por dodos.
Para valores tpicos so referidos 10 ns para o tempo de propagao e cerca de 2 mW para dissipao
mdia de potncia.


Porta NAND tpica 74LS00









Electrnica Digital
Famlias Lgicas



12 de 18

SUBFAMLIA TTL ADVANCED SCHOTTKY (SRIE 54AS/ 74AS)
SUBFAMLIA TTL ADVANCED LOW POWER SCHOTTKY (SRIE 54ALS /
74ALS)
So verses das famlias S e LS provocadas pelos avanos tecnolgicos. Para valores tpicos de
potncias dissipada surgem 8,5 mW para os circuitos AS e cerca de 1 mW para os ALS. Para os tempos de
propagao, os circuitos AS tm cerca de 1,5 ns e os ALS 4 ns.
Do que ficou referido sobre os diversos circuitos TTL, apresentamos a sntese no quadro seguinte:







A designao desta famlia deve-se ao uso de transstores MOSFET de canal N e MOSFET de canal P.
Comparativamente com a famlia TTL, mais fcil de construir, ocupa muito menor espao e consome
muito menor potncia, o que a torna ideal para aplicaes em equipamentos portteis e possui um nvel mais
alto de imunidade ao rudo. Se ainda no substituiu por completo os circuitos TTL, isso fica a dever-se a sua
mais baixa velocidade de operao. No entanto, as mais recentes sries CMOS de alta velocidade competem
com os circuitos das sries 74 e 74LS.
Vamos focar algumas caractersticas das sries 4000, 74C, 74HC, 74HCT e ainda das mais recentes
74AC e 74ACT.
SRIE CMOS 4000A / 4000B
Foi introduzida pela Alemanha na dcada de 60. A corrente de sada no a mesma para todos os
circuitos. Os tempos de propagao vo depender da capacidade de carga. A srie 4000B est capacitada
para fornecer maior corrente de sada. Hoje ainda existem funes nestas sries que no dispem de
equivalente nas mais recentes.
F FA AM M L LI IA A C CM MO OS S ( (C CO OM MP PL LE EM ME EN NT TA AR RY Y M ME ET TA AL L O OX XI ID DE E S SE EM MI IC CO ON ND DU UC CT TO OR R) )


Electrnica Digital
Famlias Lgicas



13 de 18

SRIE 74C
uma srie compatvel pino a pino e funo a funo com os circuitos TTL que disponham dos
mesmos nmeros de marcao. Torna-se pois possvel substituir circuitos TTL pelos equivalentes CMOS. As
sadas destes circuitos so "bufferizadas".
SRIE 74HC (HIGH-SPEED CMOS)
Como se refere no prprio nome, a principal caracterstica consiste na elevada velocidade de
comutao. So compatveis com os circuitos TTL 74LS, mas no totalmente. Assim, enquanto os nveis de
sada de um circuito HC so compatveis com os nveis LS, o inverso no verdadeiro. Se ligssemos uma
sada LS a um HC, a sada do circuito HC seria indeterminada. A famlia seguinte surge para debelar este
problema.
SRIE 74 HCT (HIGH-SPEED CMOS-TTL COMPATIBLE)
ainda uma srie CMOS de elevada velocidade. A diferena, como j referimos, a total
compatibilidade de nveis de tenso com os circuitos TTL.
So circuitos com a gate de silcio o que, aliado aos restantes aspectos construtivos, dota esta srie
com elevadas qualificaes, de que se reala o facto de uma nica sada poder alimentar pelo menos 10
cargas TTL LS.
As caractersticas destes circuitos so compatveis com a srie LS, mas com muito menor consumo de
potncia.
SRIE 74 AC E 74 ACT
So as mais recentes inovaes dos circuitos CMOS. Os transstores de sada podem fornecer ou
receber 24 mA com tempos de propagao da ordem dos 5 ns. Hoje j se obtm tempos tpicos de propagao
de 3 ns, comparveis aos dos circuitos TTL da srie 74ALS.

* valor dependente da
frequncia de
utilizao






Electrnica Digital
Famlias Lgicas



14 de 18




Por diversificadas razes um sistema pode utilizar diferentes famlias lgicas. Iremos verificar como se
efectuam ligaes CMOS-TTL e TTL-CMOS.
Quando os circuitos de duas famlias lgicas forem ligados, os nveis alto e baixo do circuito driver
devem estar contidos nos nveis alto e baixo do circuito, que funciona como carga; se tal no suceder, so
necessrios deslocadores de nvel.

Se as correntes mximas fornecidas pelo circuito "driver" excederem as correntes do circuito que
funciona como carga, as duas famlias podem ser ligadas; se tal no suceder, so necessrios buffers para se
obter a necessria amplificao de corrente.



Na tabela seguinte indicam-se os valores tpicos de entrada e sada para as famlias TTL e CMOS,
para os casos extremos de funcionamento.



L LI IG GA A O O E EN NT TR RE E F FA AM M L LI IA AS S L L G GI IC CA AS S


Electrnica Digital
Famlias Lgicas



15 de 18

LIGAO (INTERFACE) CMOS-TTL

Da ltima tabela verifica-se que a tenso de sada CMOS V
OH
satisfaz os nveis requeridos pela
entrada TTL no estado alto V
IH
. Tambm se constata que a famlia CMOS fornece uma corrente I
OH
superior ao
valor exigido I
|H
pela entrada TTL.
No pois necessrio qualquer cuidado para efectuar a ligao CMOS-TTL no estado alto.
Constata-se da tabela que os circuitos TTL exigem uma corrente de entrada relativamente alta no
estado baixo, que varia de 100 uA a 2 mA. Assim, e porque as sries HC e HCT podem fornecer 4 mA, podem
facilmente servir de driver a qualquer srie TTL. No entanto, os circuitos da srie 4000B no podem servir de
driver a uma nica entrada de qualquer circuito das sries 74 ou 74AS.
Teramos aqui que recorrer a um buffer.


Problema:
Como determinar quantas entradas 74LS podem alimentar uma sada 74HC? Repita a questo para a srie
4000B.

Resoluo:

Da tabela retira-se para a srie LS, l
|L(max)
= 0,4 mA e para a srie HC o valor de l
OLmax)
= 4mA. Ento, o
circuito 74HC pode alimentar at 10 portas 74 LS, pois 4 / 0,4 = 10.
O circuito 4000B, que somente pode fornecer 0,4 mA, apenas pode alimentar uma porta 74 LS.

Observe a figura e indique se o circuito funciona.


Resoluo:

O circuito 74HC00 pode fornecer uma corrente de sada de 4 mA. Cada entrada das portas 74AS do
circuito necessita de 2 mA, o que perfaz 3 x 2 = 6 mA, o que, ultrapassando os 4 mA, nos indica que o circuito
no funcionar correctamente.


Electrnica Digital
Famlias Lgicas



16 de 18

Uma soluo para resolver este caso seria intercalar sada do circuito 74HC00 um circuito 74LS125
que sendo facilmente alimentado pela sada do circuito HC, fornecendo por sua vez 8 mA, alimentar
facilmente os trs circuitos AS que necessitam de 6 mA.

Um outro problema reside na necessidade de ligar a sada de um circuito CMOS alimentado a U
DD
= 15 V
a circuitos TTL. Aqui usamos um circuito deslocador de nvel, o 4050B, como se representa, que converte a
tenso elevada nos 5 V necessrios aos circuitos TTL.


LIGAO (INTERFACE) TTL-CMOS

Do exame da tabela constata-se que no existe qualquer problema nos valores das correntes
necessrios ao funcionamento dos circuitos CMOS, pois estes valores so significativamente inferiores aos que
as sadas TTL possibilitam.
Existe no entanto um problema nos valores das tenses. Todos os circuitos da srie TTL fornecem
uma tenso de sada V
OH(min)
demasiado baixa face ao valor V
|H(min)
exigido pelas entradas dos circuitos CMOS.
necessrio, nestes casos, elevar os nveis TTL para poderem ser aceites pelos circuitos CMOS,
como tambm necessria a utilizao de uma resistncia "pull-up", conforme se representa.



O valor da resistncia pull-up R
p
dever ser tal que:



Electrnica Digital
Famlias Lgicas



17 de 18



onde n representa o nmero de entradas de portas CMOS a serem alimentadas.
Um outro problema surge quando se pretende efectuar o interface com circuitos CMOS operando com
tenses elevadas.
Um dos mtodos de se conseguir os nveis exigidos e o uso de um circuito colector aberto, por
exemplo, o 7407, que dispe de uma sada com gama de variao de tenso de 30 V.

Uma porta TTL standard alimenta cinco portas HCMOS. Determine o valor mnimo da resistncia de
pull-up para U
cc
= 5 V.



Resoluo:

Da ltima tabela obtemos I
OL
= 16 mA e V
OL(Max)
= 0,05 V para a porta TTL, I
IL
= 1uA para as portas
74HC. Assumiremos V
OL(Max)
= 0, para assegurarmos que I
OL(max)
no ser excedido.

Ento:



O circuito seguinte uma mistura de tecnologias de C.I. ligadas umas as outras. Verifique se o circuito
est bem desenhado sob o ponto de vista de ligaes (interface) e em caso negativo efectue as necessrias
correces.



Electrnica Digital
Famlias Lgicas



18 de 18




Resoluo:

Anotamos por algarismos as correces que se tiveram que efectuar.

1 - Na porta NAND, a entrada no utilizada deve ligar-se utilizada, para melhorar a sensibilidade ao
rudo.

2 e 3 - necessrio acrescentar as resistncias pull-up nas ligaes de TTL a CMOS.


4 - Na ligao HCMOS a TTL AS, o fan-out da porta CMOS e de l
OL(max)
/ l
|L(max)
= 4 / 2 = 2, pelo que
este no foi ultrapassado, atendendo a que a porta NAND, com as entradas ligadas conjuntamente, actua
como uma unidade de carga no estado baixo. Esta situao, apenas vlida para portas NAND e AND deve-se
ao facto da soma das correntes I
|L
no variar quando uma ou mais entradas da porta esto ligadas a massa,
pois esta corrente vai dividir-se ou no pelas vrias junes condutoras. Note-se que o valor total de I
IL

imposto pelo valor da resistncia R, ligada a V
cc
.

5 - No que respeita ligao HCMOS a TTL (portas NOR) o fan-out de 2 foi ultrapassado, pois est a
accionar 4 entradas. Uma soluo consistir em utilizar uma segunda porta HCMOS em paralelo com a anterior
para que, ao dividir a carga pelas duas portas, o fan-out no seja ultrapassado. Resulta o circuito: