Você está na página 1de 13

LABORATRIO DE SISTEMAS DIGITAIS

Pr-relatrio referente a 11 Aula Prtica: Construo de bibliotecas VHDL com componentes parametrizveis.

Aluno(s): Esdras Vitor Silva Pinto Lucas Jordo Santos Prof. Maurcio Ferrari Santos Correia

1. Registrador de carga paralela


Um registrador de N bits um elemento capaz de armazenar uma palavra de N bits. Os registradores so construdos basicamente por flip-flops. A figura 1 mostra um registrador de quatro bits formado por quatro flip-flop D com carga paralela.

Figura 1: Um registrador de 4 bits, com carga paralela e sinal de carga.

Se o sinal carga estiver em nvel lgico 1, na borda de subida do sinal CK o nvel lgico das entradas D3,D2,D1 e D0 sero transmitidas para as sadas Q3,Q2,Q1 e Q0 respectivamente. Em outras palavras, se carga = 1, o registrador armazenara o nmero D3D2D1D0 quando houver uma borda de subida de CK.

1.1.

Cdigo VHDL

Figura 2: RTL Viewer do registrador com carga paralela


1

Disponvel em http://www3.iesam-pa.edu.br/ojs/index.php/computacao/article/viewFile/510/503

1.2.

Cdigo VHDL

Figura 3: Cdigo VHDL de um registrador de carga paralela de n bits

1.3.

Simulao

Figura 4: Simulao temporal do registrador de carga paralela de 4 bits.

Conforme pode ser visto na regio A da figura 4, se carregar = 0, ento as sadas do registrador manter o seu valor anterior. J na regio B, pode-se verificar que quando carregar = 1, na borda de subida do sinal clk o valor da entrada_load armazenado na sada do registrador.

2. Registrador de deslocamento
Um registrador de deslocamento tpico obtido utilizando-se um arranjo em cascata de flip-flops D, como mostrado na figura 5. O sinal de controle shitf/load tem a funo de determinar se o registrador ir carregar em suas sadas o valor presente na entrada paralela (Parallel input) ou deslocar a palavra que j se encontra armazenada no registrador.

Figura 5: Registrador de deslocamento com carga paralela

2.1. Cdigo VHDL

Figura 6: Cdigo VHDL de um registrador de deslocamento de n bits - Parte I

Figura 7: Cdigo VHDL de um registrador de deslocamento de n bits - Parte II

Na figura 8 mostrada a descrio dos sinais da entidade registrador_de_deslocamento (figura 7, linha 4). Sinal data_in shr clk_reg_desloc load_reg_desloc clear_reg_desloc rth_lft rot_palavra Descrio Entrada serial de dados 1 : Habilita deslocamento, 0 : desabilita. sinal de clock Load sncrono. Ativa alto. Clear sncrono. Ativa baixo. 1: Deslocar para esquerda , 0 : Deslocar para direita 1 : Rotacionar palavra armazenada, 0 : modo deslocamento

Figura 8: Descrio dos sinais de controle da entidade registrador_de_deslocamento

2.2.

RTL Viewer

Figura 9: RLT Viewer do registrador de deslocamento

2.3.

Simulao

Figura 10: Simulao temporal do registrador de deslocamento

3. Somadores
3.1. Cdigo VHDL

Figura 11: Cdigo VHDL de um somador de n bits

3. 3. RTL Viewer

Figura 12: RTL Viewer do somador para n = 4

3.4. Simulao

Figura 13: Simulao do somador

4. Deslocadores
4.1. Cdigo VHDL

Figura 14: Cdigo VHDL de um deslocador combinacional de n bits

4.2. RTL Viewer

Figura 15: RTL Viwer do deslocador combinacional de 4 bits

4. 3. Simulao

Figura 16: Simulao do deslocador combinacional para n = 4

5. Comparadores de magnitude e de igualdade


5.1. Comparador de magnitude 5.1.1. Cdigo VHDL

Figura 17: Cdigo VHDL de um comparador de magnitude de n bits

5.1.2. RTL Viewer

Figura 18: RTL Viewer do comparador de magnitude para n = 4

5.1.3. Simulao

Figura 19: Simulao do comparador de magnitude para n = 4

5.2. Comparador de igualdade 5.2.1. Cdigo VHDL

Figura 20: Cdigo VHDL de um comparador de igualdade de n bits

5.2.2. RTL Viewer

Figura 21: RTL Viewer do comparador de igualdade para n = 4

5.2.3. Simulao

Figura 22: Simulao do comparador de igualdade para n = 4

6. Contador ascendente/descendente
6.1. Cdigo VHDL

Figura 23: Cdigo VHDL de um contador ascendente/descendente de n bits Parte I

Figura 24: Cdigo VHDL de um contador ascendente/descendente de n bits Parte II

6.2. RLT Viewer

Figura 25: RTL Viewer do contador ascendente/descendente para n = 4

6.3. Simulao

Figura 26: Simulao do contador ascendente/descendente para n = 4

Figura 27: Simulao do contador ascendente/descendente para n = 4 (continuao)

7. Temporizador
7.1. Cdigo VHDL

Figura 28: Cdigo VHDL do temporizador

7.2. RTL Viewer

Figura 29: RTL Viewer do temporizador de n bits

7. 3. Simulao

Figura 30: Simulao do temporizador para n = 4

8. Banco de registradores
8.1. Cdigo VHDL

Figura 31: Cdigo VHDL de um banco com m registradores de n bits

8.2. RTL Viewer

Figura 32: RTL Viewer do banco de registradores para m = 4 e n = 8;

8. 3. Simulao

Figura 33: Simulao do banco de registradores para n = 4 e m = 4

Figura 34: Simulao do banco de registradores para n = 4 e m = 4 (continuao)