Seminario 1

Implementacin de Algoritmos en Hardware

Seminario 1: Iniciacin al entorno de trabajo (Quartus II y ModelSim-Altera) para lenguaje VHDL

1/3

Seminario 1

Implementacin de Algoritmos en Hardware

Objetivos:
Conocer/repasar el flujo de diseo con Quartus II para la sntesis de descripciones en VHDL Realizar simulaciones funcionales y temporales Configurar una FPGA

1. Introduccin
El lenguaje VHDL permite la descripcin de circuitos digitales para su simulacin o sntesis en dispositivos lgicos programables como CPLDs o FPGAs. Para estas tareas se utiliza un flujo de diseo jerrquico en el que de las descripciones proporcionadas en VHDL se van transformando en primitivas de bajo nivel. En la Figura 1 se muestran las etapas bsicas de desarrollo de sistemas con dispositivos lgicos programables. El diseador principalmente interviene en la especificacin del diseo y en su verificacin. El resto es tarea del entorno software de ayuda al diseo, por ejemplo Quartus II.

Figura 1: Flujo de diseo con Quartus II

La correcta descripcin de los sistemas digitales requiere no slo un correcto conocimiento de los lenguajes HDL de descripcin sino tambin de los entornos de sntesis, simulacin, anlisis temporal o programacin necesarios para nuestra tarea. En este seminario se pretende validar la experiencia del alumno con el entorno de diseo que utilizaremos en la asignatura: Quartus II y Modelsim.

2/3

Seminario 1

Implementacin de Algoritmos en Hardware

2. Tareas a realizar
En esta asignatura se parte de un grupo de trabajo interdisciplinar. Esto implica que la experiencia y grado de autonoma con el entorno de herramientas de Altera-Mentor pueda ser muy diferente. El objetivo es por tanto familiarizarse con el entorno y conseguir que todos los asistentes alcancen un nivel de conocimiento homogneo. La tarea a realizar en este seminario consistir en realizar uno de los tutoriales propuestos en la bibliografa para familiarizarnos con el entorno (disponibles en el Swad).

3. Bibliografa
Tarjeta DE2-115 http://www.terasic.com.tw/cgi-bin/page/archive.pl?No=502 http://www.altera.com/education/univ/materials/boards/de2-115/unv-de2-115-board.html Descargas desde Altera (pgina general con todos los paquetes disponibles) https://www.altera.com/download/dnl-index.jsp

Quartus II Web Edition Software 12.0sp2 Descarga e instalacin https://www.altera.com/download/software/quartus-ii-we/12.0sp2 Ms informacin en la web: - Tutoriales : http://www.altera.com/education/univ/software/unv-software.html Manual completo: http://www.altera.com/literature/lit-qts.jsp - Demos online: http://www.altera.com/education/demonstrations/online/design-software/onldesign-software-demos.html Tutoriales desde el men de ayuda: Help PDF Tutorials PDF Tutorial for VHDL Users ModelSim Altera Starter Edition Descarga e instalacin https://www.altera.com/download/software/modelsim-starter Ms informacin en la web: http://www.altera.com/education/univ/software/modelsim/unv-modelsim.html Tutoriales de referencia a) Tutorial introductorio de Diseo de sistemas digitales ver Swad.

b)Tutoriales de Altera, disponibles online (http://www.altera.com/education/univ/software/unvsoftware.html) . Se recomienda realizar al menos el primero y ltimo de los siguientes:
Quartus II Introduction Using the Library of Parameterized Modules (LPM) Using TimeQuest Timing Analyzer Introduction to Quartus II Simulation PDF PDF PDF PDF Design Files

3/3