UNI-FIEE 2010-2

UNIVERSIDAD NACIONAL DE INGENIERA FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

EXPERIENCIA N 3:
APLICACIONES DE CIRCUITOS ARITMETICOS Y LOGICOS PARA EL MANEJO DE DATOS, EMPLEANDO OPEN COLECTOR Y TRI-ESTATE

(INFORME PREVIO)

CURSO

LABORATORIO DE SISTEMAS DIGITALES I (EE- 635 -N )

PROFESOR

ROMERO GOYTENDIA, LUIS MIGUEL

ALUMNOS

CACHUAN FABIAN LUIS EUGENIO COAGUILA CHARAJA PABLO SANCHEZ CHINCHAY MICHAEL

20030169H 20020029I 20071031K

FECHA

19/10/2010

Pgina 1 de 29

UNI-FIEE 2010-2

I.- OBJETIVOS
Comprobar el funcionamiento de C.I de sumadores binarios de 4 bits y comparadores de magnitud de 4 bits, empleando compuertas O.C. y tri-state. Comprobar el funcionamiento de un manejador de 7 segmentos as como el display de 7 segmentos. Implementar circuitos combinacionales utilizando decodificadores, codificadores, multiplexores, demultiplexores y sumadores.

II. MATERIAL NECESARIO

Fuente de alimentacin (cargador de celular 5V). Circuitos integrados :Los utilizados en experiencias anterioresy los siguientes: 7448 (para 7 segmentos catodo ), 74LS283 (sumador binario), 74LS126 (tri-state), 3 A 8 DECODER MULTIPLEXOR 74LS138, 1 A 8 DATA SELECTOR MULTIPLEXOR 74LS151. Resistencias de 330 y 390 ohms W. Diodos leds. Display de 7 segmentos. Protoboards. Metros de cable telefnico para conexiones.

III. COMPENDIO TERICO

ESCALAS DE INTEGRACIN DE LOS CIRCUITOS LGICOS SSI, MSI Y LSI El esfuerzo de la industria electrnica en la miniaturizacin de sus equipos se ha visto compensado ampliamente con el descubrimiento de los circuitos integrados, en los que se ha conseguido construir miles de componentes dentro de la misma cpsula, cuyas dimensiones son similares a las de un simple -transistor. Pero la enorme reduccin de volumen no ha sido la nica ventaja por la que los circuitos integrados se han hecho indispensables en muchas industrias de vanguardia (militar, aeroespacial, medicina, etc.), sino que las que se resean a continuacin tienen tanta o mayor importancia: Reduccin de coste: Pues aunque el proyecto y los utillajes necesarios para fabricar un C.I son mucho ms costosos que los de un elemento clsico, como consecuencia del alto nmero de unidades que se hacen de cada tipo, el bajo precio del material base y la automatizacin del proceso, se tiene que algunos modelos de C.I resultan de un precio inferior al de un solo transistor. Aumento considerable de la fiabilidad: Un circuito integrado tiene una fiabilidad, en cuanto a funcionamiento y duracin, mucho mayor que otro circuito similar implementado con componentes

Pgina 2 de 29

UNI-FIEE 2010-2 discretos, no slo porque en este ltimo caso la fiabilidad depende de cada uno de los componentes que lo forman, sino tambin debido a: El esmerado estudio que exige el proyecto de un circuitos integrados. Las modernas tcnicas de fabricacin. La reduccin de longitud en las interconexiones. La menor influencia de la temperatura sobre los diversos componentes, por estar todos contenidos en una mnima superficie y afectarles por igual El encapsulado total de los componentes, que aumenta su proteccin. La respuesta de un circuito integrado es mucho ms rpida, pues el paso de la corriente depende de las longitudes de las interconexiones, que son mnimas. Reduccin importante de las capacidades parsitas que existen entre los componentes, a causa de su proximidad Reduccin de tiempo en la localizacin de averas, puesto que el sistema que ha de usarse es el de la sustitucin de los. circuitos integrados defectuosos, ya que es imposible su reparacin. Esta caracterstica lleva aparejada una formacin ms completa y terica de tcnicos electrnicos, as corno el uso de instrumental ms complejo. Reduccin de stocks para las reparaciones y montajes. Eliminacin de los posibles errores en el montaje e interconexin de componentes. Dado el bajo coste que en un circuitos integrados supone la fabricacin de transistores y diodos, stos se pueden utilizar con gran profusin, mejorando las especificaciones tcnicas de los circuitos.

Tambin hay que tener en cuenta al emplear los circuitos integrados que existen ciertas limitaciones e inconvenientes, entre los que se citan: Los valores de las resistencias y condensadores integrados no pueden superar ciertos mximos y, adems, con tolerancias importantes y coeficientes de temperatura pequeos; por este motivo, este tipo de componentes suelen quedar en el exterior del circuito integrado, aunque con las mejoras en los procesos de fabricacin constantemente se estn superando estas limitaciones. Dadas sus dimensiones, la potencia mxima que pueden disipar los circuitos integrados es reducida. Las grandes dificultades en la construccin de bobinas e inductancias en el circuitos integrados hacen que no sean integradas en la mayora de los casos. No es conveniente, dado el bajo -rendimiento, integrar en el mismo chip los dos tipos de transistores: PNP y NPN. En pases como Espaa, en los que se fabrican pocos circuitos integrados, y estn en la fase inicial de produccin (la mayora deben ser importados), es preciso escoger con cuidado los modelos con que se ha de trabajar, procurando que existan diferentes fuentes de suministro. La manipulacin de circuitos integrados exige instrumental y herramientas adecuadas. As, los soldadores especiales de punta fina, las pinzas extractoras, los desoldadores, los zcalos, las placas especficas de circuito impreso, osciloscopio de doble trazo, polmetro digital, Pgina 3 de 29

UNI-FIEE 2010-2 generador de funciones y sondas lgicas, deben ser, entre otros, los nuevos elementos que han de incorporarse al taller electrnico. 1.- ESCALAS DE INTEGRACION DE LOS CIRCUITOS LOGICOS SSI, MSI, LSI Y VLSI La rapidez del desarrollo tecnolgico ha dado lugar a que se puedan integrar simultneamente en un mismo dispositivo un nmero determinado de puertas entre s, que realizan una funcin concreta, as a principio de los aos sesenta lleg la aparicin del circuito integrado A partir de entonces se han ido mejorando las tcnicas de fabricacin de forma espectacular, hasta llegar a la actualidad, donde es posible encontrar en una superficie de algo ms de 1 cm cuadrado cientos de miles de puertas lgicas. Dependiendo del nmero de elementos puertas que se encuentren integrados en el chip se dice que ese circuito est dentro de una determinada escala de integracin. Las escalas que aqu vamos a tratar son las siguientes: SSI (Short Scale Integration): Es la escala de integracin mas pequea de todas, y comprende a todos aquellos integrados compuestos por menos de 12 puertas MSI (Mdium Scale Integration): Esta escala comprende todos aquellos integrados cuyo nmero de puertas oscila ente 12 y 100 puertas. Es comn en sumadores, multiplexores,... Estos integrados son los que se usaban en los primeros ordenadores aparecidos hacia 1970. LSI (Large Scale Integration): A esta escala pertenecen todos aquellos integrados que contienen ms de 100 puertas lgicas (lo cual conlleva unos 1000 componentes integrados individualmente), hasta las mil puertas. Estos integrados realizan una funcin completa, como es el caso de las operaciones esenciales de una calculadora o el almacenamiento de una gran cantidad de bits. La aparicin de los circuitos integrados a gran escala, dio paso a la construccin del microprocesador . Los primeros funcionaban con 4 bits (1971) e integraban unos 2.300 transistores; rpidamente se pas a los de 8 bits (1974) y se integraban hasta 8.000 transistores. Posteriormente aparecieron los microprocesadores de circuitos integrados VLSI VLSI: (Very Large Scale Integration) de 1000 a 10000 puertas por circuito integrado, los cuales aparecen para consolidar la industria de los integrados y para desplazar definitivamente la tecnologa de los componentes aislados y dan inicio a la era de la miniaturizacin de los equipos apareciendo y haciendo cada vez mas comn la manufactura y el uso de los equipos portatiles.

2.- CARACTERISTICAS GENERALES DE LAS PUERTAS INTEGRADAS Las caractersticas funcionales de los circuitos integrados a tener en cuenta en el proceso de diseo, montaje, comprobacin y uso, son las siguientes: 2.1 TENSION DE ALIMENTACION Y TOLERANCIA La tensin tpica de los circuitos de los circuitos integrados es de 5 v. Dicha tensin es comn en las series TTL, cuya tensin oscila entre 475 y 525 v, requiriendo de esta forma Pgina 4 de 29

UNI-FIEE 2010-2 una fuente de alimentacin bien filtrada y estabilizada. Las puertas CMOS poseen un margen de alimentacin mucho ms amplio (entre 3 y 18 v), y no requieren ni estabilidad ni ausencia de rizado en estas. 2.2 TEMPERATURA MAXIMA DE TRABAJO: Existe un intervalo de temperaturas para el cual est garantizado el funcionamiento de los circuitos integrados digitales: el intervalo "normal" de funcionamiento va de -40C a 85C para CMOS y de 0C a 70C en TTL (en ambos casos con indicativo 74). Existen, adems, series denominadas "militares" para aplicaciones que requieren mayor rango de temperaturas, de -55C a 125C se distinguen porque su numeracin empieza por 54 y su encapsulado es cermico. Ha de tenerse en cuenta que las caractersticas de una puerta lgica varan fuertemente con la temperatura; en general empeoran al aumentar la temperatura, lo cual se refleja en reduccin de los mrgenes de ruido y de la velocidad de trabajo y en aumento del consumo. El mismo circuito desprende calor, como consecuencia de la disipacin de la energa que utiliza en su funcionamiento, y causa una elevacin de su propia temperatura que, en ocasiones, puede ser importante. Por ello, el diseo de un sistema digital ha de tener en cuenta el rango de temperaturas en el que va a trabajar y, si es preciso, debe incluir un mecanismo de refrigeracin adecuado. Otra indicacin de temperatura que proporcionan los catlogos es el rango que soportan los circuitos integrados para su almacenamiento, que suele ser de -65C a 150C 2.3 FAN - OUT: Este trmino se emplea para indicar el mximo nmero de entradas que se pueden conectar a un determinado circuito. Est relacionado directamente con la mxima corriente que puede circular por la salida de un determinado circuito digital, expresada en unidad de carga (la corriente mxima que circula por una entrada de la puerta bsica de la familia lgica considerada). Si una puerta tiene un fan-out de 15 , lo que nos quiere decir es que no se pueden conectar ms de 10 entradas a esa salida (siempre de la misma familia) La familia lgica TTL tiene un fan-out de 10, mientras que la familia lgica CMOS tiene un fan-out de 50. 2.4 NIVELES DE TENSION DE ENTRADA Y SALIDA: Dada una determinada familia lgica con una alimentacin concreta, existirn una serie de valores de tensin para la entrada mediante los cuales sta podr discernir el valor de voltaje que por ella introduzca interpretndolo como nivel bajo, "0" lgico o nivel alto, "1" lgico.

Pgina 5 de 29

UNI-FIEE 2010-2 A la salida sucede igualmente, es decir, habr dos niveles de tensin que delimitarn el estado Alto o Bajo de ella. Cualquier valor comprendido entre +2,5 y la alimentacin (=+5V) aplicada a la entrada de una puerta lgica, sta lo interpretar como un "1" lgico. Por lo que existe un valor mnimo para la tensin del estado alto que denominamos VIHmin. (El valor mximo para el nivel alto en la entrada coincide aproximadamente con la alimentacin). Igual podemos decir que, cuando la tensin en una de sus entradas est comprendida entre 0 y +1,5 V., la puerta interpretar que se trata de un "0" lgico; por lo tanto existe un valor mximo de tensin a la entrada que representa un "0" lgico y que denominamos VILmax. Para la salida, en 0: una puerta que responde con un nivel alto ("1" lgico) el valor de la tensin estar comprendido entre +3 y +5V. Cuando el valor de la tensin de salida est comprendido entre 0 y +1 voltio, se interpreta que hay un "0" lgico, por lo que valor mximo a la salida para niveles bajos VOLmax es de 1V y entra dentro de los valores admitidos a la entrada como niveles bajos. Con un valor de tensin la entrada, comprendido entre +1,5 y +2,5 V no hay garanta de que la puerta lo interprete correctamente. A la salida, una puerta que d una tensin, comprendida entre +1 y +3 V no funciona de manera correcta dado que puede entregar un valor a la entrada de la siguiente puerta, dentro de un rango prohibido.

2.5 MARGEN DE RUIDO El ruido es un tema de vital importancia, que se debe tener presente en el diseo de sistemas electrnicos, tanto analgicos como digitales. En muchas ocasiones, el ruido es fuente de problemas para el diseador, ya que no es fcil conocer el origen del mismo y sus efectos sobre el equipo o sistema diseado. Se entiende por ruido toda perturbacin no voluntaria que pueda modificar de forma inadecuada los niveles de salida de un integrado, es decir, que aparezca en una salida un nivel de tensin alto cuando debera ser bajo o viceversa. Las fuentes de ruido ms importantes suelen ser: Ruido ambiental, radiado en las cercanas del sistema digital. Algunos ejemplos son: motores con escobillas, contactores, rels, mquinas de soldadura, etc. Ruido exterior al sistema digital, que se acoplan por la fuente de alimentacin. Picos en la alimentacin provocados por cambios bruscos de consumo. Por ejemplo, conmutaciones sobre lneas de alterna o continua con cargas fuertes. Ruido acoplado en conexiones o- lneas cercanas. Ruido producido por reflexiones y oscilaciones en lneas mal adaptadas. Los tipos de acoplo entre las fuentes de ruido y el circuito susceptible a l son: Acoplo por impedancia comn. Acoplo magntico o inductivo. Acoplo electrosttico Acoplo por radiacin El ruido se puede presentar en un sistema digital de dos formas: Pgina 6 de 29

UNI-FIEE 2010-2 Como una tensin de variacin aleatoria, pero con una cierta componente continua (o pulsos de larga duracin) que se suma algebricamente a los niveles de las tensiones del circuito sacando a stas de sus mrgenes permitidos Este tipo de ruido se denomina ruido en continua (D. C.) o analgico. Como impulsos de menor duracin que, segn su amplitud, pueden ser interpretados como niveles altos o como bajos. Este tipo de ruido, cuyo camino de acoplo suele ser capacitivo, se denomina ruido en alterna (A. C.).

En determinados casos, cuando el nivel de ruido es del orden de magnitud de la seal elctrica, esta puede llegar a ser enmascarada con el con-siguiente mal funcionamiento del circuito, como veremos a continuacin: Supongamos que a la salida de la puerta A, hay un "0" lgico, esto significa que la tensin en ese punto puede ser cualquier valor comprendido entre 0 y +1 Voltio, como a la entrada de la puerta B cualquier valor comprendido entre 0 y +1,5 Voltios. Lo interpreta como "0" lgico estara dentro del margen de seguridad, pero si la puerta A generase una cantidad de ruido mayor a 0,5 Voltios, o la entrada a la puerta B lo captase, significara esto que la entrada de la puerta B se encontrara con una tensin mayor de +1,5 Voltios que es la VILmax que nos garantiza el buen funcionamiento del circuito; luego podemos decir que el margen de ruido permitido (en las peores condiciones) es de 0,5 V. O lo que es lo mismo, la inmunidad al ruido para niveles bajos es de 0,5 V. Como el ruido puede hacer que la seal elctrica aumente o disminuya su valor como indica la figura anterior para un nivel alto de salida en la puerta A de +3 V est dentro del margen de entrada aceptado por la puerta B no estara garantizado, por lo que igualmente la inmunidad al ruido a nivel alto sera tambin 0,5 V. Resumiendo podemos decir que los mrgenes entre VOLmax, VILmax por un lado y VOHmin, VIHmin por otro han de ser lo ms grande posible posible al objeto de que un circuito sea lo ms inmune posible al ruido y tenga las mximas garantas de funcionamiento. 2.6 TIEMPO DE PROPAGACION MEDIO: Definimos como tiempo de propagacin el tiempo transcurrido desde que la seal de entrada pasa por un determinado valor hasta que la salida reacciona a dicho valor. vamos a tener dos tiempos de propagacin: Tplh = Tiempo de paso de nivel alto a bajo: es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 0 a 1. Tphl = Tiempo de paso de nivel bajo a alto: es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 1 a 0. Como norma se suele emplear el tiempo medio de propagacin, que se calcula como: Tpd = (Tphl + Tplh)/2 Pgina 7 de 29

UNI-FIEE 2010-2 2.7 DISIPACION DE POTENCIA Teniendo presente que los niveles de tensin de entrada y salida de los circuitos digitales pueden adoptar dos valores perfectamente definidos (L o H) y la disipacin de potencia para cada uno de estos dos estados es diferente, la disipacin de potencia en circuitos digitales se define bajo las condiciones de un ciclo de trabajo del 50 %; es decir, trabajando en un rgimen en que la mitad del tiempo hay niveles bajos y la otra mitad niveles altos. Si se llama PL, a la potencia disipada cuando hay un nivel bajo Y PH a la potencia disipada ante un nivel alto, se tendr que la potencia media total, PT, valdr: Cuanto menor sea el consumo por puerta lgica, para una determinada tecnologa de fabricacin, mayor ser el nmero de puertas que se podrn integrar sobre un mismo chip sin superar los lmites de disipacin del sustrato del mismo. De ah la importancia, para altas densidades de integracin, de que la disipacin de potencia sea lo menor posible. Desde el punto de vista global de un equipo digital, la potencia disipada es un parmetro importante (que depende del consumo de cada uno de los elementos que lo constituyen), que deber reducirse en la medida de lo posible, ya que ello supone minimizar los costos de refrigeracin, fuente de alimentacin y lneas de distribucin. En algunas tecnologas apenas existe consumo de energa cuando los niveles de tensiones no varan, pero s que existe cuando se producen transiciones de nivel alto a bajo o viceversa. En estos casos es comn distinguir entre disipacin de potencia en condiciones estticas (sin transiciones entre niveles) y en condiciones dinmicas (con transicin de niveles). En este ltimo caso la disipacin de potencia depende fuertemente de la rapidez de las transiciones de niveles, es decir, de la frecuencia de las seales involucradas. 3.- FAMILIA TTL La familia lgica transistor-transistor es la ms usada. Todos los fabricantes de cierta importancia tienen una lnea de productos TTL y, en general, los Cl TTL son producidos por casi todas las compaas. La familia TTL consta a su vez de las siguientes subfamilias: TTL estndar TTL de baja potencia o bajo consumo TTL de alta velocidad TTL Schottky TTL Schottky de baja potencia

TTL es estandar El circuito funciona con una alimentacin nica de + 5V, 5 % y es compatible con todos los circuitos de otras subfamilias TTL, as como tambin con la familia lgica DTL. Tiene un retraso tpico de 10 ns, temperatura de trabajo de 0C a 70C, fan-out de 10, margen de ruido en estado 0 y en 1 de 400 mV, una potencia de disipacin de 10 mW or puerta y una frecuencia maxima para los

Pgina 8 de 29

UNI-FIEE 2010-2 flip-flop de 35 MHz. Corresponde a la serie SN 54174 de Texas, conocida y utilizada mundialmente. TTL de baja potencia " LPTTL, serie 54174 L) Tiene un retraso de propagacin tpico de 33 ns, una potencia de consumo por puerta de 1 mW y una frecuencia mxima de 3 MHz de funcionamiento para los flip-flop. Su empleo se especializa en aplicaciones de bajo consumo y mnima disipacin. TTL de alta velocidad (HTTL, Serie SN 54 H174 H) Los parmetros tpicos de esta subfamilia son: retraso en la propagacin por puerta de 6 ns, consumo de 22 mW por puerta y frecuencia operativa mxima de flip-flop de 50 MHz. TTL Schottky" (STTL, Serie SN 54 S/74/S) El circuito TTI, Schottky ha sido uno de los ms recientes desarrollos y constituye el ms rpido de las subfamilias TTL, aproximndose su velocidad a la familia lgica ECL. Se caracterizan por su rapidez, ya que no almacenan cargas y porque son muy sencillos de fabricar. El circuito es similar al TTL de alta velocidad, pero la base de cada transistor est conectada al colector a travs de un diodo de Schottky. El diodo acta como desviador de] exceso de corriente de base cuando el transistor se activa, y guarda una carga almacenada, evitando la saturacin de los transistores. La ausencia de-una carga almacenada reduce el tiempo del cambio del transistor y aumenta la velocidad del circuito. La subfamilia Schottky tiene una propagacin tpica de 3 ns, un consumo de 19 mW y una frecuencia mxima de flip-flop de 125 MHz. TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS) El circuito TTL Schottky de baja potencia es el mas reciente de la familia TTL y con l se ha intentado llegar a un compromiso entre la velocidad y la potencia consumida.. Tiene una propagacin tpica de 10 ns (igual que la TTL estndar) y un consumo por puerta de slo 2 mW, con una frecuencia mxima de flip-flop de 35 MHz. 4.- FAMILIA CMOS La familia lgica de MOS complementarios est caracterizada por su bajo consumo. Es la ms reciente de todas las grandes familias y la nica cuyos componentes se construyen mediante el proceso MOS. El elemento bsico de la CMOS es un inversor. Los transistores CMOS tienen caractersticas que los diferencian notablemente de los bipolares: Bajo consumo, puesto que una puerta CMOS slo consume 0,01 mW en condiciones estticas (cuando no cambia el nivel). Si opera con frecuencias elevadas comprendidas entre 5 y 10 MHz, el consumo es de 10 mw. Los circuitos CMOS poseen una elevada inmunidad al ruido, normalmente sobre el 30 y el 45 % del nivel lgico entre el estado 1 y el 0. Este margen alto slo es comparable con el de la familia HTL. Pgina 9 de 29

UNI-FIEE 2010-2 Con las ventajas reseadas, la familia CMOS se emplea en circuitos digitales alimentados por bateras y en sistemas especiales que tienen que funcionar durante largos perodos de tiempo, con bajos niveles de potencia. La elevada inmunidad al ruido es la ventaja principal para su aplicacin en los automatismos industriales. Las desventajas que sobresalen en la familia CMOS son su baja velocidad, con un retardo tpico de 25 a 50 ns o ms, especialmente cuando la puerta tiene como carga un elemento capacitivo; tambin hay que citar que el proceso de fabricacin es ms caro y complejo y, finalmente, la dificultad del acoplamiento de esta familia con las restantes. Una caracterstica muy importante de la familia CMOS es la que se refiere al margen de tensiones de alimentacin, que abarca desde los 3 a los 15 V, lo que permite la conexin directa de los componentes de dicha familia con los de la TTL, cuando se alimenta con 5 V a los circuitos integrados CMOS. La serie 4000 de circuitos integrados CMOS es muy popular y consta, entre otros, de los siguientes modelos. 4000 Dos puertas NOR de 3 entradas y un inversor. 4001 4 puertas NOR de 2 entradas. 4002 2 puertas NOR de 4 entradas. 4011 4 puertas NAND de 2 entradas. 4012 2 puertas NAND de 4 entradas. 4013 2 biestables tipo D. 4015 2 registros de desplazamiento de 4 bits. 4017 Divisor-contador de dcadas con 10 salidas. 4020 Contador binario de 14 etapas. 4023 3 puertas NAND de 3 entradas. 4025 3 puertas NOR de 3 entradas. 4027 2 biestables J-K. 4028 Decodificador BCD/decimal. 4035 Registro de desplazamiento con entrada serie/paralelo y salida paralelo. 4042 4 registros D. 4043 4 RS con puertas NOR. 4044 4 RS con puertas NAND. 4049 6 buffer inversores. 4051 Multiplexor/demultiplexor analgico de 8 canales. 4052 2 multiplexores/demultiplexores de 4 canales. 4068 Una puerta NAND de 8 entradas. 4069 6 inversores. 4070 4 puertas EOR de 2 entradas. 4071 4 puertas OR de 2 entradas. 4072 2 puertas OR de 4 entradas. 4081 4 puertas AND de 2 entradas. Pgina 10 de 29

UNI-FIEE 2010-2 Dentro de la familia CMOS, se ha citado la serie 4000, que se caracteriza por tener una tensin de alimentacin de 3 a 18 V, un consumo por puerta de 2,5 nW y un tiempo de propagacin por puerta de 40 ns. En el mismo grupo hay dos subfamilias, cada vez ms empleadas, que son: HCMOS (CMOS de Alta Velocidad), con tensin de alimentacin entre 2 y 6 V, consumo de 2,5 nW y tiempo de retraso de 9 ns. Es la serie 74HC. HCMOS (CMOS de alta velocidad y compatible con TTL), con tensin de alimentacin de 5 V, consumo de 2,5 nW y tiempo de retraso por puerta de 9 ns.. Es la serie 74HCT.

As como cuando se trabaja con puertas TTL si una entrada no utilizada se deja sin polarizar acta como entrada con nivel alto, en las de tecnologa CMOS se deben de unir directamente a la alimentacin o a masa, segn se desee se comporten con nivel alto o bajo, respectivamente. A continuacin se exponen los valores ms relevantes de los parmetros de la familia CMOS, alimentada a 5 V, y los de la TTL. FAMILIA TTL C-MOS +3 a +15 50 1 10

Alimentacin + (voltios) +5 FAN-OUT Inmunidad al ruido (v) Mx. Frecuencia (MHz) 10 0,4 35

SUMADORES
Antes de empezar quisiera recordarles las compuertas XOR (el smbolo de la operacin es un signo de ms circunscrito pero por comodidad usaremos aqu el para no tener que agregar una imagen cada vez que se requiera mostrar el signo. OJO no es una convencin natural, me lo acabo de inventar por comodidad).La XOR u OR exclusivo es parecida a la OR con la nica diferencia que para cuando sus entradas son ambas 1 la salida es cero (por eso lo de exclusivo). La funcin XOR pude por supuesto ser presentado con compuertas AND, OR y NOT. Por ejemplo, la funcin F = A B (Lase A XOR B), es tambin F = A'B+AB'. Existe tambin la compuerta XNOR o NOR exclusivo que es la funcin negada de la XOR. El smbolo de sta es un punto en el centro de un crculo. La funcin F= A XNOR B tiene su equivalencia en F = AB+A'B'. Recuerden que los diagramas de las compuertas XOR y XNOR son:

Pgina 11 de 29

UNI-FIEE 2010-2

respectivamente. Dicho sto, empecemos por hablar del semisumador. El circuito semisumador (o H.A. Por Half Adder) es aquel que realiza la suma de dos bits SIN tomar en cuenta algn posible acarreo previo. Digamos que A y B son los bits a sumar, que S es la suma de ellos y que Co es el bit de acarreo de salida, la tabla de la verdad de este circuito es: A 0 0 1 1 B 0 1 0 1 S 0 1 1 0 Co 0 0 0 1

Vemos entonces que Co(A,B)=(3) y que S(A,B)=(1,2). Resolviendo estas funciones obtenemos que: Co = AB y S = A'B + AB'. Si ven la ltima funcin se dar cuenta de por qu razn les habl antes de la compuerta XOR. O sea, que S=AB. La diagramacin de este circuito es:

Pgina 12 de 29

UNI-FIEE 2010-2 Ok. Pero este circuito nos servira como sumador de un slo bit (o para el bit menos significativo de una suma) pero en realidad es de poca utilidad para sumas de varios bits. En los casos que se requiera un sumador de varios bits, se hace uso de un Sumador Completo (F.A. Por Full Adder). Veamos entonces como sera un sumador completo de 1 bit (lo que es el IC 7480 internamente). Digamos que A y B son los bits a sumar, que S es la suma de ellos, que Ci es el acarreo de entrada y que Co es el bit de acarreo de salida, la tabla de la verdad de este circuito es:

Ci 0 0 0 0 1 1 1 1

A 0 0 1 1 0 0 1 1

B 0 1 0 1 0 1 0 1

Co 0 0 0 1 0 1 1 1

S 0 1 1 0 1 0 0 1

Analicen la tabla y corrobrenla. De la tabla observamos que: Co(Ci,A,B)=(3,5,6,7) y que S(Ci,A,B)=(1,2,4,7). O sea que Co=A'BCi+AB'Ci+ABCi'+ABCi y S=A'B'Ci+A'BCi'+AB'Ci'+ABCi. Simplificando vemos que: Co=AB+ACi+ BCi y que S=Ci'(A'B+AB')+Ci(A'B'+AB), como (A'B'+AB)=(A'B+AB')'=(AB)' (XOR es una XNOR negada), si cambiamos las variables (para verlo fcil) y hacemos (AB)=T => S=Ci'T+CiT' => S = CiT , entonces S=CiAB Si doble negamos la funcin del acarreo de salida para implementar con compuertas NAND, obtendramos la funcin Co=[(AB)'(ACi)'(BCi)']' y el diagrama del circuito se vera:

Pgina 13 de 29

UNI-FIEE 2010-2

Este es un sumador completo de un bit, el mismo implementado en el IC 7480. En forma de bloque veramos algo como:

Estas implementaciones son hechas con puras compuertas y los IC's usados usan menos de 10 de ellas por lo que estos sumadores son a nivel de SSI. Si queremos construir un sumador de, por ejemplo, 4 bits, deberemos poner en cascada cuatro sumadores completos de un bit tal como se muestra a continuacin:

Pgina 14 de 29

UNI-FIEE 2010-2 Esto no es ms que el IC 7483 (que es un sumador a escala MSI debido al nmero de compuertas que ste usa). El IC7483 es algo como:

y estos sumadores a su vez tambin pueden ser organizados en cascada para implementar sumadores de 8, 12, 16, ... 4n, bits. El acarreo de entrada del primer sumador (quien incluir el bit menos significativo) debe ir a tierra para indicar el cero. Recuerden, cuando la implementacin se hace con puras compuertas lgicas, el tipo de circuito integrado usado tiene nivel de integracin SSI. Puedo disear un circuito con 30 compuertas lgicas, pero por el slo hecho de usar slo compuertas, estamos realizando la implementacin a nivel SSI. Si en nuestro circuito usamos, adems de las compuertas, tambin IC's como el sumador de 4 bits IC7483, estamos haciendo una implementacin que usa tecnologa a nivel MSI. O sea, que si les digo que diseen un sumador BCD a nivel SSI quiere decir que pueden usar nica y exclusivamente chips de compuertas lgicas como el 7400, 7408, etc pero si les digo que pueden realizar su implementacin a nivel MSI, quiere decir que pueden incluir IC's como por ejemplo el 7483 en su diseo.

DECODIFICADORES Y CODIFICADORES

Los sistemas digitales contienen datos o informacin que est en alguna forma de cdigo binario, los cuales se operan de alguna manera. En este tema se examinan circuitos combinatorios, cuyas aplicaciones incluyen: Cambio de datos de una forma a otra. Tomar datos y enviarlos a uno de varios destinos. Muchos de los circuitos lgicos que cumplen estas funciones estn ahora como circuitos integrados MSI. Por esta razn, no nos concentraremos en el diseo de estos circuitos, sino que investigaremos cmo se usan solos o en combinacin, para cumplir varias operaciones sobre datos digitales. Las operaciones que se discuten son: Decodificacin y codificacin.

Pgina 15 de 29

UNI-FIEE 2010-2 DECODIFICADORES Un decodificador es un circuito combinacional que convierte la informacin binaria de n lneas de entradas a un mximo de 2n lneas nicas de salida. Para cada una de las combinaciones de entrada slo una de la salidas estar activada con un 1 (para cuando es lgica positiva) y todas las otras salidas estarn en 0. Muchos decodificadores se disean para producir salidas activas con un 0 (lgica negativa donde la salida seleccionada es 0 mientras que las otras son 1). Esto ltimo se indica siempre por la presencia de pequeos crculos en las lneas de salida del diagrama del decodificador y sto es de gran utilidad a la hora de disear circuitos debido a que los decodificadores son muy usados para direccionamiento de perifricos donde dichos perifricos tienen una lnea de habilitacin (indicada con una E por ENABLE) que regularmente es de lgica negativa (indicada con el crculo en la entrada o con la ralla sobre la E). Si la informacin decodificada tiene condiciones no usadas o irrelevantes, entonces el decodificador tendr menos de 2n salidas como es el caso del decodificador BCD a decimal que tiene 4 bits de entrada (necesarios para expresar los nmeros BCD) y slo 10 lneas de salida. Es interesante comentar que en algunos decodificadores de este tipo cuando se agrega a la entrada un cdigo que no es BCD vlido ninguna de las salidas se activa. Recuerden que en todo caso SLO UNA SALIDA ESTAR ACTIVA. La siguiente figura muestra un decodificador de 3 entradas y 23 = 8 salidas. Observen que la nica diferencia significativa con respecto al demultiplexor es que no tiene la lnea de entrada caractersticas de ellos. Este decodificador se le conoce como Decodificador Binario a Octal (o Convertidor de Binario a Octal o incluso decodificador de 3 a 8).

Este circuito muestra el decodificador con salida positiva. Si lo quisiramos con salida negativa los integrados a la salida deberan ser compuertas NAND. Se observa con facilidad (si lo desea haga la tabla de la verdad) que este decodificador tendr nicamente una salida activa a la vez. OBSERVE

Pgina 16 de 29

UNI-FIEE 2010-2 que cada una de las salidas corresponde al trmino mnimo de la entrada. Esta caracterstica es muy til a la hora de implementar funciones lgicas con decodificadores. En general, los decodificadores tienen n lneas de entradas y 2n lneas de salida y de estas ltimas slo estar activa aquella que sea el trmino mnimo (y slo ella ya que las salidas son mutuamente exclusivas) representado por la entrada. CODIFICADORES Un codificador, en cambio, tiene un nmero de lneas de entrada, de las cuales slo una es activa (ya sea con lgica positiva o negativa) en un tiempo dado y produce un cdigo de salida de N bits, dependiendo de cul entrada est activa. O sea, el codificador hace el proceso contrario del decodificador. Se vio que un decodificador binario a octal acepta un cdigo binario de entrada de 3 bits y activa una y slo una de las 8 lneas de salida. Un codificador octal a binario opera de la manera opuesta. Acepta ocho lneas de entrada y produce un cdigo de 3 bits a la salida. Hagamos la tabla de la verdad, concluyamos cuales son las funciones y luego veamos el grfico que nos muestra esta implementacin a nivel SSI de este circuito:

Entradas

Salidas

A0 A1 A2 A3 A4 A5 A6 A7 O2 O1 O0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

De esta tabla podemos concluir que: O2 = A4 + A5 + A6 + A7 O1 = A2 + A3 + A6 + A7 Pgina 17 de 29

UNI-FIEE 2010-2 Y O0 = A1 + A3 + A5 + A7

Por lo que el esquemtico queda:

Se supone que una y slo una de las entradas es 1 a la vez, as que slo hay 8 condiciones posible de entrada. El circuito est diseado de tal manera que cuando A0 es 1, se genera a la salida el cdigo binario 000. Cuando A1 es 1, se genera el cdigo binario 001, cuando A2 es 1, se genera el cdigo binario 010 y as sucesivamente. El diseo del circuito es muy simple, puesto que involucra analizar cada bit de salida y determinar para cules casos de entrada ese bit es 1 y luego pasar los resultados por una compuerta OR. Por ejemplo, la tabla funcional muestra que O0 (que es el bit menos significativo del cdigo de salida) debe ser 1 cuando cualesquiera de las entradas A1, A3, A5 o A7 sean 1. Se observa tambin que que la entrada A0 no se usa nunca ya que cuando este bit es uno todas las salidas deben ser cero, pero resulta que si todas las entradas son cero (indicando que no hay un nmero octal a la entrada, por ejemplo) todas las salidas del circuito tambin sern cero. Esto genera una discrepancia que puede ser solventada agregndole otra salida al circuito que se activar nica y exclusivamente cuando todas las entradas sean cero y de esta forma indicarnos cuando se cumple esa condicin (fcilmente implementable con una OR). Por otro lado est la posibilidad de que haya ms de un uno en la entrada (una situacin invlida pero por 'x' o por 'y' posible). Las implementaciones integradas de codificadores resuelven este problema agregando un circuito de alta prioridad para estos casos. La alta prioridad lo que hace es que si el uno de la posicin cero est activo, asume que el nmero a la salida es el cero sin importar lo que exista en el resto de las entradas. Si el la posicin cero est en cero la la uno en uno entonces a la salida habr un uno sin importar el resto de la entrada y as sucesivamente. Como ejercicio, disee un circuito codificador de 4 a 2. La salida deber ser cero (00) en el caso que no hay ninguna entrada al codificador (cuando la entrada tiene puros ceros), en todos los casos que no sean vlidos (cualquier caso que tenga ms de un uno) y cuando la entrada es propiamente la que corresponde al cero (I0=1) . Para solventar la discrepancia agregue otra salida al circuito que ser uno cuando la entrada si sea vlida.

MULTIPLEXORES Y DEMULTIPLEXORES
Pgina 18 de 29

UNI-FIEE 2010-2

MULTIPLEXOR(MUX)
Un MULTIPLEXOR o SELECTOR DE DATOS es un circuito lgico que acepta varias entradas de datos y permite que slo una de ellas pase a un tiempo a la salida. El enrutamiento de la entrada de datos hacia la salida est controlado por las entradas de SELECCIN (a las que se hace referencia a veces como las entradas de DIRECCIN). La Figura 9 , muestra el diagrama general de un multiplexor. En este diagrama las entradas y salidas se dibujan como flechas gruesas para indicar que pueden ser una o ms lneas. El multiplexor acta como un conmutador multiposicional controlado digitalmente, donde el cdigo digital aplicado a las entradas de SELECCIN, controla cules entradas de datos sern conmutadas hacia la salida. Por ejemplo, la salida Z ser igual a la entrada de datos I0 para algn cdigo de entrada particular de SELECCIN; Z ser igual I1 para otro cdigo particular de SELECCIN de entrada y as sucesivamente. Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexin o multiplexaje.

La Figura 10, muestra la circuitera lgica para un multiplexor de dos entradas (o dos canales) con entradas de datos A y B y entrada de SELECCIN S. El nivel lgico aplicado a la entrada S determina cul compuerta Y se activa, para que su entrada de datos pase a travs de la compuerta O a la salida Z. Visto de otra manera, la expresin booleana para la salida se obtiene de la siguiente tabla funcional:

Pgina 19 de 29

UNI-FIEE 2010-2

Seleccin Salida S Z 0 1 B A

Z = A S + B S' Con S=0, esta expresin se hace: Z=A 0+B 1=B lo cual indica que Z ser idntico a la seal de entrada B, la cual puede ser un nivel lgico fijo o una seal lgica variable con el tiempo. Con S=1, la expresin se hace: Z=A 1+B 0=A Mostrando que la salida Z ser idntica a la seal de entrada A.
. . . .

DEMULTIPLEXOR
Un multiplexor toma varias entradas y transmite una de ellas a la salida. un DEMULTIPLEXOR toma una sola entrada y la distribuye sobre varias salidas. La Figura 14, muestra el diagrama general para un demultiplexor. Las flechas grandes para entradas y salidas pueden representar una o ms lneas. El cdigo de entrada SELECCIN determina a cul salida ser transmitida la entrada de DATOS. En otras palabras, el demultiplexor toma una fuente de datos de entrada y la distribuye en forma selectiva a 1 de N canales de salida.

Pgina 20 de 29

UNI-FIEE 2010-2

La Figura 15, muestra el logigrama para un demultiplexor que distribuye una lnea de entrada a ocho lneas de salida. La sola lnea de entrada de datos I se conecta a todas las ocho compuertas Y, pero una sola de ellas ser capacitada por las lneas de entrada SELECCIN. Por ejemplo, para S2S1S0=0 0 0, slo una compuerta Y ser habilitada y la entrada de datos I aparecer en la salida O0. Para otros cdigos de SELECCIN, la entrada I estar presente en otras salidas. El demultiplexor de la Figura 15, es realmente una modificacin del circuito decodificador de la Figura 2. Si se aade una cuarta entrada a todas las compuertas decodificadoras, esta entrada puede usarse como la entrada comn de datos I y las entradas A, B y C pueden servir como las lneas de seleccin. Muchos decodificadores proveen esta entrada comn extra (llamada generalmente la entrada HABILITADORA), as el DECODIFICADOR puede usarse tambin como un
DEMULTIPLEXOR

Pgina 21 de 29

UNI-FIEE 2010-2

COMPARADORES
Los circuitos comparadores son sistemas combinacionales que comparan la magnitud de dos nmeros binarios de n bits e indican cul de ellos es mayor, menor o s existe igualdad entre ellos. Existen varias configuraciones de circuitos de un nivel sencillo a uno ms complejo para determinar relaciones de magnitud. Comparador de Magnitudes de un Bit La comparacin de dos bits se puede realizar por medio de una compuerta OR exclusiva o una NOR exclusiva. La salida del circuito es 1 si sus dos bits de entrada son diferentes y 0 si son iguales. La figura 3.8.1. muestra el circuito comparador de dos bits.

Figura 3.8.1. Comparador de magnitudes de un bit Comparador de Magnitudes de Dos Bits Los nmeros A y B de dos bits en orden significativo ascendente a descendente se ordenan de la siguiente forma: A = A1A0 B = B1B0 En un comparador de dos bits se utilizan dos compuertas OR Exclusiva. El comparador se muestra en la figura 3.8.2. Los bits ms significativos se comparan en la compuerta 1 y los dos menos significativos en la compuerta 2. En el caso de nmeros iguales, los bits tambin son iguales, teniendo como salida en cada XOR el valor 0. Cada XOR se invierte y la salida de la compuerta AND tendr un 1. En nmeros diferentes, los bits sern diferentes y la salida de cada XOR ser 1.

Pgina 22 de 29

UNI-FIEE 2010-2

Figura 3.8.2. Comparador de magnitudes de dos bits. Comparador de magnitudes de cuatro bits En el diagrama 3.8.3. se muestra un comparador de magnitud de cuatro bits. Las entradas son A y B y las salidas son las tres variables binarias A>B, A=B y A<B. Escribiendo los coeficientes de los nmeros A y B en orden significativo de ascendente a descendente: A = A3A2A1A0 = Ai+3Ai+2Ai+1Ai B = B3B2B1B0 = Bi+3Bi+2Bi+1Bi

Figura 3.8.3. Comparador de magnitudes de cuatro bits. Salida A=B Los dos nmeros son iguales si todos los nmeros del mismo peso son iguales, es decir A3=B3, A2=B2, A1=B1 y A0=B0. La igualdad de los nmeros Ai y Bi se determina comparando los coeficientes segn el valor 0 1 para los dos bits. En la comparacin se emplea la variable yi. Esta variable binaria es igual a 1 si los nmeros de entrada A y B son iguales, de lo contrario ser igual a 0. Por consiguiente, la comparacin de dos bits en la posicin i de un nmero, est dada por: yi (Ai=Bi) = AiBi + AiBi = (AiBi)' Por ejemplo, s A3 = 1 y B3= 1; y3 ser igual a y3 = A3B3 + A3B3 = 11 + 11 = 1 pero s A3 = 1 y B3= 0 ; y3 = A3B3 + A3B3 = 10 + 01 = 0. La comparacin se realiza para el resto de los ceficientes Ai y Bi. El nmero A ser igual a B s se cumple la condicin yi=1 para todos los coeficientes, es decir una operacin AND: (A=B) = y3y2y1y0 Pgina 23 de 29

UNI-FIEE 2010-2 La variable binaria A=B es igual a 1 solamente si todos los pares de dgitos de los nmeros son iguales. Salidas A>B y A<B La comparacin en este caso se comienza desde el bit ms significativo. Los dgitos se comparan uno a uno y si estos son iguales se prueba con el siguiente par de bits menos significativos. La comparacin continua hasta que se encuentra un par de dgitos desiguales. En la posicin donde se encuentre un uno en A y un 0 en B se puede afirmar que A>B. Por el contrario, s A es igual a 0 y B igual a 1 entonces A<B. La funcin corrresondiente a cada salida es: (A>B) = A3B3 + y3A2B2 + y3y2A1B1 + y3y2y1A0B0 (A<B) = A3B3 + y3A2B2 + y3y2A1B1 + y3y2y1A0B0 Ejemplo Comparar los nmeros binarios A = A3A2A1A0 = 1001 y B = B3B2B1B0 = 1011. El valor de las variables yi: y3(A3=B3) = (1)(1) + (0)(0) = 1 ; y2 (A2=B2) = (0)(0) + (1)(1) = 1 ; y1(A1=B1) = (0)(1) + (1)(0) = 0 ; y0(A0=B0) = (1)(1) + (1)(0) = 1. Las ecuaciones son: (A>B) = (1)(0) + (1)(0)(1) + (1)(1)(0)(0) + (1)(1)(0)(1)(0) = 0. (A<B) = (0)(1)+ (1)(1)(0) + (1)(1)(1)(1) + (1)(1)(0)(0)(1) = 1. El diagrama del comparador de cuatro bits se muestra en la figura 3.8.4.

Pgina 24 de 29

UNI-FIEE 2010-2

Figura 3.8.4. Comparador de magnitudes de cuatro bits

DISPLAY DE 7 SEGMENTOS, CIRCUITO MANEJADOR DE DISPLAY

El display de 7 segmentos es un dispositivo usado para presentar informacin de forma visual. Esta informacin es especficamente un dgito decimal del 0 (cero) al 9 (nueve), por lo que se intuye que que el cdigo BCD est involucrado. El caso que nos atae consta de 7 LED's (Light Emisor Diode), uno por cada segmento, que se encendern o apagarn dependiendo de la informacin que se les enve (dije que en este caso ya que existen tambin display 7 segmentos de cristal lquido, incandescentes, etc.). El display 7 segmentos tiene una estructura similar a:

donde los 7 led's vienen indicados por las letras a, b, c, d, e, f y g. Con stos pueden formarse todos los dgitos decimales. Por ejemplo, para formar el nmero tres deben activarse los led's a, b, c, d y g Pgina 25 de 29

UNI-FIEE 2010-2 y desactivar los e y f. Para el uno se usan los led's b y c (ojo, esta es la combinacin correcta no e y f). De forma anloga se procede para el resto de los casos. Veamos como queda:

Estos dispositivos pueden ser de tipo nodo Comn

o Ctodo Comn

En el caso de los display de nodo comn todos los nodos (+) de los led's comparten la conexin. Estos display requieren un cero (una tierra) a la entrada de cada segmento para encenderlo. En el caso de los display de ctodo comn todos los ctodos (-) de los led's comparten la conexin. Estos display requieren un uno (Vcc) a la entrada de cada segmento para encenderse. Todas las conexiones deben ser hechas a travs de una resistencia para regular la cantidad de corriente que pasa a travs de los led's. Existen casos donde aparece un octavo segmento que suele usarse como punto decimal (ver el DP):

Pgina 26 de 29

UNI-FIEE 2010-2

En la figura pueden verse tambin una de las configuraciones de pines ms popular que contienen los display 7 segmentos y lo que representan. Los pines 3 y 8 son el nodo comn el ctodo comn (dependiendo de cual sea el caso del 7 segmentos elegido) y aunque regularmente es indiferente cual de ellos conecten existen casos de modelos de displays en los que, por sus especificaciones, se requieren ambos conectados (o tambin quiz porque requieran cumplir alguna condicin de manejo de corriente en su circuito). El encapsulado de este mismo display luce algo como:

para la versin que contiene slo un dgito pero existen algunas para ms dgitos como por ejemplo el de dos dgitos que es bastante usado o los de X dgitos y medio donde el medio viene dado por el hecho de que l slo puede representar el nmero uno (tiene nicamente dos segmentos). Existen circuitos integrados a nivel MSI que pueden realizar la tarea de manejar estos displays. Estos IC's son decodificadores, especficamente los conocidos como decodificadores de BCD a 7 segmentos, como son los casos de los IC 7446, 7447 y 7448 de la familia TTL. El 7446 y 7447 tienen salidas con lgica negativa por lo que enviarn un cero al segmento que se desea encender. Esto quiere decir que manejan Displays 7 segmentos de nodo comn. Ambos son Open Collector (bueno para el manejo de corriente necesario en algunos casos) y se diferencian nicamente en la salida que pueden manejar (30v para el 7446 y 15v para el 7447). Nuestros circuitos generalmente estarn construidos con tecnologa TTL a 5V y por ello lo ms seguro es que empleemos el 7447. En el caso del 7448 las salidas son de lgica positiva por lo que son usados con los dispositivos ctodo comn. Todos comparten una caracterstica: esperan a la entrada un nmero en BCD y es para cada una de ellas que desplegarn el dgito decimal correspondiente. Pero an as, estos IC tienen respuestas para otras combinaciones a la entrada distintas de BCD. En el siguiente dibujo se muestran las salidas reflejadas en los display de 7 segmentos para todas las combinaciones binarias de 4 bits posibles: Pgina 27 de 29

UNI-FIEE 2010-2

Aparte de los dgitos decimales, se ven las salidas para cuando el decodificador tiene entrada de 1010, 1011, 1100, 1101, 1110 y 1111. Este ltimo caso apaga todos los segmentos y por ello no se ve nada. A continuacin se muestra una implementacin tpica usada para la prueba de los dislay de 7 segmentos:

El display mostrar el dgito decimal que corresponda con el nmero binario seleccionado por los interruptores 1, 2, 3 y 4 del dip switch. En esta configuracin se ve que las resistencias delimitadoras de corriente se colocan en el nodo comn (sabemos que son nodo comn por el uso del 7447) pero dependiendo de la implementacin, e incluso a veces del display, en algunos casos pueden requerirse el uso de una resistencia por cada segmento y la conexin directa de los nodos a Vcc.

Pgina 28 de 29

UNI-FIEE 2010-2

Pgina 29 de 29