Flip-Flops Introduo

Os circuitos combinacionais so aqueles onde as sadas dependem apenas dos nveis lgicos colocados nas entradas. A mesma combinao de entrada sempre produzir o mesmo resultado na sada, porque circuitos combinacionais no possuem memria. A maioria dos sistemas digitais composta tanto por circuitos combinacionais como de elementos de memria. O elemento de memria mais importante o flip flop.

Flip-Flop R-S (Reset Set)

O circuito bsico do flip flop ! " mostrado na fig.

O circuito acima mostra que o estado futuro das sadas # e # dependem ! e " e tambm do estado atual dessas sadas. $sso mostrado na tabela.

%os casos & e ', com " ( & e ! ( &, as sadas # e # permaneceram inalteradas )memria*. %os casos + e ,, com " ( & e ! ( ', a sada # foi para & e # foi para '. %os casos - e ., com " ( ' e ! ( &, a sada # foi para ' e# foi para &. %os casos / e 0, com " ( ' e ! ( ', as sadas # e # foram para ', ocasionando um problema, 1 que as sadas # e # devem ser complementares. 2ma tabela simplificada e o smbolo do flip flop ! " so mostrados na fig.

O circuito do flip flop ! " tambm pode ser implementado usando portas %O!.

Flip-Flops com Clock

3ircuitos que utilizam cloc4 so c5amados de circuitos sncronos. 6uitos flip flops utilizam um sinal de cloc4 para determinar o momento em que suas sadas mudaro de estado. O sinal de cloc4 comum para todas as partes do circuito. %ormalmente, o sinal de cloc4 uma onda quadrada e durante uma transio positiva )nvel & para nvel '* ou transio negativa )nvel ' para nvel &* a sada poder mudar de estado.

Tempos de Setup e Hold Os tempos de setup e 5old so par7metros que devem ser observados para que o flip flop possa trabal5ar de modo confivel. O tempo de setup, t", corresponde ao intervalo no qual as entradas devem permanecer estveis antes da transio do cloc4. O tempo de 5old, t8, corresponde ao intervalo no qual as entradas devem permanecer estveis depois da transio do cloc4. Os tempos de setup e 5old mnimos devem ser respeitados para o funcionamento confivel do flip flop. TS = Tempos de setup TH = Tempos de hold

Flip-Flop R-S com Clock

O smbolo do flip flop ! " com cloc4 mostrado na fig.

Fig Circuito l!gico interno do "lip-"lop R-S com clock O detector de transio um circuito que 5abilitar, por alguns instantes, as entradas "9: e !9"9:, durante a transio de 3;O3<. O circuito tpico de um detector de transio mostrado na fig.

Fig

Circuitos detectores de tr#nsio positi$# e neg#ti$#

Os tempos dos pulsos de 3;<= correspondem aos tempos de atraso da porta %O:, em torno de . ns.

Flip-Flop %-&
O smbolo do flip flop > < mostrado na fig.

A operao do flip flop > < semel5ante ? do flip flop ! ". A diferena que o flip flop > < no possui a condio proibida, ou se1a, > ( < ( '. %essa situao, a sada ser complementada )valor anterior ser invertido*. O circuito interno do flip flop > < mostrado na fig. - @A

Flip-Flop '
O smbolo do flip flop B mostrado na fig.

O circuito interno do flip flop B mostrado na fig. - ''A 3ircuito lgico interno do flip flop B

(#tch '

O smbolo lgico do latc5 B mostrado na fig. - '+. Biferentemente do flip flop B, o latc5 B possui uma entrada 9%. #uando esta entrada estiver 5abilitada, a sada a cpia da entrada. "e ela estiver desabilitada, a sada no mudar. O circuito interno mostrado na fig.

)ntr#d#s *ss+ncron#s
:odas as entradas dos flip flops at agora vistos dependem do sinal de cloc4. 9stas entradas so c5amadas entradas sncronas. 9m muitos flip flops eCistem outras entradas que so c5amadas entradas assncronas, ou se1a, no dependem do sinal de cloc4 para atuarem.

9ssas entradas so usadas para colocar o flip flop no estado D&E ou D'E, a qualquer instante. A tabela mostra as entradas assncronasA T#,el# -R)S)T C()*R !esposta do Flip Flop

Gara a operao normal do flip flop, as entradas G!9"9: e 3;9A! devem estar em D'E. A qualquer momento podemos forar a sada # a ser D&E ou D'E. A Hltima combinao no pode ser usada, 1 que contraditria. A fig. mostra as entradas assncronas de um flip flop > <A "imbologia do flip flop > < com as entradas assncronas

C#r#cter+stic#s de Tempori.#/es dos Flip-Flops

As seguintes caractersticas de tempo devem ser respeitadas para o funcionamento correto dos flip flops. Tempos de Setup e Hold 3orrespondem aos intervalos de tempo que a entrada deve permanecer estvel antes e depois da transio do cloc4. - *tr#sos de -rop#g#o %a mudana de estado da sada, sempre 5aver um atraso entre a aplicao de um sinal na entrada e o momento que a sada muda. - Fre012nci# 345im# de Clock6 "3*7 9sta a freqIJncia mais alta que pode ser aplicada no flip flop de modo a dispar lo confiavelmente. - Tempos de 'ur#o do Clock em *(T8 e 9*I78 O tempo de durao do cloc4 em nvel A;:O, tK)8* e o tempo de durao em nvel LA$MO, tK);* so mostrados na figura abaiCo.

:empos de durao de cloc4 em A;:O e LA$MO (#rgur# dos -ulsos *ss+ncronos Assim como foram definidos larguras mnimas de pulsos para o cloc4, as entradas assncronas G!9"9: e 3;9A! tambm possuem larguras mnimas de pulsos para uma operao correta. Fig :-;<= ;arguras mnimas de pulsos assncronos Tempos de Tr#nsio do Clock Gara garantir o funcionamento correto do flip flop, o tempo transio do cloc4 deve ser o menor possvel. Gara dispositivos ::; esse tempo .& ns e para dispositivos 36O", +&& ns.

Circuitos >er#dores de Clock

A maioria dos sistemas digitais utiliza algum circuito gerador de cloc4. Bentre essas aplicaNes podemos ter algumas que utilizam um sinal de cloc4 sem a eCigJncia de preciso. Outras, porm, a preciso fundamental. 9Cistem vrios tipos de osciladores que podem gerar pulsos de cloc4 para sistemas digitais. Os menos precisos e menos estveis )dependendo da aplicao* utilizam resistores e capacitores. Os mais precisos e estveis utilizam cristais de quartzo e com freqIJncias muito maiores do que os circuitos que utilizam resistores e capacitores como geradores de cloc4.

8scil#dor Schmitt-Trigger 2m tpico gerador de cloc4 usando dispositivos "c5mitt :rigger mostrado na figura abaiCoA

Fig Circuito de um oscil#dor utili.#ndo in$ersor Schmitt-Trigger Tempori.#dor ??? como 8scil#dor O circuito integrado ... tambm pode ser usado como gerador de cloc4. A figura abaiCo mostra issoA

Fig

Circuito de um oscil#dor utili.#ndo o tempori.#dor ???

8scil#dores # Crist#l de @u#rt.o A principal caracterstica dos osciladores a cristal de quartzo sua estabilidade e preciso quanto ? freqIJncia de oscilao. A figura seguinte mostra circuitos osciladores que utilizam cristais de quartzo.

Cont#dores Introduo
Os flip flops tJm funNes ilimitadas em sistemas digitais. Godemos associ los e utiliz los como contadores, registradores e muitos outros circuitos. Os contadores podem ser assncronos ou sncronos. Lasicamente, a principal diferena entre eles que o sncrono utiliza um sinal de cloc4 comum a todos os flip flops e o assncrono possui um sinal de cloc4 que dividido at o Hltimo flip flop. Os registradores tambm so arran1os de flip flops, mas com o ob1etivo de armazenar, manipular e transferir dados entre outros registradores ou circuitos.

Cont#dores *ss+ncronos

Os contadores assncronos tambm so c5amados de contadores por pulsao )ripple counter*. 2m circuito tpico de um contador assncrono mostrado na fig.

Fig Cont#dor #ss+ncrono utili.#ndo "lip-"lops %-&

)st#do ' C 9 * 'ecim#l

* t#,el# mostr# os est#dos de cont#gem deste cont#dor #ss+ncrono de 0u#tro ,its Godemos perceber que a cada '/ estados esse contador reinicia sua contagem. 9nto ele um contador assncrono mdulo '/, ou se1a, tem '/ estados )&&&& at ''''* distintos. 9quacionandoA 6dulo = +% onde % o nHmero de flip flops conectados )nHmero de bits*. %os contadores assncronos, a freqIJncia do cloc4 dividida por + em cada flip flop, ou se1aA na sada A teremos 3loc4 O +, na sada L teremos 3loc4 O -, na sada 3 teremos 3loc4 O P e na sada B teremos 3loc4 O '/. 3oncluindo, os contadores assncronos so divisores de freqIJncia e no Hltimo flip flop teremos a freqIJncia de cloc4 dividida pelo mdulo desse contador.

Cont#dores de 3!dulo A BC
2m contador assncrono com % flip flops ter, no mCimo, mdulo +%. "e

precisarmos de um contador com mdulo menor do que +% ser necessrio utilizar um circuito adicional, conforme mostrado na fig. . +A

Fig Cont#dor #ss+ncrono com m!dulo A BC A fig. mostra um contador mdulo /. "e no 5ouvesse a porta %A%B ligada nas entradas 3;9A! dos flip flops, o mdulo seria P. A seqIJncia de contagem mostrada na tabela T#,el#

? :- 'i#gr#m# de Tr#nsio de )st#dos

O diagrama de transio de estados mostrado na fig.

Fig D

'i#gr#m# de tr#nsio de est#dos de um cont#dor m!dulo

%este diagrama, as lin5as contnuas correspondem aos estados estveis e as lin5as trace1adas indicam o estado temporrio. O procedimento para a construo de um contador mdulo M A Beterminar o menor nHmero de flip flops tal que +% M. "e +% ( M, no necessrio conectar a porta %A%B na entrada assncrona 3;9A!Q

3onectar a porta %A%B nas entradas assncronas 3;9A! de todos os flipflopsQ Beterminar quais sadas estaro em A;:O na contagem M. 9nto s conectar essas sadas nas entradas da porta %A%B.

Cont#dores de 'Ec#d#

3ontadores de dcada ou decdicos so contadores que possuem '& estados distintos, no importando a seqIJncia. #uando um contador decdico conta em seqIJncia de &&&& a '&&' )& a @*, ele c5amado de contador L3B.

Circuitos Integr#dos de Cont#dores *ss+ncronos

9Cistem vrios circuitos integrados de contadores assncronos, tanto ::; como 36O". O circuito integrado ::; 0-;"+@, um contador com quatro flip flops ><. Rrios circuitos ::; tJm suas versNes 36O". O circuito integrado 36O" 0-83-&+- um contador com sete flip flops que no possui correspondente ::;.

Cont#dor *ss+ncrono 'ecrescente

Os contadores que contam progressivamente a partir do zero so denominados contadores crescentes. > os contadores decrescentes contam do valor mCimo at zero. 2m contador decrescente pode ser construdo conforme mostrado na fig. %esse circuito vemos que o cloc4 de cada flip flop acionado com a sada invertida do flip flop anterior. 3om isso a sada invertida, ou se1a, conforme a tabela abaiCoA prCimo pulso far com que o contador L3B de unidades v a &. %esse momento tambm ocorrer uma transio de ' para & )borda de descida* da sada B que est ligada ao cloc4 do contador L3B de dezenas. 9 agora o displaS mostrar o valor &'&. $sso continua at @@@ quando, no prCimo pulso, os contadores iro para &&&, iniciando novamente a contagem.

Registr#dores Introduo
A utilizao mais comum dos flip flops no armazenamento e transferJncia de informaNes. 9ssas informaNes so armazenadas em grupos de flip flops c5amados registradores. Alm de armazenar informaNes, os registradores tJm a capacidade de transferir essas informaNes para outros registradores. $sso bastante interessante, 1 que o armazenamento e a transferJncia de dados so as principais caractersticas dos sistemas digitais.

Registr#dores de 'esloc#mento

A fig. mostra um registrador de deslocamento de - bits e suas formas de onda. A cada pulso de cloc4, o valor contido nas entradas > e < dos flip flops transferido para a sada. 9ssa sada est conectada na entrada do prCimo flipflop e no final de - pulsos de cloc4, o valor da entrada BABO", que foi

transferido serialmente, estar armazenado no registrador.

D F- Tr#ns"er2nci# -#r#lel# de '#dos entre Registr#dores

A fig. mostra a transferJncia paralela de dados entre dois registradoresA

Fig = Tr#ns"er2nci# p#r#lel# de d#dos entre registr#dores As sadas dos flip flops que constituem o registrador M esto conectadas nas entradas dos flip flops que constituem o registrador T. Bepois do pulso :!A%F9!, o conteHdo armazenado no registrador M transferido para o registrador T.

Tr#ns"er2nci# Seri#l de '#dos entre Registr#dores

A fig. / , mostra a transferJncia serial de dados entre dois registradores.

Fig = Tr#ns"er2nci# seri#l de d#dos entre registr#dores

Comp#r#o entre # Tr#ns"er2nci# -#r#lel# e # Tr#ns"er2nci# Seri#l

%a transferJncia paralela, os dados so transmitidos simultaneamente na ocorrJncia de um Hnico pulso de transferJncia. %a transferJncia serial, cada bit transmitido a cada pulso de transferJncia. 3om relao ? velocidade de transmisso, a transferJncia paralela mais rpida do que a serial. 9m compensao, a transferJncia paralela necessita de um nHmero maior de coneCNes entre os registradores.

Circuitos Integr#dos de Registr#dores

Os registradores podem ser classificados da forma com a qual seus dados so transferidosA 9ntrada paralela O sada paralela U 0-'0-, 0-;"'0-, 0-83'0-Q 9ntrada serial O sada serial U -0,'LQ 9ntrada paralela O sada serial U 0-'/., 0-;"'/., 0-83'/.Q 9ntrada serial O sada paralela U 0-'/-, 0-;"'/-, 0-83'/-. 9Cistem outras versNes de registradores como, por eCemploA 0-'@-, 0-;"'@-, 0-83'@- U registrador de deslocamento bidirecional universal de quatro bits com entrada paralela e sada paralela. 0-,0,, 0-;",0,, 0-83,0,, 0-83:,0, U registrador de oito bits de entrada paralela e sada paralela que contm oito latc5es tipo B com sadas em tristate. 0-,0-, 0-;",0-, 0-83,0-, 0-83:,0- U registrador de oito bits de entrada paralela e sada paralela que contm oito flip flops tipo B com sadas em

tristate.

Gnid#de (!gic# e *ritmEtic# O principal ob1etivo de uma 2;A aceitar dados binrios armazenados na memria e eCecutar as operaNes lgicas e aritmticas sobre estes dados de acordo com as instruNes da unidade de controle. A fig. mostra os principais blocos funcionais de uma 2;AA

Fig = 9locos "uncion#is de um# G(* A 2;A constituda de, pelo menos, dois registradoresA o registrador L e

o registrador acumulador. 9la tambm possui lgica combinacional que realiza as operaNes lgicas e aritmticas sobre os nHmeros binrios armazenados nos registradores L e acumulador. Gor eCemplo, os passos para a eCecuo de uma operao de adio so mostrados a seguirA A unidade de controle recebe uma instruo da unidade de memria especificando que um nHmero armazenado em uma posio particular de memria deve ser adicionado ao nHmero que est armazenado na acumuladorQ O nHmero a ser adicionado transferido da memria para o registrador LQ O nHmero no registrador L e o nHmero no acumulador so somados nos circuitos lgicos )ao comando da unidade de controle*. O resultado enviado para o acumulador para ser armazenado.

Som#dor 9in4rio -#r#lelo Ramos analisar a seguinte operao de adio de dois nHmeros binriosA

Godemos ver que cada bit das parcelas somado para gerar um bit no resultado da adio. %o caso de um carrS )vai um*, esse tambm somado,

ou se1aA O diagrama de blocos de um somador binrio paralelo mostrado na fig.

'i#gr#m# em ,locos de um som#dor ,in4rio p#r#lelo O bloco "3 V& c5amado somador completo porque soma bits A& e L& das parcelas e ainda um possvel bit 3& de carrS. -roHeto de um Som#dor Completo O bloco do somador completo possui trJs entradas )A, L e 3$%* e duas sadas )" e 3O2:*. As entradas A e L so os bits a serem adicionados e 3$% o carrS do bit anterior. A sada " o resultado da adio e 3O2: a sada de carrS, indicando um vai um. A tabela P + relaciona todos os possveis casos de uma adio.

Fig = 9loco l!gico do som#dor completo de ; ,it

Gelo mtodo do 6apa de <arnaug5 podemos encontrar a eCpresso para " e 3O2:A

[ " = A.L.3$% + A.L.3$% + A.L.3$% + A.L.3$% = A [ L 3$% ]

3 A.3 L.3 A.L
O2:

= $% + $% +

A fig. mostr# o circuito de um som#dor completo (SC)

Circuito l!gico do som#dor completo de ; ,it A fig. P / mostra um circuito de um somador paralelo completo de - bits com registrador.

O procedimento para um operao de adio o seguinteA Gulsar 3;9A! para fazer registrador A ( &&&&Q 3olocar a primeira parcela a ser somada nas entradas B,B+B'B& )esse dado pode estar vindo de uma memria*. Gulsar ;OAB para que as entradas se1am transferidas para o registrador LQ Gulsar :!A%"F9! para a realizao da operao de adio do conteHdo do registrador A com o conteHdo do registrador L. %esse caso, o valor de L transferido para A, resultando A ( LQ 3olocar a segunda parcela a ser somada nas entradas B,B+B'B&. Gulsar ;OAB para que as entradas se1am transferidas para o registrador LQ Gulsar :!A%"F9! para a realizao da operao de adio do conteHdo do registrador A com o conteHdo do registrador L. O resultado da adio est no registrador A )sadas*.

Som#dor -#r#lelo Integr#do

Os circuitos integrados 0-P,A, 0-;"P,A, 0-+P, e 0-;"+P, so somadores paralelos de quatro bits.

(ig#o em C#sc#t# de Som#dores -#r#lelos

Llocos de somadores podem ser associados em cascata de forma a efetuar adiNes de nHmeros binrios maiores. Gor eCemplo, se dois somadores de quatro bits forem associados em cascata podemos efetuar adiNes de nHmeros com oito bits.

I ;B- Circuito Integr#dos de G(*s

As 2;As so circuitos capazes de realizar diversas operaNes lgicas e aritmticas sobre os dados binrios de entrada. Bentre essas operaNes podemos citarA Operao 3learQ Operao "omaQ Operao "ubtraoQ Operao 9M O!Q Operao O!Q Operao A%BQ Operao G!9"9:. Os circuitos integrados 0-;",P+ e 0-83,P+ so 2;As que possuem as caractersticas acima citadas. O 0-;"'P'O83'P' uma 2;A de quatro bits e tem at '/ operaNes diferentes. O 0-;"PP'O83PP' similar ao circuito integrado 'P', mas tem a capacidade de realizar algumas operaNes lgicas adicionais.

3em!ri#s Introduo
A principal vantagem dos sistemas digitais sobre os analgicos a capacidade de armazenar grandes quantidades de informaNes. 9sta capacidade que torna os sistemas digitais to versteis e adaptveis ?s diversas situaNes. 2m dispositivo de memria con5ecido o flip flop. Wrupos de flip flops, c5amados registradores, so elementos de memria de alto desempen5o que so muito usados nas operaNes internas de um computador. 2m outro dispositivo de memria pode ser um capacitor onde os dados so armazenados como cargas. 9stes dois dispositivos so os principais elementos que formadores das memrias dos sistemas digitais atuais.

'e"inio de Termos 94sicos

CElul# de mem!ri# U dispositivo ou circuito capaz de armazenar um bit. Gor eCemplo, um flip flop, um capacitor, etc. -#l#$r# de mem!ri# U grupo de bits )clulas* em uma memria que representa instruNes ou dados. - 9Jte U con1unto de P bits. - C#p#cid#de U nHmero de bits que podem ser armazenados em um dispositivo de memria. a* 2m certo c5ip de memria semicondutora especificado como +< C P. #uantas palavras podem ser armazenadas neste c5ipX #ual o taman5o da palavraX #uantos bits esse c5ip pode armazenar no totalX !A A memria possui capacidade de +< ( + C '&+- ( +&-P palavras. 3ada palavra tem P bits )um bSte*. O nHmero total de bits +&-P C P ( '/,Pbits. b* #ual das memrias armazena mais bitsA uma memria de .6 C P ou uma

memria que armazena '6 palavras com um taman5o de palavra de '/ bitsX !A .6 C P ( . C '&-P.0/ C P ( -'@-,&-& bits '6 C '/ ( '&-P.0/ C '/ ( '/000+'/ bits A memria de .6 C P armazena mais bits. 'ensid#de termo relativo ? capacidade. "e um dispositivo mais denso que outro ele tem capacidade de armazenar mais bits no mesmo espao. )ndereo nHmero que localiza a posio de uma palavra na memria. T#,el#

3ada palavra tem um endereo binrio especfico - (eitur# ou ,usc# operao na qual uma palavra binria localizada numa determinada posio )endereo* de memria detectada e transferida para outro dispositivo. - )scrit# ou #rm#.en#mento operao na qual uma nova palavra colocada numa determinada posio de memria. - Tempo de #cesso tempo necessrio entre a memria receber uma nova entrada de endereo e os dados se tornarem disponveis na sada da memria. 9ste par7metro usado para medio de desempen5o da memria. - Ciclo de 3em!ri# intervalo mnimo entre dois acessos sucessivos ? memria.

- 3em!ri# $ol4til tipo de memria que necessita de aplicao de energia para poder armazenar a informao. - 3em!ri# de #cesso #le#t!rio (R*3) memria onde o tempo de acesso o mesmo para qualquer posio. - 3em!ri# de #cesso se01enci#l (S*3) memria onde, para se localizar uma determinada posio, preciso passar por todos os endereos. Gor eCemplo, fitas magnticas. - 3em!ri# de leitur# e escrit# (RK3) memria que pode ser tanto lida como escrita. - 3em!ri# somente de leitur# (R83) 6emria onde as informaNes armazenadas s podem ser lidas.

- 3em!ri# est4tic# tipo de memria onde os dados permanecem armazenados enquanto eCistir energia, sem a necessidade de atualizao peridica da informao. - 3em!ri# dinLmic# tipo de memria onde os dados permanecem armazenados enquanto eCistir energia, mas com peridica atualizao da informao )!efres5*.

-rinc+pios de 8per#o d#s 3em!ri#s

$ndependente dos tipos de memrias eCistentes, o princpio bsico de operao o mesmoA - "elecionar o endereo a ser acessado )leitura ou escrita*Q - "elecionar o tipo de operaoA leitura ou escritaQ - "e a operao for escrita, fornecer os dados de entradaQ - "e a operao for leitura, os dados estaro disponveis na sadaQ - 8abilitar a memria para que a operao se1a concluda e desabilitar a memria para que ela no responda ?s entradas de endereo e ao comando de leituraOescrita.

Fig

'i#gr#m# de um# mem!ri# de FB 5 :

)ntr#d#s de )ndereos 2sando a memria mostrada na fig. '' ', podemos notar que ela possui . entradas de endereo )A& a A-*. ;ogo eCistem ,+ posiNes )+%, onde % o nY de bits* de armazenamento que podem ser ocupadas por palavras de - bits )B& a B,*. * )ntr#d# #d# R M K 9sta entrada controla a operao que deve ser realizada na memriaA leitura )! U !ead* ou escrita )Z U Zrite*. #uando esta entrada estiver em D'E ocorre a operao de leitura, quando em D&E ocorre a operao de escrita. Algumas memria usam os smbolos Z )escrita* ou Z9 )5abilitao de escrita* para identificar esta entrada. H#,ilit#o de 3em!ri# (3)) A todo momento a memria possui nveis lgicos em suas entradas e o pino de 5abilitao de memria impede que ela responda a estes nveis lgicos, evitando assim um acesso err[neo nesta memria. 9sta entrada pode ser identificada como 39 )c5ip enable* ou 3" )c5ip select*. )5emploA 2ma determinada memria tem uma capacidade de -< C P. #uantas lin5as de entradaOsada de dados ela temX !A Oito, pois o taman5o da palavra oito bits. #uantas lin5as de endereo ela temX !A A memria armazena -< ( - C '&+- ( -&@/ palavras. :endo em vista que

-&@/ ( +'+, logo a memria tem '+ bits )lin5as* de endereo. #ual a sua capacidade em bStesX !A 2m bSte tem oito bits, ento esta memria tem uma capacidade de -&@/ bStes.

Cone5/es d# 3em!ri# com # C-G

As memrias !A6 e !O6 so interfaceadas com a 3G2 atravs de trJs grupos de lin5as de sinais ou barramentosA barramentos de endereo, barramento de dados e barramento de controle.

- 9#rr#mento de endereos barramento unidirecional que leva o endereo proveniente da 3G2 para a memria para selecionar uma posio de memria. - 9#rr#mento de d#dos U barramento bidirecional que transfere dados entre a 3G2 e a memria. - 9#rr#mento de controle barramento que leva sinais de controle da 3G2 para a memria. 9CemploA 8per#o de escrit#= - A 3G2 coloca o endereo binrio da posio de memria onde o dado deve ser armazenado no barramento de endereos. - A 3G2 coloca o dado a ser armazenado no barramento de dados. - A 3G2 ativa as lin5as de controle para a operao de escrita.

- A memria decodifica o endereo e localiza a posio onde o dado deve ser armazenado. - O barramento de dados transferido para a posio de memria. 8per#o de leitur#= - A 3G2 coloca o endereo binrio da posio a ser lida da memria no barramento de endereos. - A 3G2 ativa as lin5as de controle para operao de leitura. - A memria decodifica o endereo e localiza a posio a ser lida. - A memria transfere o dado armazenado nesta posio para o barramento de dados, onde a 3G2 vai busc los.

3em!ri# Somente de (eitur# (R83) Introduo

A memria somente de leitura )!O6* um tipo de memria onde os dados nela armazenados no so alterados ou no mudam com freqIJncia.

'i#gr#m# em 9locos de um# R83

O diagrama tpico de uma !O6 mostrado na fig.

Fig

Biagrama de uma !O6

O sinal de controle 3" )seleo do c5ip* 5abilita a operao de leitura da posio indicada no barramento de endereos. O dado transferido para o barramento de dados. #uando 3" est em A;:O, as sadas da !O6 ficam desabilitadas )alta imped7ncia*.

*r0uitetur# de um# R83

2ma !O6 constituda conforme a fig. '+ +.

Fig Arquitetura interna de uma !O6 )'/ C P* - 3#tri. de registr#dores onde os dados sero armazenados. 3ada registrador contm um nHmero de clulas de memria igual ao taman5o da palavra utilizada. 3ada registrador tem duas entradas de 5abilitao )9*A ambas devem estar em A;:O para que os dados do registrador se1am colocados no barramento de dados. - 'ecodi"ic#dores de endereos o barramento de endereo separado em duas viasA a primeira seleciona a lin5a e a segunda seleciona a coluna onde o registrador se localiza. 9CemploA #ual o registrador que ser 5abilitado pelo endereo ''&'X #ue endereo ir 5abilitar o registrador 0X - 9u""ers de s#+d# o registrador que est 5abilitado pelas entradas de endereo coloca seu conteHdo no barramento de dados. 9stes dados vo para os buffers de sada, que colocaro os dados na sada de dados

eCterna, desde que 3" este1a em LA$MO. "e 3" estiver em alto, os buffers de sada ficaro em alta imped7ncia.

;B :- Tempori.#o de um# R83

O atraso de propagao entre a aplicao dos sinais de entrada e o aparecimento dos dados na sada, durante a operao de leitura, c5amado tempo de acesso )tA33*. 9Ciste um outro par7metro de temporizao c5amado tempo de 5abilitao da sada )tO9*, que representa o atraso entre a entrada 3" e a sada de dados vlidos. Fig = :emporizao de uma !O6

Tipos de R83
- R83 -rogr#m#d# por 34sc#r# este tipo de !O6 tem suas posiNes escritas )programadas* pelo fabricante de acordo com as especificaNes do cliente. 2ma mscara )tipo de negativo fotogrfico* usada para informar as coneCNes eltricas do c5ip. 9ste tipo de !O6 usado para armazenar tabelas ou informaNes pr programadas como cdigos geradores de caracteres de terminais de vdeo. - R83 -rogr#m4$el (-R83) tipo de memria !O6 onde a programao feita apenas uma Hnica vez pelo usurio. 9sta programao consiste na

queima ou no de um fusvel que corresponde a um bit de informao por um equipamento c5amado programador. - R83 -rogr#m4$el e *p#g4$el ()-R83) tipo de memria !O6 que pode ser programada e apagada pelo usurio vrias vezes. O processo de programao consiste em aplicar certos nveis de tensNes que provocam a conduo permanente ou no conduo de transistores 6O". O apagamento da memria feito pela eCposio dos circuitos internos ? luz ultravioleta atravs de uma D1anelaE.

- -R83 *p#g4$el )letric#mente ())-R83) uma mel5oria em relao ?s 9G!O6s pois pode ser tanto programada como apagada eletricamente. Assim, elas podem ser programadas e apagadas no prprio circuito, sem a necessidade de luz ultravioleta ou um programador especial. - C' R83 tipo de armazenamento somente para leitura que utiliza tecnologia laser. Os bits so definidos pela refleCo ou no de um feiCe laser apontado para um ponto do disco. - 3em!ri# Fl#sh tipo de memria no voltil, apagvel eletricamente como a 99G!O6, mas com densidades e custos semel5antes aos da 9G!O6, com o mesmo tempo de acesso de ambas.

Fig

Comp#r#o entre tipos de R83

*plic#/es de R83s
- FirmN#re armazenamento de programas ou dados que devem estar disponveis no processo de inicializao de sistemas microprocessados. Gor eCemplo, produtos como videocassetes, 3B plaSers, fornos microondas etc. - 3em!ri# de 9ootstr#p tipo de programa armazenado em uma !O6 que trata da inicializao do 5ardKare de um computador. Aps a inicializao, o programa de bootstrap c5ama o sistema operacional e o computador comea a eCecutar o sistema operacional. - T#,el# de '#dos as !O6s so bastante utilizadas para armazenar tabelas de dados que no variam. Gor eCemplo, tabela trigonomtricas, cdigos A"3$$, etc. - Con$ersor de C!digos este tipo de aplicao toma valores eCpressos em um determinado tipo de cdigo e produz uma sada eCpressa em outro cdigo. Gor eCemplo, o cdigo L3B pode ser convertido para 0 segmentos por uma !O6. - >er#dor de Fun/es basicamente, um gerador de funNes um circuito que produz formas de onda senides, triangulares e quadradas. 2ma !O6 com tabelas de valores armazenados e um conversor BOA podem ser usados para gerar essas formas de onda. - *rm#.en#mento *u5ili#r dados podem ser armazenados em memrias !O6 apagveis )9G!O6, 99G!O6, F;A"8*, tornando essas memrias como alternativa aos discos magnticos de armazenamento.

3em!ri# de *cesso *le#t!rio (R*3) Introduo

A memria de acesso aleatrio )!A6* semicondutora um tipo de memria onde podemos tanto ler como escrever dados. A principal vantagem de uma !A6 o fato de ela poder ser escrita e lida rapidamente com a mesma facilidade. 2ma desvantagem seria o fato da !A6 ser voltil, isto , se a alimentao for desligada ela perde a informao.

*r0uitetur# de um# R*3

A arquitetura tpica de uma !A6 mostrada na fig.

Fig 8rg#ni.#o Intern# de um# R*3 de D: 5 : A fig. mostra uma !A6 que armazena /- palavras de quatro bits )memria /- C -*. 9stas palavras tJm endereos que vo de & a /,. Gara selecionar uma das /- posiNes para escrita ou leitura, um endereo binrio fornecido ao circuito decodificador. 3ada endereo ativa uma sada do decodificador, 5abilitando o seu registrador correspondente.

8per#o de (eitur#
A operao de leitura do conteHdo de um registrador feita da seguinte maneiraA 3oloca se o endereo da posio de memria a ser lida no barramento de endereosQ $ndica se a operao de leitura atravs s da entrada ! O Z , colocando essa entrada em A;:OQ 8abilita se o c5ip de memria para concluir a operao colocando a entrada 3" em LA$MO.

#uando a memria est 5abilitada para leitura, os buffers de entrada so desabilitados e os buffers de sada so 5abilitados e o conteHdo da posio de memria selecionada colocada nas quatro sadas de dados. 8per#o de )scrit# A operao de escrita de um dado novo em um registrador selecionado feita do seguinte modoA 3oloca se o endereo da posio de memria a ser escrita no barramento de endereosQ 3oloca se o dado a ser escrito no barramento de dadosQ $ndica se a operao de escrita atravs da entrada ! O Z , colocando essa entrada em LA$MOQ 8abilita se o c5ip de memria para concluir a operao colocando a entrada 3" em LA$MO. #uando a memria est 5abilitada para escrita, os buffers de entrada so 5abilitados e os buffers de sada so desabilitados e o conteHdo da posio de memria selecionada perdida com a escrita do novo dado. #uando a entrada 3" )c5ip select U seleo de c5ip* est em A;:O )memria desabilitada*, tanto suas entradas como suas sadas esto em tristate )alta imped7ncia*, evitando assim escrita ou leitura err[nea neste c5ip.

R*3 )st4tic# (SR*3)

9ste tipo de memria armazena os dados enquanto for mantida a alimentao. "uas clulas so compostas de flip flops, e por isso seu conteHdo no perdido enquanto 5ouver alimentao. Tempori.#o de um# R*3 )st4tic# 2m computador utiliza !A6s como memrias principais e essas memrias devem ser rpidas o suficiente para responderem aos comandos de leitura e escrita que a 3G2 est constatemente realizando.

Ciclo de (eitur# O ciclo de leitura mostrado na fig.

Fig

Ciclo de leitur# de um# R*3 est4tic#

OndeA trc ( intervalo de durao do ciclo de leituraQ t#cc ( tempo de acesso ? !A6Q tco ( tempo que a sada da !A6 leva para sair de alta imped7ncia e ter um dado vlidoQ tod ( tempo decorrido entre a desabilitao da !A6 e o instante que as sadas da !A6 vo para alta imped7ncia. Burante o ciclo de leitura, a 3G2 coloca um endereo no barramento de endereos ligado ? !A6. 9ste endereo corresponde ? posio de memria que deve ser lida. A 3G2 sinaliza a operao de leitura atravs de um nvel A;:O na entrada ada ! O Z . A 3G2 5abilita a memria colocando a entrada 3" em nvel

LA$MO. A !A6 responde a isso colocando o conteHdo da posio endereada nas sadas de dados. Bepois disso a memria desabilitada )3" A;:O* e suas sadas ficam em tri state )alta imped7ncia*.

Ciclo de )scrit# O ciclo de escrita mostrado na fig.

Fig 3iclo de escrita de uma !A6 esttica OndeA tNc ( intervalo de durao do ciclo de escritaQ t#s = tempo para estabilizao do barramento de endereos, antes de 5abilitar a !A6Q t#h = intervalo necessrio para que o barramento de endereos permanea estvelQ tN = tempo de escrita, onde 3" e ! O Z ficam em LA$MOQ tds = tempo que os dados devem ser mantidos na entrada antes da desabilitao de 3" e ! O ZQ

tdh = tempo que os dados devem ser mantidos na entrada depois da desabilitao de 3" e ! O Z. %o ciclo de escrita, a 3G2 coloca um endereo estvel no barramento de endereos. %esse endereo o dado deve ser escrito. 9la coloca o dado a ser armazenado no barramento de dados. A 3G2 sinaliza a operao de escrita, colocando nvel LA$MO na entrada ! O Z . A 3G2 5abilita a memria colocando a entrada 3" em nvel LA$MO. O dado transferido para a posio de memria indicada pelo endereo. A memria , ento, desabilitada )3" A;:O* e suas sadas ficam em tri state.

)5emplos de 3em!ri#s )st4tic#s /+/- U P< C P /++./ U ,+< C P

R*3 'inLmic# ('R*3)

%esse tipo de memria a informao armazenada em pequenos capacitores. 3omo eCiste uma tendJncia normal dos capacitores se descarregarem, 5 a necessidade de uma recarga )refres5 U refrescamento* desses capacitores. Be tempos em tempos )tipicamente de + a P ms* o bit armazenado no capacitor atualizado. 9sse tipo de memria constitui a memria principal de um computador por causa de sua alta capacidade e baiCo consumo. 9m relao ? velocidade, as !A6 estticas so mais rpidas. A principal vantagem deste tipo de memria a simplicidade na sua construo, alcanando, assim, alto grau de integrao. )strutur# e 8per#o d# R*3 'inLmic# "imbolicamente uma clula de memria din7mica constituda conforme a fig..

Fig = Represent#o sim,!lic# de um# cElul# de mem!ri# dinLmic# Gara escrever em uma clula, os sinais provenientes da decodificao de endereos e da lgica de leituraOescrita fec5am as c5aves "Z'e "Z+, mantendo "Z, e "Z- abertas. $sto conecta a entrada de dados a 3. 2m nvel lgico ' carrega 3 e um nvel lgico & o descarrega. Bepois disso todas as c5aves so abertas, de modo que 3 fica desconectado do resto do circuito. 6esmo desconectado, eCiste uma corrente de fuga que causa a descarga gradual do capacitor e por isso o capacitor deve ser DrefrescadoE. Gara ler uma clula, as c5aves "Z+, "Z, e "Z- so fec5adas, e "Z' permanece aberta. $sso conecta a tenso armazenada no capacitor ao amplificador sensor. Assim, na sada do amplificador teremos o valor armazenado no capacitor, que atualizado via "Z- no momento da leitura. 3ultiple5#o de )ndereos A multipleCao de endereos uma tcnica que visa diminuir a quantidade de entradas de endereos em uma B!A6. $sso permite que B!A6s com altas capacidades ocupem espaos menores em placas de computadores. 9ssa multipleCao consiste em colocar no barramento de endereos a metade superior do endereo )que localiza a lin5a* e colocar em LA$MO um sinal c5amado !A" )strobe do endereo da lin5a*. Bepois colocado no barramento de endereos a metade inferior do endereo )que localiza a coluna* e colocar em LA$MO um sinal c5amado 3A" )strobe do endereo da coluna*.

Aps esse procedimento, a posio de memria localizada e as operaNes de leitura ou escrita podem ser realizadas.

Fig 3ultiple5#o de endereos em um# 'R*3 com ;D linh#s de endereo. Re"resc#mento d# 'R*3 O refrescamento de uma B!A6 feito por circuitos eCternos ou no prprio c5ip de memria. 9Cistem dois mtodosA Re"resh em r#H#d# U a operao normal da memria suspensa e cada lin5a da B!A6 refrescada em seqIencia at que todas ten5am sido refrescadasQ Re"resh distri,u+do U o refrescamento intercalado com as operaNes normais da B!A6.

Tecnologi# de R*3 'inLmic# Gs#d# em Comput#dores Os tipos de B!A6 eCistentes variam em funo da capacidade, velocidade, consumo, custo e versatilidadeA SI33 (single-in-line memorJ module) e 'I33 (du#l-in-line memorJ module) U so mdulos de memria que permitem uma instalao rpida e

so padrNes de diversos tipos de B!A6s. Os mdulos "$66 e B$66 definem apenas como a B!A6 DempacotadaE. 'R*3 F-3 ("#st p#ge module) U permite acesso mais rpido a qualquer posio de memria dentro da DpginaE corrente. %ormalmente, a maioria dos dados gravados na memria so seqIenciais. %esse tipo de B!A6 o endereo da lin5a )!A"* enviado uma vez e o endereo da coluna )3A"* incrementado. 'R*3 )'8 (e5tended d#t# output) uma mel5oria em relao ?s FG6. Os dados so colocados na sada e a B!A6 9BO 1 pode decodificar o prCimo endereo sem que esses dados ten5am sido lidosQ 'R*3 9)'8 (,urst )'8) Gossui uma arquitetura que permite alcanar alta velocidade ao se acessar dados seqIenciaisQ S'R*3 (sJnchronous 'R*3) so organizadas em dois bancos que so acessados alternadamente utilizando um sinal de cloc4 sincronizado com a 3G2. Besse modo essas memrias alcanam altas taCas de transferJncias. 3em!ri#s com Fun/es )speci#is *rm#.en#mento de '#dos com o Sistem# 'eslig#do muitos equipamentos armazenam seus dados em memrias !A6 alimentadas com baterias de reserva )%R!A6 U !A6 no voltil*Q 3em!ri# C#che tipo de memria de alta velocidade e baiCa capacidade de armazenamento que interage diretamente com a 3G2. %a cac5e esto contidos os dados mais requisitados pelo processador e isso evita um acesso desnecessrio na !A6. 3em!ri# First-In6 First-8ut (FIF8) tambm con5ecidas como buffers para armazenamento temporrio. Gor eCemplo, os dados so transferidos em altas taCas do G3 para a impressora. 3omo a impresso mais lenta que a transferJncia, esses dados devem ser armazenados em F$FOs e da podem ser impressos.

)5p#nso do T#m#nho d# -#l#$r# e d# C#p#cid#de Introduo

9m aplicaNes com memrias muitas vezes no dispomos de um c5ip que nos fornea o taman5o da palavra ou a capacidade necessria. Gara conseguir isso devemos associar os c5ips de memria a fim de fornecer o taman5o da palavra ou a capacidade dese1ada.

)5p#nso do T#m#nho d# -#l#$r#

%este tipo de arran1o, as memrias so combinadas de forma a fornecer o taman5o da palavra dese1ada. Gor eCemplo, se determinado pro1eto necessita de uma memria de '/ C P )'/ palavras de P bits* e s possumos c5ips de memria de '/ C - )'/ palavras de - bits* podemos associar duas dessas memrias para obter a memria dese1ada, conforme a fig.

Fig = *rr#nHo com du#s R*3 de ;D 5 : p#r# "ornecer um m!dulo de ;D 5 I 3ada memria da figura acima pode armazenar '/ palavras de - bits. 3omo queremos armazenar '/ palavras de P bits, cada c5ip armazena metade de cada palavra. Assim, a !A6& armazena os - bits mais significativos de cada uma das '/ palavras e a !A6' armazena os - bits menos significativos de cada uma das '/ palavras. Godemos selecionar qualquer uma das '/ palavras aplicando se o endereo da palavra no barramento de endereos. As duas memrias localizaro ao mesmo tempo a mesma posio de memria. "e a operao for leitura, a, a entrada ! O Z deve estar em A;:O e 3"em LA$MO. A !A6& coloca sua palavra de - bits na parte alta do barramento de dados e a !A6' coloca sua palavra de - bits na parte baiCa do barramento de dados. Besse modo o barramento de dados contm a palavra completa de P bits. "e a operao for escrita, a, a entrada ! O Z deve estar em LA$MO e 3" em LA$MO. Os - bits mais significativos do dado sero escritos na !A6& e os menos significativos sero escritos na !A6'.

)5p#nso d# C#p#cid#de
%este tipo de arran1o, as memrias so combinadas de forma que possam armazenar mais palavras. Gor eCemplo, se precisamos de uma memria que possa armazenar ,+ palavras de - bits e temos c5ips de '/ palavras de - bits, podemos associ las conforme a fig.

Fig *rr#nHo de du#s mem!ri#s de ;D 5 : p#r# "orm#r um# mem!ri# de FB 5

:

3ada c5ip de memria armazena '/ palavras de - bits, resultando em ,+ palavras de - bits. O barramento de dados compartil5ado entre as duas memrias e por isso somente um c5ip de memria poder ser 5abilitado de cada vez. 3omo a capacidade total ,+ C -, devem eCistir ,+ endereos diferentes. $sso requer . lin5as de barramento de endereos. A lin5a de endereos mais significativa )A-* usada para selecionar qual memria deve ser acionada.

T#,el#

"e dese1armos associar mais c5ips de memrias devemos tomar o cuidado de selecionar apenas uma das memrias, 1 que o barramento de dados compartil5ado. Gara isso usado um decodificador de endereos )por eCemplo, 0-;"',P* que, atravs de uma combinao em suas entradas, seleciona apenas uma sada. Gor eCemplo, se dese1armos associar - G!O6s de '/ C - para gerar

uma capacidade de /- C - devemos fazer conforme a fig.

Fig Gso de : -R83s de ;D 5 : p#r# o,ter um# c#p#cid#de de D: 5:

T#,el#