Você está na página 1de 0

ISSN 1414-8862

ELETRNICA DE POTNCIA
REVISTA DA SOCIEDADE BRASILEIRA DE ELETRNICA DE POTNCIA SOBRAEP
VOL. 6, N 1, DEZEMBRO DE 2001

NDICE
Corpo de Revisores................................................................................................................. ii
Editorial................................................................................................................................... iii
Retificadores de alta qualidade com comutao em alta ou em baixa freqncia um
estudo comparativo
1
Jos Antenor Pomilio, Giorgio Spiazzi, Simone Buso.........................................................................
Retificador trifsico isolado com correo do fator de potncia empregando o conversor
CC-CC SEPIC em conduo contnua
8
Denizar Cruz Martins, Anderson H. de Oliveira e Ivo Barbi.................................................................
Novo reator eletrnico com elevado fator de potncia para mltiplas lmpadas
fluorescentes tubulares
16
Fabio Toshiaki Wakabayashi, Carlos Alberto Canesin........................................................................
Anlise e Modelagem do Filtro Ativo de Potncia PWM Monofsico
25
Fabricio L. Lirio, Mrcio do Carmo Barbosa Rodrigues e Henrique A. C. Braga......................................
Retificador trifsico isolado com alto fator de potncia utilizando o conversor Zeta no
modo de conduo contnua
33
Denizar C. Martins, Mrcio M. Casaro e Ivo Barbi.............................................................................
Normas para Publicao de Trabalhos na Revista eletrnica de potncia.............................. 41

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Corpo de Revisores desta edio de Eletrnica de Potncia

Ivo Barbi UFSC


Edison R. Cabral da Silva UFPb
Wilson Arago Filho UFES
Fernando Antunes UFC
Pedro Donoso Garcia UFMG
Henrique Braga UFJF
Hlio Lees Hey UFSM
Valdeir Jos Farias UFU
Jos Luiz F. Vieira UFES
Joo Batista Vieira Jr. - UFU
Carlos Alberto Canesin UNESP
Walter Kaiser USP
Fbio Wakabayashi UNESP
Cludio Duarte UCPEL
Giorgio Spiazzi Universidade de Pdua
Alexandre Campos UFSM
Domingos S. L. Simonetti - UFES
Waldir P USP

ii

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

EDITORIAL

O ano de 2001 marcou o Brasil com a iminncia da crise energtica. A maioria de ns


colaborou ativamente com a adeso forada ao racionamento de energia eltrica.
Tambm a revista Eletrnica de Potncia, da nossa Sociedade, passou o ano de 2001 em
baixa. A submisso de artigos foi bastante reduzida, e o processo revisrio demorado. Por um
momento viveu-se a sensao de que a revista no representava mais, aos estudiosos de Eletrnica
de Potncia do nosso pas e de alguns pases mais afins, um frum balizado e conceituado na rea.
Chegou-se a aventar a possibilidade de extino da revista.
As discusses (provocadas) no COBEP 2001, em Florianpolis, e depois via correio
eletrnico mostraram que o pensamento dos afiliados da SOBRAEP justamente de valorizao
da revista. A finalizao das discusses ocorreu ao mesmo tempo em que conseguamos fechar um
nmero correspondente a 2001. Esperamos em 2002 que haja uma maior submisso de artigos
pelos diversos grupos de pesquisa em eletrnica de potncia e aplicaes. Paralelamente,
comeamos a fazer chamadas especficas para sees temticas. O assunto de estria a
Retificao com Alto Fator de Potncia, cujo Editor de Seo o Prof. Carlos Canesin. Os
detalhes esto na chamada inserida nesta revista.
Aproveito para agradecer aos autores que submeteram trabalhos. Agradeo tambm aos
nossos revisores, que garantem o alto ndice tcnico da publicao. E um agradecimento especial
ao nosso Editor Associado, Prof. Marcelo Godoy Simes.
Aos leitores, a certeza que o prximo encontro com a Eletrnica de Potncia ser menos
demorado.

Domingos Svio Lyrio Simonetti


Editor

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

iii

SOBRAEP
Diretoria (2000-2002)
Presidente: Jos Antenor Pomlio - FEEC - UNICAMP
Vice-Presidente: Domingos Svio Lyrio Simonetti - UFES
1.o Secretrio: Carlos Alberto Canesin - FEIS - UNESP
2.o Secretrio: Enes Gonalves Marra - EEE - UFG
Tesoureiro: Carlos Rodrigues de Souza - FEEC UNICAMP

Conselho Deliberativo
Alexandre F. de Souza
Arnaldo J. Perin
Ccero Cruz
Denizar C. Martins
Edison R. C. da Silva
Enio V. Kassick
Falcondes J. Mendes de Seixas
Fernando Antunes
Ivo Barbi
Jos Renes Pinheiro
Wilson Arago Filho

Endereo atual
SOBRAEP
FEEC UNICAMP
C. P. 6101
13081-970 Campinas SP
Fone: +55.19.3788.3710
Fax.: +55.19.3289.1395
http://www.sobraep.org.br

Eletrnica de Potncia
Editor:
Prof. Domingos Svio Lyrio Simonetti
UFES - DEE
C. P. 01-9011
CEP 29060-970
Vitria - ES Brasil

Responsvel pela edio:Jos Antenor Pomilio


Eletrnica de Potncia distribuda gratuitamente a todos os scios da SOBRAEP
iv

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

RETIFICADORES DE ALTA QUALIDADE COM COMUTAO EM ALTA


OU EM BAIXA FREQNCIA UM ESTUDO COMPARATIVO
Jos Antenor Pomilio
Faculdade de Engenharia Eltrica e de Computao
Universidade Estadual de Campinas
C. P. 6101 13081-970 Campinas Brasil
e-mail: antenor@dsce.fee.unicamp.br

Giorgio Spiazzi, Simone Buso


Departamento de Eletrnica e Informtica
Universidade de Pdua
Via Gradenigo 6A - 35131 Padova - Itlia
e-mail: giorgio@dei.unipd.it - simone@.dei.unipd.it
Resumo Retificadores com alto fator de potncia, em
conformidade com normas internacionais tm sido
largamente estudados. So bastante conhecidas as
solues que utilizam comutao em alta freqncia,
enquanto so mais recentes as topologias que utilizam
comutao em baixa freqncia. Estas ltimas
representam uma alternativa para aplicaes de grande
volume de produo nas quais no necessria uma
regulao precisa da tenso de sada, sendo possvel
atender s limitaes da norma com valores de
indutncia inferiores queles usados em solues
passivas. Alm disso, devido operao em baixa
freqncia, as perdas de comutao se tornam
desprezveis e os valores de di/dt e dv/dt so inferiores aos
dos circuitos comutados em alta freqncia, minimizando
a emisso de interferncia eletromagntica. Este artigo
revisa os princpios de funcionamento de alguns
retificadores deste tipo. So feitas comparaes com a
soluo de alta freqncia em termos de complexidade
circuital, volume dos indutores e desempenho,
permitindo estabelecer critrios de escolha dentre as
topologias.
Abstract - High power factor rectifiers, complying with
international standards have been deeply studied. Two
main approaches are usually used: high frequency
control of the input current and line-frequency
commutated rectifiers. These last represent an alternative
for large volume applications that do not need a precise
output voltage regulation. They provide compliance with
the standard using a smaller inductor as compared to a
conventional rectifier with passive filter. Moreover, being
the switch turned on and off only twice per line period,
the associated losses are very small and the di/dt and
dv/dt are lower compared to high-frequency commutated
rectifiers, thus reducing the high-frequency noise
emission and EMI filter requirements. This paper
reviews the operating principles of some line-frequency
commutated rectifier topologies. A comparison among
low and high frequency high power factor rectifiers, in
terms of circuit complexity, overall reactive component
size and performance, is made, thus allowing selection of
the most convenient topology for a given application.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

I. INTRODUO
Retificadores de alta qualidade (em ingls Power Factor
Correctors PFCs) tm substitudo retificadores com filtro
capacitivo devido aos limites para as componentes
harmnicas impostos por normas internacionais como a
IEC-61000-3-2 [1]. Os PFCs com comutao em alta
freqncia levam a um fator de potncia praticamente
unitrio, alm de permitirem regular a tenso de sada, s
custas de um aumento no custo e no volume total do
retificador. O PFC baseado no conversor boost operando no
modo de conduo contnuo (MCC) com comutao em alta
freqncia (AF boost), a estrutura apontada na literatura
como das mais indicadas para a implementao de um
retificador de alta qualidade, devido inerente baixa
ondulao da corrente de entrada, excelente forma de onda
e facilidade de comando do transistor.
No obstante, algumas aplicaes de produo macia,
como eletrodomsticos de maior potncia, da chamada linha
branca (aparelhos de ar condicionado, mquinas de lavar
roupa, etc.) ainda utilizam topologias convencionais devido
ao menor custo e maior confiabilidade, com filtros passivos
para se conformarem norma, mesmo que isto signifique um
significativo aumento no volume dos elementos reativos na
medida em que aumenta a potncia [2].
Recentemente [3-7] foram propostas topologias que
representam uma soluo de compromisso entre os
retificadores com comutao em alta freqncia (que
normalmente comutam em dezenas de kHz) e os com filtros
passivos. Tais circuitos fazem uso de um interruptor
comutado no dobro da freqncia da rede, de modo que
praticamente so eliminadas as perdas por comutao. O
atendimento s especificaes da norma obtido com
importante reduo no valor dos elementos reativos,
especialmente indutncias, quando comparado com a soluo
ativa. Alm disso, os limitados valores de di/dt e dv/dt
permitem a minimizao de emisses de alta freqncia,
possivelmente eliminando a necessidade de filtros de linha.
Circuitos deste tipo tm sido utilizados industrialmente,
como se verifica em [8] para o caso de aparelhos de ar
condicionado.
Algumas alternativas para conversores trifsicos tambm
tm sido estudadas [9-11] mas fogem do escopo deste artigo
pois normalmente no ocorrem em aplicaes domsticas.

Neste artigo so revistas e analisadas quatro destas


topologias. Uma comparao com o AF boost realizada,
observando aspectos como: distoro na corrente de entrada,
fator de potncia, regulao da tenso de sada,
complexidade do circuito, esforos de tenso e de corrente
nos interruptores, tamanho dos elementos reativos, etc. So
estudados casos na faixa de potncia entre 600 W e 1,2 kW.

ii
L

Topologia T1 boost com comutao em baixa freqncia


(BF boost): Este circuito topologicamente idntico ao
conversor boost com comutao em alta freqncia, no
entanto o comando do transistor se faz no dobro da
freqncia da rede, ou seja, apenas uma comutao em cada
semiciclo. Quando o transistor entra em conduo, a tenso
retificada da rede, ug, aplicada indutncia e se tem
corrente absorvida da rede com antecedncia em relao ao
que ocorreria sem a ao deste interruptor. Quando o
transistor desligado, ocorre uma ressonncia entre L e C,
atravs do diodo, at que a corrente se anule, assim
permanecendo at o prximo semiciclo. A forma de onda
tpica est mostrada na figura 2.a).
Topologia T2 (BF - boost modificado): Este conversor
opera de forma diversa do anterior. O interruptor S
acionado nas proximidades do cruzamento da tenso da rede
com o zero. Isto provoca uma descarga (parcial) do capacitor
Ca atravs do indutor L. Quando o transistor desligado o
processo de descarga prossegue atravs de Da at que a
corrente pelo indutor auxiliar v a zero. Ao final deste
intervalo o capacitor est carregado com uma frao da
tenso de sada, levando a uma conduo antecipada dos
diodos da ponte retificadora. A corrente de entrada varia de
maneira ressonante, carregando Ca, at que o diodo D entre
em conduo. Ento se tem a ressonncia entre L e (C+Ca),
que se mantm at que a corrente se anule. Formas de onda
tpicas esto mostradas na figura 2.b).

ug C

RL

Uo

a)

II. RETIFICADORES COM COMUTAO EM BAIXA


FREQNCIA
Alm do AF boost, as demais topologias de
retificadores que sero consideradas neste artigo esto
mostradas na figura 1. Cada uma possui um indutor, L e um
capacitor, C, ambos dimensionados para operao em baixa
freqncia. Alm disso, as topologias T1 e T2 so comutadas
em baixa freqncia e utilizam um circuito auxiliar que
emprega um transistor, S e um diodo, D.
A topologia T2 tambm emprega indutor e capacitor
auxiliares, La e Ca, respectivamente. Exceto pelo diodo D,
todos os demais componentes so dimensionados para uma
pequena frao da potncia de sada.
Estes conversores permitem atender aos limites impostos
pelas normas de distoro harmnica da corrente, fazendo
uso de componentes passivos (L e C) de valores inferiores
aos utilizados em circuitos que empregam apenas filtragem
passiva para o mesmo fim. Dado que a corrente de entrada
descontnua, o posicionamento da indutncia pode ser feito
tanto do lado CA quanto do lado CC do retificador.
Os princpios de funcionamento so brevemente descritos
a seguir.

ig

ig

ii

L
D

ui

ug

C RL

Uo

Circuito auxiliar

b)
ig

ii

D
iLa

+ L

ui

ug
-

uCa

Ca

Da
La
S

Uo
RL
C
-

Circuito auxiliar

c)

Fig. 1 Topologias de retificados de alto fator de potncia: a) Filtro


passivo; b) T1: BF- boost; c) T2: BF - boost modificado.

ii

a)

Ti/2

ii

b)

Ti /2

Fig. 2 Formas de onda tpicas da corrente de entrada dos


retificadores com comutao em baixa freqncia: a) T1; b) T2.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

,5
L im ite

00000000000
00000000000000000000000000000000000

00000000000000000000000000000000000
00 00 00 00 00 00 00 00 0 0 0
000000000000000000000000

11

13

00000000000
0000000000000000000000000000

00000000000000000000000000000000000
00 00 00 00 00 00 00 00
00000000

00000000000000000000000000000000000000

15

17

0000000000000 000000000000000000000000

19

00000000000000000000000000000000000000000000

,5

T2

21

0000000000000000000000000000000000000

T1

23

0000000000000000000000000000000000000

,5

00000000000000000000

P a s s iv o

00 00 00 00 00 00 00
0000000

,5

0000000000000
0000000
0000000

00000000000000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
00000000000000000000000000000000000
00000000000
000000000000000000000000
000000000000000000000000
00 00 00 00 00 00 00 00
00 00 00 00

A. Conformidade s normas de distoro harmnica da


corrente
Para o conversor com comutao em alta freqncia,
supondo operao no modo de conduo contnuo, com
controle pela corrente mdia, a corrente da rede reproduz a
forma de onda da tenso de entrada, o que garante o
atendimento das restries da norma. No modo de conduo
descontnuo, depois da filtragem da alta freqncia, tem-se
uma distoro harmnica mais elevada [12], como mostra a
figura 3, mas muito aqum dos limites da norma.

00000000000000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
000000000000000000000000
00 00 00 00 00 00 00 00
000000000000000000000000
000000000000
00 00 00 00

As tabelas I e II mostram dados das quatro topologias


selecionadas para a anlise comparativa, incluindo aquela
com filtro passivo (LC com clula nica). Todos os valores
referem-se a uma tenso de entrada de 230 V, como
prescreve a norma.
O valor da indutncia o mnimo que permite a
obedincia aos limites da norma (classe A), tendo sido obtido
por mtodo numrico, seguindo procedimentos indicados em
[4-7]. Para o conversor boost de alta freqncia, operando no
MCC, o valor da indutncia foi calculado considerando os
seguintes valores: ondulao da corrente de entrada (pico-apico) de 2,6 A, a 70 kHz, com tenso de sada de 380 V.

resultados esto mostrados na figura 4.


Pode-se verificar que para o circuito com filtro passivo o
limite dado pela componente de mais baixa ordem (3
harmnica). A forma suave da onda limita fortemente as
componentes superiores.
Na topologia T1 verifica-se que a reduo nas
componentes de baixa ordem vem acompanhada de uma
elevao daquelas de ordem superior. Neste caso o limite foi
dado pela 17 harmnica.
Na topologia T2, por tambm apresentar um perfil mais
suave de variao da corrente em relao a T1, este efeito de
aumento nas componentes de ordem elevada no se observa,
e o limite de potncia dado pelas 5 e 7 harmnicas, que
esto associadas ondulao da forma de onda mostrada na
figura 2.
Observe-se que, de acordo com a Tabela I, a
conformidade com a norma obtida com indutncia cada vez
menor quando se passa do circuito passivo para as topologias
T1 e T2.
0000000000000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
00000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
000000000000000000000000000000000
0 0 0 0 0 0 0 0 0 0 00
0000000000000000000000000000000000
0000000000000000000000000000000
0 0 0 000 0 000 0 0 00
00 00 00 00 00 00 00 00 00 00 00
00 00 00 00 00 00 00 00 00 00 0
0 0 0 0 0 0 0 0 0 0 00
00 00 00 00 00 00 00 00 00 00 00
0000000000000000000000000000000000
000000000000000000000000000000000000000000000
00 00 00 00 00 00 00 00 00 00 00
00000000000000000000000
00 00 00 00000 00 00000 00 00 000
0000000000000000000000000000000
0000000000000000000000
0000
0000

III. COMPARAES ENTRE AS TOPOLOGIAS

25

O r d e m h a r m n ic a

Fig. 4 Comparao entre espectros da corrente de entrada de


retificadores com filtro passivo, topologias T1 e T2 e os limites da
norma (valores de pico em [A]). Po = 1200 W.

Fig. 3 Forma de onda tpica de retificador boost no modo de


conduo descontnuo: tenso da rede e corrente filtrada.

A emenda 14, introduziu alteraes na norma IEC 610003-2 [13], determinando que apenas aparelhos de TV e
computadores e monitores de uso pessoal, com potncia at
600 W so includos na classe D. Nesta classe os limites
estabelecidos para cada harmnica so uma percentagem da
componente fundamental.
Foi abolida a definio do envelope dentro do qual a
corrente deveria se conformar, desta forma, no existe mais a
possibilidade de se alterar ligeiramente a forma de onda de
modo a passar-se da classe D para a classe A.
Para os outros aparelhos (exceto os de iluminao
classe C, as ferramentas portteis classe B e os da classe
D), o equipamento considerado em classe A, existindo
valores absolutos a serem respeitados, independentemente da
potncia. Por exemplo, a terceira harmnica pode ter um
valor de pico de at 3,25 A.
Utilizando os valores indicados na Tabela I, foram
verificados os espectros das correntes de entrada de um
retificador com filtro passivo e das topologias T1 e T2,
garantindo-se a mesma potncia de sada (para 1200 W). Os

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

B. Regulao da tenso de sada


Para o AF boost possvel se obter uma excelente
regulao da tenso de sada, tanto para variaes na carga
quanto para variaes na entrada.
A soluo passiva no oferece nenhum tipo de regulao
e, alm disso, devido queda de tenso sobre a indutncia, a
tenso CC significantemente menor do que o valor de pico
da tenso de entrada.
O efeito boost (elevao da tenso de sada em relao
de entrada) est presente tambm nos conversores com
comutao em baixa freqncia. A energia armazenada
durante o intervalo de conduo do interruptor transferida
subseqentemente sada, elevando a tenso CC.
Esta elevao, por depender da energia acumulada na
indutncia, est diretamente ligada durao do intervalo de
conduo do transistor, o qual limitado pelo mximo
esforo de corrente admitido para este dispositivo, como ser
discutido no prximo item. Desta maneira, possvel se
obter regulao da tenso de sada, numa faixa relativamente
ampla de variao da carga mas numa faixa limitada de
variao da tenso da entrada.
Uma vez que o critrio de dimensionamento da
indutncia o de minimizar seu valor, mantida a
conformidade com a norma, o tempo de conduo do

interruptor relativamente curto, uma vez que tempos


maiores exigiriam indutncias mais elevadas com a
finalidade de limitar a corrente que circularia pelo
interruptor. Sendo pequeno este intervalo de tempo, sua
reduo pode compensar um aumento na tenso de entrada
apenas numa pequena faixa. No possvel fazer
compensao de sub-tenso, pois isso implicaria no aumento
do tempo de conduo, com o conseqente aumento no
esforo de conduo de corrente.
Em termos da variao da carga, na medida em que a
corrente da carga se reduz, o tempo de conduo do
transistor deve ser reduzido de maneira a manter constante a
tenso de sada. Para um dado valor mnimo de corrente
consumida, o intervalo ton se anula e o retificador passa a se
comportar como um conversor com filtro passivo. Abaixo
deste valor de corrente da carga no possvel regular a
tenso de sada, a qual tende a se elevar, chegando ao valor
de pico da tenso de entrada.
Quanto maior o valor da indutncia do circuito, maior a
queda de tenso sobre esta. Assim, na topologia T1 verificase uma significativa diminuio da tenso CC, enquanto em
T2 consegue-se aproximar do valor da tenso de pico da
entrada em toda faixa de potncia estudada.
C. Esforos de tenso de corrente
Para os circuitos com comutao em baixa freqncia, o
esforo de corrente do interruptor depende tanto do valor da
indutncia quanto do tempo de conduo do transistor.
Quanto maior for este intervalo de tempo maior a faixa de
regulao da tenso de sada. Mas isto implica em um maior
valor de pico da corrente pelo indutor ou em uma maior
indutncia, o que traz implicaes no aumento do volume do
indutor.
A topologia T2 apresenta um maior esforo de corrente,
uma vez que utiliza indutncia menor atravs da qual se faz a
descarga do capacitor auxiliar.
A figura 5 mostra formas de onda de tenso e de corrente
no circuito auxiliar. Alm do transistor e do diodo, tambm o
capacitor fica submetido a um importante esforo de
corrente, indicando a necessidade de uso de um componente
com baixa resistncia srie equivalente a fim de limitar as
perdas neste componente.
O esforo de corrente para o AF - boost, no modo de
conduo contnuo, igual ao valor de pico da corrente pelo
indutor. O esforo de tenso ao qual esto submetidos os
interruptores igual tenso de sada para todos os trs
conversores, mas normalmente ser maior para o caso de alta
freqncia devido maior tenso de sada obtida.
D. Fator de Potncia
Considerando as formas de onda mostradas na figura 2,
possvel determinar as respectivas distores harmnicas
totais (DTH), fatores de deslocamento da componente
fundamental (cos 1) e os conseqentes fatores de potncia
(FP).
Consultando a Tabela I, verifica-se que os resultados para
o AF boost so os melhores, enquanto a topologia com
filtro passivo apresenta o pior desempenho em termos de
fator de deslocamento e fator de potncia. Devido forma de
onda suave, sua DHT inferior s das topologias T1 e T2.

Fig. 5 Formas de onda no circuito auxiliar:


{1}: Tenso no transistor (200 V/div.)
{2}: Tenso no capacitor auxiliar (200 V/div.)
{3}: Corrente no indutor auxiliar (20 A/div.)
Horiz.: 1 ms/div.

Quanto aos retificadores com comutao em baixa


freqncia, os resultados para T2 so melhores do que para
T1. Isto se explica considerando que a corrente de entrada
para a topologia T2 apresenta-se com menores valores de
pico e eficaz, o que implica numa reduo da distoro e um
aumento do FP.
E. Tamanho do indutor
Uma estimativa do tamanho dos indutores pode ser obtida
por meio do produto de reas AeAw (sesso transversal do
ncleo x rea da janela ocupada pelo enrolamento), bastante
utilizado nos procedimentos de dimensionamento deste tipo
de elemento.
A tabela I mostra os valores deste produto considerando
os parmetros e caractersticas dados a seguir. Para os
conversores com operao em baixa freqncia considera-se
um ncleo de Ferro - Silcio, uma densidade de campo
magntico Bmax = 1,5 T, uma densidade de corrente J = 5
A/mm2, e coeficiente de ocupao da janela pelo
enrolamento kR = 0,4.
Para o AF boost, considera-se o emprego de ferrite
(Micrometals) com densidade de campo magntico Bmax =
0,15 T, no caso de potncia de sada de 600 W. Um ncleo
de p de ferro, tipo kool- (Magnetics) com Bmax = 0,6 T foi
considerado para potncias mais elevadas (900 e 1200 W). A
elevao de temperatura admitida de 40 C.
Na tabela II tm-se estimativas dos volumes externos do
indutor e apenas do ncleo, com base em valores tpicos de
produtos comerciais.
Como esperado, o conversor com comutao em alta
freqncia apresenta os menores valores de volume do
indutor. A diferena se torna mais significativa medida que
aumenta a potncia.
Dentre as solues de baixa freqncia, T2 a que
apresenta menores valores, mesmo adicionando-se no
cmputo o volume do indutor auxiliar.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

TABELA I. COMPARAO ENTRE RETIFICADORES PARA DIFERENTES POTNCIAS:


ESFOROS DE TENSO E DE CORRENTE E FATOR DE POTNCIA
Po
[W]
600 - P
600 - T1
600 T2
600 - AF
900 - P
900 - T1
900 T2
900 - AF
1200 - P
1200 - T1
1200 T2
1200 - AF

Uo Uo/USpk
L
La
[V]
[V]
[mH] [mH]
294,8
0,90
6,5
303,4
0,93
4,5
315,2
0,97
3
0,8
380
1,17
0,52
258,9
0,80
18,5
290
0,89
9
316,2
0,97
5,2
1
380
1,17
0,52
230,7
0,71
29
273,6
0,84
16
310,6
0,95
6,8
1,2
380
1,17
0,52

Igpeak
[A]
8,62
8,84
8,26
3,7
9,8
10,0
8,34
5,53
12,1
11,2
9,51
7,38

Igrms
[A]
3,68
3,63
3,48
2,61
5,12
4,82
4,54
3,91
6,97
6,16
5,65
5,22

Igavg
[A]
2,04
1,98
1,92
2,35
3,47
3,11
2,96
3,52
5,2
4,42
4,13
4,7

ISpeak
[A]

ILapeak ILarms
[A]
[A]

1,33
7,74
4,33

7,74
4,33

1,01
2,61

2,66
24,4
5,53

24,4
5,53

3,35
3,91

3,53
34,4
7,38

34,4
7,38

4,84
5,22

DHT

cos(1)

FP

0,87
0,9
0,88
~0
0,52
0,61
0,59
~0
0,31
0,43
0,41
~0

0,938
0,964
0,994
~1
0,861
0,952
0,999
~1
0,799
0,923
0,997
~1

0,708
0,716
0,747
~1
0,763
0,812
0,861
~1
0,762
0,846
0,922
~1

AeAw
[cm4]
6,87
4,81
2,87
2,47
30,9
14,5
6,56
4,83
73,0
36,8
12,2
4,84

AeAw
[cm4]

0,21

2,72

6,66

P = filtro passivo; T1 = BF - boost; T2 = BF boost modificado, AF boost.


Po: potncia de sada; Uo: tenso de sada; USp: valor de pico da tenso de entrada; Ig: corrente (eficaz e pico) de entrada; IS:
corrente no interruptor (eficaz e pico); ILa: corrente no indutor auxiliar (eficaz e pico);
TABELA II. COMPARAO ENTRE RETIFICADORES PARA DIFERENTES POTNCIAS:
VOLUME E PERDAS
Po
[W]

600 - P
600 - T1
600 T2
600 - AF
900 - P
900 - T1
900 T2
900 - AF
1200 - P
1200 - T1
1200 T2
1200 - AF

Vext
Vfe
[cm3] [cm3]

48
38,4
26,1
6,84
141
90
48
10,5
262
164
75
21,3

38,4
30,7
21,5
112
72
38,4
206
131
60

Vfe
Vext
aux
aux
[cm3] [cm3]

3,58

26,1

48

2,82

21,5

38,4

PCu*
[W]

PFe*
[W]

Prect
[W]

4,08
3,22
2,59
5,3
13,6
7,04
6,01
3,35
25,8
14,8
10,5
3,76

0,91
0,73
0,58
1,47
2,67
1,71
1,42
2,84
4,88
3,11
2,33
2,81

4,08
3,96
3,84
4,70
6,94
6,11
5,92
7,04
10,4
8,84
8,26
9,40

Pswitch**
[W]

Pcap
[W]

1,98
1,94
20,5

0,92

3,14
3,18
31,8

7,76

4,5
4,64
43,6

15,2

rea do
dissipador
[cm2]

Volume
do filtro
de IEM
[cm3]

11
11
149

131

17,6
17,9
282

194

25,6
26,3
495

194

* Inclui o indutor auxiliar para T2


** Inclui o transistor e os diodos
Po: potncia de sada; Vext: volume externo do indutor; Vfe: volume do ncleo; P: perda de potncia no enrolamento (PCu), no
ncleo (PFe), no retificador de entrada (Prect), no interruptor e no diodo auxiliar (Pswitch) e no capacitor auxiliar (Pcap).
F. Perdas
As perdas de potncia associadas aos elementos
magnticos e ao retificador de entrada foram calculadas para
todas as topologias e nveis de potncia.
Foi suposta uma queda de 1 V por diodo e, sendo
conhecida a corrente mdia de entrada, determina-se a
potncia. No retificador de entrada no h perda de
comutao significativa em nenhuma das topologias.
Para os indutores foram consideradas as perdas no ncleo
(com base em dados de catlogo que indicam as perdas em
funo da freqncia, do valor de B e da massa do ncleo) e
no enrolamento.
Os valores no so significantemente diferentes entre si,
exceto pelas perdas nos enrolamentos, que so muito maiores
nos indutores das topologias com comutao em baixa
freqncia.
A razo para tal que foi utilizado, para efeito
comparativo, o mesmo valor de densidade de corrente (5
A/mm2) no dimensionamento de todos indutores. Este no

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

um bom valor para indutores de baixa freqncia, uma vez


que o nmero de espiras exigido implica em uma resistncia
elevada.
As perdas no capacitor auxiliar, associadas sua
resistncia srie equivalente, (topologia T2) tm valor
prximo s do indutor, por causa do alto valor da corrente
eficaz que circula por Caux.
Para os semicondutores (exceto a ponte retificadora) foram
utilizados dois mtodos diversos. Para os circuitos de baixa
freqncia as perdas foram estimadas considerando tenso e
corrente mdias pelo transistor e diodo, desprezando perdas
de comutao.
Para a topologia AF boost, foi tomado como base um
valor de rendimento global de 95%, freqentemente
reportado na literatura, vlido para a faixa de potncia
estudada. Subtraindo as outras perdas estimadas
anteriormente, atribui-se a diferena ao transistor e ao diodo.
Os valores obtidos so cerca de dez vezes maiores do que
aqueles dos circuitos com comutao em baixa freqncia,

podendo-se atribuir este aumento essencialmente s perdas


de comutao.
G. Dissipador de calor
Para todos os conversores foi suposto que o os
interruptores (diodo e transistor) tivessem encapsulamento
TO-247 (resistncia trmica Rjc= 0,7 C/W).
A rea do dissipador de calor foi calculada considerando
a resistncia trmica de uma placa de alumnio brilhante de 1
mm de espessura, em posio vertical [14].
Os valores elevados obtidos para a topologia com
comutao em alta freqncia tm um importante impacto no
volume total destes conversores.
H. Filtro de Interferncia Eletromagntica - IEM
Devido comutao em baixa freqncia, as topologias
com filtro passivo, T1 e T2 no necessitam de filtros de IEM,
o que j no ocorre com o AF boost.
Uma vez que o projeto de tais filtros no objeto deste
artigo, a Tabela II indica o volume de filtros comerciais
(atenuao entre 50 e 60 dBV entre 150 kHz e 30 MHz).
Note-se que o volume do filtro muito maior do que o do
indutor, sendo similar ao volume do indutor estipulado para o
retificador com filtro passivo.
I. Circuitos eletrnicos
O circuito eletrnico usado tanto em T1 quanto em T2
essencialmente um gerador de pulso sincronizado com a
rede. Se for implementada a regulao da tenso de sada,
torna-se necessrio um circuito adicional para ajustar a
largura do pulso. Este circuito poderia ser facilmente
implementado, por exemplo, com um TCA 785.
Para o retificador com comutao em alta freqncia,
seria empregado um circuito integrado comercial, que exige
trs sinais de entrada: tenso retificada, tenso de sada e
corrente pelo indutor.
Embora este ltimo caso apresente uma complexidade um
pouco maior, no h diferenas muito importantes neste
aspecto entre os retificadores.
Obviamente, o retificador com filtro passivo no faz uso
de nenhum circuito eletrnico.
VI. RESULTADOS EXPERIMENTAIS
As figuras 6 e 7 mostram formas de onda para as
topologias T1 e T2. Em ambos os casos o contedo
harmnico est dentro dos limites da norma.
O valor de indutncia utilizado para T1 aquele indicado
na Tabela I. Os resultados experimentais so consistentes
com os tericos apresentados na mesma tabela.
Para a topologia T2, por ter sido testada em 60 Hz, o
valor foi recalculado, obtendo-se, como esperado, valores
inferiores queles de 50 Hz. O esforo de corrente de 20A.
O fator de potncia medido foi 0,85, sendo determinado pela
distoro da corrente, que equivale a uma DHT de 59%.
O rendimentos da topologia T1 foi de 97%, enquanto
para T2 foi obtido 96%, o que coerente com os valores
expressos na Tabela II. O menor rendimento de T2 deve-se
ao aumento das perdas devido ao modo de funcionamento do
circuito auxiliar.

Uo

ug

Espectro
ii

Fig. 6 Tenso de entrada retificada (100 V/div), corrente de


entrada (2 A/div) e seu espectro (0,4 Arms/div)
Ui = 225 Vrms, Uo = 284 V, 50 Hz e Po = 600 W.

Fig. 7 Tenso de entrada Ui (100 V/div), corrente de entrada ii (5


A/div) Ui = 230 Vrms, Uo = 292 V, Po = 900 W, 60 Hz, L = 6 mH,
La = 1 mH, Ca = 44 F.

V. CONCLUSES
Esta anlise comparativa entre retificadores de alta
qualidade empregando comutao em alta ou em baixa
freqncia visou dar informaes para a escolha de uma
soluo que considere aspectos relacionados com o volume
dos elementos magnticos empregados, o volume total do
retificador, a possibilidade de regulao da tenso de sada, a
gerao de IEM e outros aspectos, sempre garantindo a
conformidade com normas de distoro da corrente.
As topologias que empregam comutao em baixa
freqncia tm como principal vantagem a no necessidade
de uso de filtro de IEM e a eliminao das perdas de
comutao, o que implica numa drstica diminuio do
volume dos dissipadores, resultando ainda num maior
rendimento.
Para valores de potncia mais elevados (acima de 900
W), os tamanhos do dissipador e do filtro de IEM se tornam
muito significativos no conversor com comutao em alta
freqncia, enquanto o indutor se torna muito grande na
soluo passiva.
Por outro lado, pode-se esperar uma reduo do volume
total do conversor com o emprego das topologias T1 e,
principalmente, T2.
A topologia T2, mesmo utilizando dois indutores,

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

minimiza o volume do conversor. Sua principal desvantagem


o esforo de corrente presente nos componentes do circuito
auxiliar, o que resulta num menor rendimento em
comparao com T1.
Em termos das perdas totais, a soluo de alta freqncia
apresenta os piores resultados devido s perdas de comutao
dos interruptores. A grande vantagem do AF - boost a
regulao da tenso de sada, que permite compensar
plenamente variaes na tenso de entrada e na carga. J as
outras topologias (exceto a passiva) conseguem compensar
redues da corrente de carga at cerca de 50% do valor
nominal (valores obtidos experimentalmente), enquanto
praticamente no tm atuao frente a variaes na tenso de
entrada.
Caso a aplicao no exija este tipo de regulao (por
exemplo, se os conversores alimentados pela sada CC
puderem operar com variao nesta tenso) e aspectos de
densidade volumtrica de potncia e simplicidade de
operao do conversor forem mais relevantes, as topologias
T1 ou T2 podem ser uma escolha conveniente.
AGRADECIMENTOS
Os autores desejam agradecer Fundao de Amparo
Pesquisa do Estado de So Paulo (FAPESP) pelos
financiamentos das visitas do Dr. Spiazzi e do Dr. Buso ao
Brasil e do projeto 99/09400-2.
REFERNCIAS BIBLIOGRFICAS
[1] IEC
61000-3-2,
International
Electrotechnical
Commission, 3, Genve, Switzerland, 1998.
[2] M. Jovanovic, D. E. Crow, "Merits and Limitations of
Full-Bridge Rectifier with LC Filter in Meeting IEC
1000-3-2 Harmonic-Limit Specifications," Proc. of the
IEEE Applied Power Electronics Conf.. (APEC), pp. 354360, March 1996.
[3] I. Suga, M. Kimata, Y. Ohnishi, R. Uchida. New
Switching Method for Single-Phase AC to DC
Converter, Proc. of the Power Conversion Conference
(PCC), pp.93-98, 1993.
[4] L. Rossetto, G.Spiazzi, P. Tenti, Boost PFC with 100 Hz
Switching Frequency Providing Output Voltage
Stabilization and Compliance with EMC Standards,
Proc. of the Industry Applications Society Annual
Meeting, St. Louis, USA, pp. 1567-1573, 1998.
[5] G. Spiazzi, S. Buso, "A Line-Frequency Commutated
Rectifier Complying with IEC 1000-3-2 Standards,"
Proc. of the IEEE Applied Power Electronics Conf.,
March 1999.
[6] J. A. Pomilio, G. Spiazzi, "A Double-Line-Frequency
Commutated Rectifier Complying with IEC 1000-3-2
Standards" Proc. of the IEEE Applied Power Electronics
Conf., March 1999.
[7] J. A. Pomilio, G. Spiazzi, "A Low-Inductance LineFrequency Commutated Rectifier Complying with IEC
1000-3-2 Standards," CD record. of the IEEE Power
Electronics Specialists Conf. (PESC), June 1999.
[8] Y. Shimma and K. Iida: Inverter applications to air
conditioning field, Proc. Of IPEC 2000, May 2000, pp.
1747-1750.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

[9] J. Salmon and D. Koval: Improving the operation of 3phase diode rectifiers using an asymmetrical half-bridge
dc-link active filter, CD record of IAS Annual Meeting,
October 2000.
[10] E. L. M. Mehl and I. Barbi: An improved high-power
factor and low-cost three-phase rectifier, IEEE Trans. on
Industry Applications, vol. 33, no. 2, pp. 485-492,
March-April 1997.
[11] S. Hansen, P. N. Enjeti, J. Han and F. Blaabjerg: An
integrated single-switch approach to improve harmonic
performance af standard PWM adjustable speed drives,
Proc. of IAS Annual Meeting, pp. 789-795, Oct. 1999.
[12] B. Mammano, L. Dixon: Choose the Optimum
Topology for High Power Factor Supplies, PCIM
Magazine, pp. 8-18, March 1991.
[13] EN 61000-3-2 prA14, European Committees for
Electrotechnical Standardization CENELEC, Brussels,
Belgium, March 2000.
[14] D. S. Steinberg: Cooling Techniques for Electronic
Equipment, John Wiley & Sons, Inc., 1980.
DADOS BIOGRFICOS
Jos Antenor Pomilio nasceu em Jundia SP em 1960.
engenheiro eletricista (1983), Mestre (1986) e Doutor em
Eng. Eltrica (1991) pela Universidade Estadual de
Campinas. De 1988 a 1991 foi chefe do grupo de eletrnica
de potncia do Laboratrio Nacional de Luz Sncrotron. Em
1993/1994 realizou um estgio de ps-doutoramento junto
Universidade de Pdua Itlia. Foi editor da revista
Eletrnica de Potncia (1999/2000). Atualmente presidente
da Sociedade Brasileira de Eletrnica de Potncia e membro
eleito do Comit Administrativo da The IEEE Power
Electronics Society. professor da Faculdade de Engenharia
Eltrica e de Computao da Unicamp deste 1984. Suas
principais reas de interesse so tcnicas de eletrnica de
potncia aplicadas qualidade da energia eltrica,
condicionamento eltrico aplicado a fontes alternativas de
energia.
Giorgio Spiazzi nasceu em Legnago (provncia de Verona,
Itlia) em 1962. Graduou-se em Engenharia Eltrica na
Universidade de Padova em 1988. Em 1993 obteve seu
doutorado em Eletrnica Industrial e Informtica no
Departamento de Eletrnica e Informtica da mesma
Universidade, onde professor desde 1993. Suas reas de
interesse so tcnicas de controle avanadas para conversores
de potncia, pr-conversores de alto fator de potncia e
tcnicas de comutao suave.
Simone Buso nasceu em Pdua, Itlia em 1968. Recebeu os
graus de mestre em Engenharia Eltrica e de Doutor em
Eletrnica Industrial pela Universidade de Pdua, em 1992 e
1997, respectivamente. Desde 1993 pesquisador junto ao
Departamento de Eletrnica e Informtica da mesma
universidade. Seus principais interesses de pesquisa incluem
conversores CC/CC, circuitos integrados smart power,
controle digital e controle robusto de conversores de
potncia.

RETIFICADOR TRIFSICO ISOLADO COM CORREO DO FATOR DE


POTNCIA EMPREGANDO O CONVERSOR CC-CC SEPIC EM CONDUO
CONTNUA
Denizar Cruz Martins, Anderson H. de Oliveira e Ivo Barbi
Universidade Federal de Santa Catarina - INEP - Instituto de Eletrnica de Potncia
Fone:(048) 331.9204 Fax:(048) 234.5422 e-mail: denizar@inep.ufsc.br
Cx.Postal 5119 CEP:88.040-970 Florianpolis SC

Resumo - Neste artigo proposto um retificador


trifsico utilizando o conversor CC-CC SEPIC operando
no modo de conduo contnua para a correo do fator
de potncia. As principais caractersticas desta estrutura
so: simplicidade e robustez do circuito de potncia,
possibilidade de operao como elevadora ou abaixadora
de tenso, baixa distoro harmnica da corrente de
entrada, ser naturalmente isolada e processar toda a
energia em um nico estgio, utilizando apenas uma
chave controlada. O conversor opera freqncia
constante e a transferncia de energia para a carga
controlada atravs da modulao PWM. feito um
estudo da estrutura em regime permanente e apresentado
um procedimento de projeto. Os resultados tericos so
comprovados atravs de um prottipo de laboratrio.
Abstract - This paper presents an analysis of a threephase rectifier with high power factor using a SEPIC DCDC converter operating in continuous conduction mode
(CCM). The structure is particularly simple and robust.
Its main features are: one power processing stage, which
can operate as step-down or step-up converter, lower
harmonic distortion in the line current and natural
isolation. The converter works with constant frequency
and PWM modulation. A study for steady state
conditions, a design procedure, and experimental results
obtained from a laboratory prototype are presented.
I. INTRODUO
Os sistemas de alimentao trifsico, disponveis em
aplicaes industriais, geralmente so mais indicados para
sistemas de potncias elevadas (acima de 1kW), onde a
converso CA/CC tem sido dominada por retificadores
convencionais a diodos e tiristores. A caracterstica no ideal
da corrente de entrada destes retificadores cria problemas
para a rede comercial de energia eltrica, dentre os quais
podem ser destacadas:
Distoro da tenso de alimentao devido aos altos picos
de corrente requeridos pelo retificador, podendo prejudicar o
funcionamento de outros equipamentos conectados ao
mesmo ponto;
Interferncia
eletromagntica
nos
sistemas
de
comunicao e controle;
Aumento das perdas nos elementos das redes de
transmisso e distribuio;
Reduo do fator de potncia na entrada do estgio
retificador;

Necessidade de gerao de grandes quantidades de


potncia reativa, elevando os custos de todo o sistema;
Diminuio do rendimento da estrutura devido ao elevado
valor eficaz da corrente de entrada do retificador.
Muitos trabalhos tm sido apresentados pela
comunidade cientfica a fim de proporcionar a utilizao de
retificadores trifsicos com fator de potncia unitrio e baixo
contedo harmnico na corrente de linha [1-7]. Uma das
estruturas mais empregadas, como pr-regulador, o
conversor Boost [1,2]. Essa estrutura no naturalmente
isolada, somente opera como elevador de tenso e trabalha
no modo de conduo descontinua. O conversor proposto em
[2] tem um bom desempenho, mas sua estrutura composta
de trs interruptores sincronizados, trs indutores BuckBoost conectados em Y, e um interruptor adicional para
controle da tenso contnua de sada. Alm disso o conversor
opera em conduo descontnua com elevado valor eficaz de
corrente. Em [4] as principais vantagens so a simplicidade e
o bom desempenho da estrutura; contudo, o sistema opera em
conduo descontnua e apresenta elevados esforos de
corrente nas chaves. Os trabalhos apresentados em [5,6] so
muito interessantes, e apresentam um fluxo constante de
energia. Entretanto, os circuitos de comando e controle so
excessivamente complexos, e particularmente em [5] a
transferncia de energia processada em duas etapas. Os
conversores no so independentes e, por essa razo, a
confiabilidade do sistema fica comprometida. Na referncia
[7] so obtidos excelentes resultados em termos do
rendimento do sistema, operando com fluxo constante de
energia, mas h grandes dificuldades em nvel de
implementao dos circuitos de comando, devido sua
complexidade e transferncia de energia em dois estgios.
Diante desses inconvenientes e procurando melhorar a
performance dos conversores CA-CC de alta potncia, este
artigo apresenta a anlise e o desenvolvimento de um
retificador trifsico, com alto fator de potncia, operando
com freqncia constante, com um nico estgio de
processamento de energia, e empregando o conversor CC-CC
Sepic em conduo contnua. A estrutura proposta
naturalmente isolada, e utiliza apenas uma chave para o
controle do fluxo de potncia, tornando o circuito de
comando extremamente simples, e no necessita de filtros de
linha entre a rede e o retificador. Alm disso, o sistema pode
operar como elevador ou abaixador de tenso, e o reduzido
nmero de componentes aumenta a confiabilidade do
sistema, tornando-o bastante atraente para aplicaes
industriais de alta potncia.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

energia para a carga Ro. O circuito equivalente desta etapa


mostrado na Figura 3.

II. CIRCUITO PROPOSTO E PRINCPIO DE


OPERAO

C1

Lin

O circuito de potncia do retificador proposto


apresentado na Figura 1. A fim de facilitar o estudo da
estrutura, sero consideradas as seguintes simplificaes:
A anlise feita para o circuito operando em regime
permanente;
Todos os componentes so considerados ideais;
O transformador representado pela sua indutncia
magnetizante referida ao lado primrio;
As ondulaes de tenso nos capacitores C1 e Co so
consideradas nulas;
As tenses de rede so consideradas constantes em um
perodo de chaveamento do conversor.
Referindo os parmetros secundrios do conversor para o
lado primrio tem-se o circuito equivalente da Figura 2, onde
Vin = 2,34.V1eficaz e:
2

Ns
Np
Np
Ro =
Vo
Co ; Vo =
Ro ; Co =
Ns
Ns
Np

(1)

Lin
V1

D1

D2

C1

D3

V2

S1

Ds

Np

Ro

D6

ico

Figura 3: Primeira etapa.

2a etapa : intervalo (D.T < t < T). Nesta etapa a chave S1


bloqueada e o diodo Ds passa a conduzir, transferindo a
energia armazenada nos indutores para a carga Ro. As
correntes ie e iLm decrescem linearmente com uma taxa de
variao igual a Vo/Lin e Vo/Lm respectivamente. Durante
esta etapa o capacitor C1 acumula energia. O circuito
equivalente mostrado na Figura 4.
O modo de conduo contnua caracterizado pela
habilitao da chave S1 a conduzir antes que a corrente no
diodo Ds se anule. As formas de onda deste modo de
operao so mostradas na Figura 5.
Lin

ie

Ds

C1

ic

Vin

V3
D5

Ro

Co

Lm

iLm

Vo

Co
D4

ic
is

Ns

iDs

ie
Vin

io

Ds

is

Figura 1: Diagrama bsico do retificador trifsico utilizando o


conversor CC/CC Sepic.

io

iD
Lm

iLm

Ro

Co
ico

Figura 4: Segunda etapa.

Lin
C1

D3

Ds

ie(t)
Iepk

Vin
VLin(t)

Ieo
Vin

S1

Ro

Lm

Vo

Co

ILmpk

t
-Vo

iLm(t)
-

Figura 2: Diagrama bsico do retificador trifsico utilizando o


conversor CC/CC Sepic, com os parmetros referenciados ao lado
primrio do transformador.

Vin

-Ilmo
Ispk

tVLm(t)
t

is(t)
-Vo
(Vin+Vo)

Ieo+Ilmo
Iepk

O conversor Sepic operando em conduo contnua


apresenta duas etapas de operao , mostradas a seguir:
1a etapa : intervalo (0 < t < D.T). Nesta etapa a chave S1
est conduzindo. A energia proveniente da rede de
alimentao armazenada no indutor de entrada Lin e o
capacitor C1 transfere energia para a indutncia
magnetizante Lm. A tenso no capacitor C1 considerada
constante e igual a Vin, ela representa a tenso mdia de um
retificador trifsico convencional. As correntes ie e iLm
crescem linearmente com uma taxa de variao igual a
Vin/Lin e Vin/Lm respectivamente. Durante esta etapa, o
diodo Ds permanece bloqueado e o capacitor Co fornece

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

t Vs(t)

Ieo
t

ic(t)

ILmpk
IDpk

t
VDs(t)

iDs(t)
-Vin+Vo
D.T

D.T

Figura 5: Principais formas de onda.

III. ANLISE QUANTITATIVA


As equaes que regem o funcionamento do conversor
Sepic em conduo contnua e em regime permanente so
dadas a seguir.
Vin
ie( t ) = Ieo +
t para 0 < t < D.T
Lin
Vin
Vo
ie(t) =
D.T
( t D.T ) + Ieo
(2)
Lin
Lin
para D.T < t < T
Vin
t para 0 < t < D.T
Lm
Vin
Vo
iLm(t) =
( t D.T ) + I Lmo
D.T
Lm
Lm
para D.T < t < T
Vin
t + Ieo + I Lmo para 0 < t < D.T
Leq
is(t) = 0
para D.T < t < T

e(t)
Iepk
emd
Ieo

(3)

mmd

onde:

vLin( t ), vLm( t ) = Vo
vs( t ) = 0

para 0 < t < D. T


para D. T < t < T

para 0 < t < D. T

vs( t ) = Vin + Vo para D. T < t < T


vDs(t) = (Vin + Vo) para 0 < t < D. T
vDs(t) = 0
onde:

para D. T < t < T

(6)

D.T

(1-D).T

Vo.(1 D).T
I Lm md = I Ds md =
2.iLm.Lm
iLm 2
iLm =
I Lmmd

(11)

Corrente mdia nos diodos retificadores, IDrmd :


Iemd
I Drmd =
3

(12)

Corrente eficaz de entrada Ieef:


3 Vin. D. T
Ieef =

3 + ( ie) 2
3 2. ie. Lin

(13)

Corrente eficaz na chave S1, Isef:

(7)

(8)

Lin. Lm
; Vin = 2,34 V1eficaz ;
Lin + Lm
D.T o intervalo de conduo da chave S1.

Correntes mdias de entrada, Iemd , e na chave S1, Ismd:


Vin. D. T
Iemd = Ismd =
(10)
2. ie. Lin

+3
(14)

Corrente eficaz no capacitor C1, Ic1ef:

(9)

Leq =

(ie. D + iLm.(1 D))

3 Vin. D. T
Isef =

3 2. ie. Lin

Ic1ef =

Definindo as ondulaes de corrente na entrada (ie) e na


magnetizante do transformador (iLm), conforme Figura 6,
possvel se calcular as correntes mdias e eficazes nos
componentes do conversor Sepic [8].
Obtm-se ento:

10

(1-D).T

Figura 6: Detalhe das correntes na entrada e na magnetizante do


transformador do conversor Sepic.

(4)

iDs( t ) = 0 para 0 < t < D.T

vLin( t ), vLm( t ) = Vin

ilm

lmpk

D.T

Vin
t I Lmo para 0 < t < D.T
Lm
(5)
Vin
Vo
ic1(t) =
D.T (t - D.T) + Ieo para D.T < t < T
Lin
Lin

Vo
Vin
(t - D.T) + Ieo + I Lmo
D.T Leq
Leq
para D.T < t < T

m(t)

ie

Ilmo

ic1( t ) =

iDs(t) =

ie 2
Iemd

Correntes mdias na indutncia magnetizante, ILmmd , e no


diodo Ds, IDsmd:

iLm( t ) = I Lmo +

is( t ) =

ie =

onde:

Vin. D .T (1 D). D.( ie)2 + (1 D).( iLm)2 + 3)


3
2.ie.Lin
(15)

Corrente eficaz no diodo Ds, IDsef:

2
Vo. (1 D) .T
I Dsef =
D.ie + (1 D).iLm + 3 (16)

2. 3.iLm.Lm

Corrente eficaz no capacitor Co, IcOef:

D.ie + (1 D).iLm 2 + 3
1

3.(1 D)

2.iLm.Lm

(17)
Corrente eficaz nos diodos retificadores, IDref:
Icoef =

Vo.(1 D).T

I Dr ef =

( )2 Iemd

3 + ie
3

(18)

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Corrente eficaz em cada fase de entrada, Ifef:

Iemd

Atravs da conservao de fluxo magntico


transformador em regime permanente, tem-se que:

(19)
do

2.25

(20)
Vin. D. T = Vo. (1 D). T
Portanto, a caracterstica de transferncia esttica do
conversor Sepic em conduo contnua, mostrada na Figura
7, dada por:
Vo
D
=
Vin (1 D)

2.5

Limite entre CCM e DCM

CCM

1.75

D = 0,6

1.5
Vo/Vin

Ifef = 2

( )

3 + ie

Portanto, para se obter um fator de potncia acima de 0,95


e uma taxa de distoro harmnica prximo a 30% deve-se
escolher a ondulao ie menor que 10%. Neste projeto

1.25

D = 0,5

(21)

D = 0,4

0.75

D = 0,3

DCM

0.5

2. Leq . Io
Io =
V in . T

Vo
D
=
Vin (1 D)

0
0

0.05

0.1

0.15

0.2

0.25

0.3

0.35

0.4

0.45 0.5

Io
Figura 8: Caractersticas externas do conversor Sepic em regime
permanente.
0.97

2,34

FP =

0.96

2.(3 + ie )

0.95
FP

Vo/Vin

0.25

5
4.5
4
3.5
3
2.5
2
1.5
1
0.5
0

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1


D

0.94
0.93

Figura 7: Caracterstica de transferncia esttica do conversor Sepic


em conduo contnua.

0.92
0

A Figura 8 apresenta o grfico das caractersticas externas


do conversor Sepic em regime permanente [8]. A partir deste
grfico pode-se calcular o valor da corrente de carga crtica
que delimita as regies de conduo contnua/descontnua.

0.1

0.2

0.3

0.4

0.5

ie

Figura 9: Fator de potncia do retificador trifsico em funo da


ondulao de corrente de entrada.
0.4

Parametrizando-se as equaes apresentadas no item


anterior, podem ser gerados bacos que facilitam o projeto do
conversor. Estes bacos so apresentados juntamente com o
procedimento de projeto.

THD =

0.38

2 . ( 3 + ie )
1
5 ,5

0.36

THD

IV. PROCEDIMENTO DE PROJETO

0.34
0.32

A. Dados iniciais
Devem ser fornecidos os seguintes dados para que seja
feito o projeto do conversor:
Tenso de fase da rede Vfase: 220 [V]
Tenso de sada Vo: 120 [V]
Potncia de sada Po: 3.000 [W]
Freqncia de chaveamento fs: 20 [kHz]
Razo cclica nominal D: 0,4.
Rendimento : 90%
B. Ondulao da corrente no indutor de entrada
A ondulao da corrente no indutor de entrada Lin afeta
diretamente o fator de potncia (FP) e a taxa de distoro
harmnica (THD) da corrente de entrada do conversor.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

0.3
0

0.1

0.2

0.3

0.4

0.5

ie

Figura 10: Taxa de distoro harmnica (THD) em funo da


ondulao de corrente de entrada.

adotou-se ie = 2,5% (Veja as Figuras 9 e 10).


C. Relao de transformao do transformador
A relao de transformao do transformador dada por:
Vin. D
N=
(22)
Vo.(1 D)

11

E. Clculo da indutncia magnetizante do transformador


Para que seja calculado o valor da indutncia
magnetizante do transformador (referenciado ao primrio),
necessrio definir o valor da resistncia de carga mxima que
garanta o modo de conduo contnua do conversor. Atravs
do grfico da Figura 8 observa-se que o valor de corrente de
carga normalizada crtica para D=0,4 igual a
aproximadamente 0,24. Adotando-se o valor de Io nominal
igual a 6 vezes maior que Io crtico, obtm-se:
2,34. Vfase. Vo. N. Io
Leq =
(25)
2. fs. Po

Portanto:

Leq =

mas:
Portanto:

2,34.220.120.2,86.6.0,24
= 2,12 [mH].
2.20000.3000
Lin. Lm
Leq =
(26)
Lin + Lm
Lm = 2,27 [mH]

F. Clculo dos capacitores C1 e Co


Considerando-se a ondulao de tenso nos terminais dos
capacitores em torno de 1% de seu valor mdio, obtm-se:
D 2 . Po
C1 =
(27)
0,01. (1 D). Vo 2 . fs. N 2

Portanto: C1 =

0,42.3000
0,01.(1 0,4).1202.20000.2,862

Co =
Portanto: Co =

33,96 [F]

D 2 . Vin. Po

(28)

0,01. Vo 3 . (1 D). fs. N


0,42.2,34.220.3000

417 [F]

0,01.1203.(1 0,4).20000.2,86
Para facilitar a escolha dos capacitores, so apresentadas
nas Figuras.11 e 12, as
suas correntes eficazes
parametrizadas. A partir dessas figuras, considerando D=0,4,
obtm-se:
Ic1ef = 1,25.Iemd = 1,25.6,5 = 8,13 [A]
Icoef = 0,83.Iomd = 0,83.25 = 20,75 [A]

12

Icef/Iemd

3000
= 6,5 [A]
0,9 2,34.220
O valor de Lin obtido atravs de (10), resultando em:
Vin. D
Lin =
(24)
2. ie. Iemd. fs
2,34 220 0,4
Lin =
= 31,68 [mH]
Portanto:
2 0,025 6,5 20000
Iemd =

Portanto:

G. Escolha dos semicondutores


Os bacos das Figuras 13, 14 e 15 auxiliam na escolha da
5
4.5
4
3.5
3
2.5
2
1.5
1
0.5
0
0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45
0.5
D
Figura 11: Corrente eficaz no capacitor C1 parametrizada, em
funo de D.

Icoef/Iomd

2,34.220.0,4
= 2,86
120.(1 0,4)
D. Clculo do indutor de entrada Lin
Para se calcular o valor do indutor de entrada deve-se
determinar a corrente mdia de entrada. Desse modo, tem-se:
Po
Iemd =
(23)
Vin
N=

Logo:

1
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.450.5
D

Figura 12: Corrente eficaz no capacitor Co parametrizada, em


funo de D.

chave S1, diodo Ds e diodos retificadores. Eles foram


obtidos a partir das equaes (10), (11), (12), (14), (16) e
(18). Assim, para D=0,4, os valores de pico e eficazes das
correntes nos semicondutores podem ser determinados.
Portanto:
Ispk = 3,0.Iemd = 3,0.6,5 = 19,5 [A]
Isef = 1,6.Iemd = 1,6.6,5 = 10,4 [A].
I Ds pk = 1,88.Iomd = 1,88.25 = 47 [A]
I Dsef = 1,3.Iomd = 1,3.25 = 32,5 [A].
I Dr pk = 3,1.I Dr md = 3,1.2,17 = 6,73 [A]
I Dr ef = 1,735.I Dr md = 1,735.2,17 = 3,76 [A].
Com estes valores todos os componentes do circuito de
potncia podem ser dimensionados.
As Figuras 11, 13, 14 e 15 podem ser consideradas
aproximaes aceitveis frente pequena variao de Vin a
cada perodo da rede.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Correntes em S1 parametrizadas

V. RESULTADOS EXPERIMENTAIS
10

Para comprovar a validade do procedimento de projeto


apresentado no item anterior, foi montado um prottipo de
laboratrio de 3,0 kW. As principais especificaes foram
dadas no item IV.A. Todos os resultados apresentados neste
trabalho foram obtidos para a condio de plena carga
(exceto as Figuras 20, 21, 22), e a tenso de sada foi mantida
constante igual a 120 V. A Figura 16 mostra a tenso e a
corrente na fase 1 da rede eltrica. A tenso e a corrente na
chave principal S1 est mostrada na Figura 17. A Figura 18
apresenta a tenso e a corrente no diodo Ds. A corrente no
indutor de entrada apresentada na Figura 19.

9
8

Ispk
Iemd

7
6
5
4
3

Isef
Iemd

2
1
0

0.1

0.2

0.3

0.4

0.5

Ifef = 5,48 A

Correntes em Ds parametrizadas

Figura 13: Corrente eficaz e de pico na chave S1, parametrizadas,


em funo de D.

2
1.9
1.8
1.7
1.6
1.5
1.4
1.3
1.2
1.1
1

If

Vf

Idpk
Iomd

Vfef = 219,5V

Idef
Iomd
0

0.1

0.2

0.3

0.4

Figura 16: Tenso e corrente de fase na entrada do retificador.


Escala: 150V/div; 3A/div; 2ms/div.

0.5

D
Figura 14: Corrente eficaz e de pico em Ds, parametrizadas, em
funo de D.

4.4
Idrpico 4.2
Idrmd 4
3.8
3.6
3.4
3.2
3

Ismd = 6,81 A

Is

Isef =10,34 A

Vs

0.1

0.2

0.3

0.4

0.5

1.8

Idref
Idrmd 1.78
1.76
1.74
1.72
1.7

Figura 17: Tenso e corrente na chave S1.


Escala: 300V/div; 8A/div; 10s/div.

0.1

0.2

ie

0.3

0.4

0.5

Figura 15: Corrente eficaz e de pico em Dr, parametrizadas, em


funo de ie .

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

O fator de potncia e a taxa de distoro harmnica


(THD) da corrente de fase na rede eltrica so mostrados nas
Figuras 20 e 21, respectivamente. Para a condio de plena
carga o fator de potncia obtido foi em torno de 0,96, e a
THD foi de 26%. Para as mesmas condies de carga, o
rendimento obtido foi em torno de 91% (Figura 22). As
principais causas das perdas no conversor esto praticamente

13

concentradas nos seguintes elementos: componentes


magnticos e filtro capacitivo, retificador de sada, e o
emprego da tcnica de comutao dissipativa.
IDs ef = 32,66 A
IDsmd = 25,86 A
Id

Verifica-se que as figuras oriundas dos osciloscpios


apresentam diferenas entre os valores de escala de tenso ou
corrente e as legendas; isso porque foram usados transduto
res, tendo em vista que os equipamentos no permitiam, de
forma direta, obter-se as medidas feitas em bancada.
40
35
30
THD %
25

Vd
20
15
10
600

Figura 18: Tenso e corrente no diodo Ds.


Escala: 150V/div; 25A/div; 10s/div.

1200

1800
Po [W]

3000

2400

Figura 21: Taxa de distoro harmnica (THD) da corrente


de fase na entrada do retificador.
100

Iemd = 6,33 A

90
80
70

60
50
40
30

Ieef = 6,35 A

20
10
0
300

600

900

1200

1500

1800

2100

2400

2700

3000

3300

Po [W]

Figura 22: Curva de rendimento do prottipo de 3,0 kW.


Figura 19: Corrente no indutor de entrada.
Escala: 1,5A/div; 10s/div.

A alta TDH da corrente de entrada presente neste circuito,


uma das caractersticas inerentes desta topologia, o que
representa uma certa desvantagem da mesma. Contudo,
importante salientar que no nosso caso especfico a tenso
fornecida pela rede altamente poluda, apresentando uma
TDH na ordem de 2,6% a 3,0%. bvio que essa alta
distoro contribui para uma maior degradao da TDH da
corrente de entrada. A TDH da corrente pode ser melhorada
atravs de uma tcnica de modulao da corrente no lado CC
e realimentando-a no lado CA [2]. Todavia, esse
procedimento demanda algum custo, que deve ser levado em
conta, dependendo dos objetivos da aplicao deste circuito.

1
0.99
0.98
0.97
0.96
FP

0.95
0.94
0.93
0.92

VI. CONCLUSES

0.91
0.9
600

1200

1800
Po [W]

2400

3000

Figura 20: Comportamento do fator de potncia.

14

O retificador trifsico baseado no conversor CC-CC Sepic


mostrou-se bastante robusto e de fcil montagem. O fato de
possuir apenas uma chave para controlar o fluxo de energia
faz com que o circuito de comando seja bastante simples. No
prottipo implementado utilizou-se apenas um integrador
para controlar o ganho esttico de tenso. O nmero reduzido

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

de componentes da estrutura aumenta a sua confiabilidade,


tornando-a extremamente atrativa para aplicaes industriais.
Alm disso, no necessrio utilizar filtros entre a rede
comercial e o retificador trifsico. Esta estrutura
particularmente empregada em aplicaes onde a carga
apresenta um comportamento de fonte de tenso. De acordo
com os resultados obtidos, tem-se um conversor CA-CC com
as seguintes caractersticas:
Topologia simples e robusta;
Proporciona correo do fator de potncia operando no
modo de conduo contnua, o que a torna atrativa para
aplicaes em altas potncias;
Estrutura naturalmente isolada;
Apresenta uma nica chave controlada;
Pode operar como elevador ou abaixador de tenso,
proporcionando uma maior flexibilidade, para um maior
nmero de aplicaes;
Permite controlar a tenso de sada com apenas um nico
estgio de processamento de energia.
Finalmente, com essas caractersticas, a estrutura proposta
pode ser empregada em potncias elevadas, para uma faixa
bem variada de aplicaes industriais, sem qualquer
dificuldade.

REFERNCIAS BIBLIOGRFICAS
[1] A. R. Prasad, P.D. Ziogas and S. Manias. An Active
Power Factor Correction Technique for Three Phase
Diode Rectifiers. Proc. IEEE - PESC89 , pp. 58-65.
[2] O. Huang and F. Lee, Harmonic Reduction In a Single
Switch Three-Phase Boost Rectifier with Order
Harmonic Injected PWM, in IEEE PESC96, pp.12661271.
[3] C. T. Pan & T.C. Chen. Step-up/down Three Phase AC
to DC Converter with Sinusoidal Input Current and
Unity Power Factor. IEEE Proc. Electron. Power Appl.,
Vol. 141, n 2, pp. 52-77, March 1994.
[4] L. Malesani et al. Single-Switch Three-Phase AC/DC
Converter with High Power Factor and Wide Regulation
Capability. Proc IEEE - PESC92, pp. 279-285,
June/1992.
[5] B. Ignazia, Unity Power Factor Battery Charger
Regulated by LVI, in Power Quality Proc., Nov. 1990,
pp.42-47.
[6] D. Simonetty, J. Sebastian, and J. Uceda, Single-Switch
Three-Phase Power Pre-Regulator Under Variable
Switching Frequency and Discontinuous Input Current,
in IEEE-PESC93 Conf. Rec., June 1993, pp. 657-661.
[7] J. Pforr and L. Hobson, A Novel Power Factor
Corrected Single Ended Resonant Converter With Three
Phase Supply, in IEEE-PESC92 Conf. Rec., in June
1992, pp. 1369-1375.
[8] A.H. Oliveira. Three-Phase Rectifier with High Power
Factor Using a Continuous Conduction Mode Sepic DCDC Converter. Master Thesis, INEP/EEL/UFSC,
Florianpolis-SC-Brasil, 1996.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

DADOS BIOGRFICOS
Denizar Cruz Martins, nasceu em So Paulo, SP, em 24 de
Abril de 1955. Formou-se em Engenharia Eltrica e obteve o
ttulo de Mestre em Engenharia Eltrica pela Universidade
Federal de Santa Catarina, Florianpolis SC em 1978 e
1981, respectivamente. Concluiu o Doutorado no INPT,
Toulouse Frana, em 1986. Atualmente professor titular
do Depto. de Engenharia Eltrica da Universidade Federal de
Santa Catarina, Florianpolis SC. O Prof. Denizar j
publicou mais de 100 trabalhos cientficos entre revistas e
congressos nacionais e internacionais, realizou mais de 30
consultorias tcnicas e obteve 02 patentes de inveno e um
registro de software. Sua rea de atuao compreende:
desenvolvimento de conversores para tratamento de energia
solar, com alta qualidade de energia, conversores de alta
freqncia e simulao de Conversor Estticos. membro da
SOBRAEP, da SBA e do IEEE.
Anderson Hideki de Oliveira, nasceu em Campo Mouro,
Paran, em 19 de julho de 1969. Formou-se em Engenharia
Eltrica pela Universidade Federal de Santa Catarina
(UFSC), em 1994. Recebeu o ttulo de Mestre em
Engenharia Eltrica pela mesma Universidade em 1996.
Atualmente professor no CEFET do Paran. Suas reas de
interesse so: conversores de alta freqncia, correo de
fator de potncia e retificadores trifsicos para altas
potncias.
Ivo Barbi, nasceu em Gaspar (SC), em 1949. Formou-se em
Engenharia Eltrica pela Universidade Federal de Santa
Catarina UFSC, em 1973. Em 1976 recebeu o ttulo de
Mestre pela mesma Universidade e em 1979 recebeu o ttulo
de Doutor pelo Institut National Polytechnique de Toulouse,
Frana. Desde 1974 professor da UFSC e atualmente
professor titular do Departamento de Engenharia Eltrica.
membro fundador da SOBRAEP tendo sido seu primeiro
presidente. Desde 1992, Editor Associado na rea de
Conversores de Potncia da IEEE Transactions on Industrial
Electronics. Suas reas de atuao compreendem
modelagem, anlise, projeto e aplicaes de conversores
estticos operando em alta freqncia e correo de fator de
potncia de fontes de alimentao.

15

NOVO REATOR ELETRNICO COM ELEVADO FATOR DE POTNCIA


PARA MLTIPLAS LMPADAS FLUORESCENTES TUBULARES
Fabio Toshiaki Wakabayashi

Carlos Alberto Canesin

Universidade Estadual Paulista


UNESP FEIS DEE
Cx. Postal 31 15385-000 Ilha Solteira (SP)
Fax: (18) 3742-2735
e-mail: canesin@dee.feis.unesp.br

Resumo Este artigo apresenta um novo reator


eletrnico, com fator de potncia e rendimento elevados,
para mltiplas lmpadas fluorescentes tubulares. O
estgio de entrada deste reator um novo retificador
Sepic com comutao em corrente nula (ZCS) e
modulao por largura de pulso (PWM). Utiliza-se a
tcnica de controle por valores mdios de corrente para
propiciar elevado fator de potncia e atender s normas
IEC 61000-3-2. Com relao ao estgio de sada, este
um clssico inversor ressonante Half-Bridge com
comutao em tenso nula (ZVS). Desenvolve-se um
exemplo de projeto do novo reator eletrnico, projetado
para alimentar 5 lmpadas fluorescentes 40W-T12, com
220V de tenso eficaz de alimentao, 115V de tenso
mdia para o barramento de corrente contnua, com os
estgios retificador e inversor operando em 50kHz.
Resultados experimentais so apresentados para validar
a anlise desenvolvida. A taxa de distoro harmnica
(TDH) na corrente de entrada igual a 7,59% para uma
TDH na tenso de alimentao igual a 1,56%, em
condies nominais. O rendimento global medido de
cerca de 92,1% para carga nominal.
Abstract This paper presents a novel electronic
ballast, featuring high power-factor and high efficiency,
for multiple tubular fluorescent lamps. The input stage of
this ballast is a new Zero-Current-Switching (ZCS)
Pulse-Width-Modulated (PWM) Sepic rectifier. The
average-current control technique is used in order to
provide high power-factor and to fit the input current
into IEC 61000-3-2 standards. Regarding to the output
stage, it is a classical resonant Half-Bridge inverter,
performing Zero-Voltage-Switching (ZVS). It is
developed a design example for the new electronic ballast,
designed to feed five 40W-T12 fluorescent lamps, with
220Vrms input voltage, 115Vavg dc link voltage, and
rectifying and inverting stages operating at 50kHz.
Finally, experimental results are presented in order to
verify the developed analysis. The Total Harmonic
Distortion (THD) at input current is equal to 7.59% for
an input voltage THD equal to 1.56%, at full load. The
measured overall efficiency is about 92.1%, at rated load.

I. INTRODUO
Atualmente, a crescente demanda mundial de energia
eltrica tornou imprescindvel a implementao de projetos

16

de racionalizao do consumo. Dentro deste contexto,


sistemas de iluminao artificial constituem cargas bastante
importantes a serem analisadas. No Brasil, estima-se que
cerca de 17% do consumo de energia eltrica em ambientes
residenciais e comerciais sejam advindos deste tipo de carga.
Em funo da crise no setor eltrico brasileiro, tem-se
incentivado o uso de sistemas de iluminao fluorescente, os
quais apresentam elevada eficcia luminosa (lumens/Watt).
Apesar disto, certos aspectos dos sistemas fluorescentes
podem ser apontados como desvantagens.
De incio, faz-se necessrio o uso de um dispositivo
denominado reator para iluminao, com a finalidade de
controlar o fluxo de corrente atravs das lmpadas
fluorescentes, tendo em vista que estas apresentam
caracterstica de resistncia negativa [1]. Tal fato encarece o
custo de implementao deste sistema, em relao ao sistema
incandescente. Em sua concepo mais simples, o dispositivo
denominado de reator eletromagntico e composto por
um autotransformador e associao de elementos reativos.
Por ser operado na mesma freqncia da rede de alimentao
em corrente alternada (CA), alguns problemas podem ser
identificados, tais como: rudo audvel, efeito estroboscpico,
peso e volume elevados e reduzida eficincia.
Para minimizar tais problemas, aperfeioamentos vm
sendo constantemente propostos. A operao em elevadas
freqncias foi uma das grandes inovaes incorporadas aos
reatores, permitindo a supresso de rudos audveis e do
efeito estroboscpico, alm da reduo de peso e volume da
estrutura. Uma outra vantagem da operao em elevadas
freqncias o aumento do fluxo luminoso da lmpada
fluorescente [1], em relao quele advindo de uma lmpada
fluorescente alimentada em reduzidas freqncias, para uma
mesma potncia processada.
Para que as lmpadas fluorescentes pudessem ser operadas
em elevadas freqncias, um novo dispositivo denominado
de reator eletrnico foi desenvolvido. Este, por sua vez,
geralmente composto por um estgio de entrada retificador
acoplado a um estgio inversor, o qual opera em elevadas
freqncias. Entretanto, elevadas freqncias de operao
podem causar significativas perdas durante o processo de
comutao dos semicondutores. Em funo disto, estgios
inversores que incorporam tcnicas de comutao nodissipativa tm sido usados. Quanto ao retificador de entrada,
este geralmente formado por uma ponte de diodos e um
filtro capacitivo de elevado valor. Assim, a defasagem
angular e a distoro harmnica impostas corrente de
entrada do reator so significativas, implicando num fator de

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

componentes so ideais; a tenso de alimentao


considerada praticamente constante (Vin(Ti)) durante um
perodo genrico de chaveamento (Ti=TSepic), pois a
freqncia de operao do conversor (fSepic) muito maior do
que a freqncia da rede de CA (fCA).
O filtro de entrada (Lin) associado ponte de diodos (Dr1 a
Dr4) substitudo por uma fonte de corrente retificada
(Iin(t)), e seu valor assumido constante (Iin(Ti))
durante um perodo genrico de chaveamento (Ti); a
indutncia de acumulao (LM) suficientemente elevada
para ser assumida como uma fonte de corrente constante
(IM(Ti)), cujo valor pode ser definido a partir da equao
(1), durante um perodo genrico de chaveamento.

I M ( Ti ) = .Io(nom) . sen ( Ti ) ,
(1)
2
sendo: Io(nom)= valor mdio nominal da corrente de sada do
estgio retificador; a capacitncia de acumulao (Ce)
elevada o bastante para ser considerada uma fonte de tenso
constante (VCe(Ti)=Vin(Ti)= valor instantneo da tenso
de alimentao retificada), durante um perodo genrico de
chaveamento (Ti); a tenso de sada (Vo) do estgio
retificador constante.

potncia bastante reduzido. Portanto, para que os reatores


eletrnicos tornem-se mais eficientes, necessria a
utilizao de estgios retificadores que incorporem tcnicas
de correo do fator de potncia [2].
Por fim, quando comparado ao sistema de iluminao
incandescente, o custo associado implementao do sistema
fluorescente geralmente apontado como sendo sua maior
desvantagem. Entretanto, a elevada eficincia luminosa
associada maior durabilidade das lmpadas fluorescentes
faz com que os custos iniciais sejam amortizados, em uma
anlise de mdio a longo prazos, tornando vantajoso tal
investimento. Mesmo assim, com o intuito de aumentar a
atratividade destes sistemas de iluminao, o conceito de
reatores eletrnicos capazes de operar mltiplas lmpadas
fluorescentes foi proposto [3], visando a reduo dos custos
de implementao associados a este sistema.
Desta forma, este artigo apresenta um novo reator
eletrnico com elevado fator de potncia, destinado
operao de mltiplas lmpadas fluorescentes tubulares. O
estgio de entrada deste reator um novo retificador Sepic
com comutao em corrente nula (ZCS) e modulao por
largura de pulso (PWM), controlado atravs da tcnica de
valores mdios instantneos de corrente. J o estgio de sada
do reator composto por um clssico inversor Half-Bridge
ressonante, o qual incorpora comutao em tenso nula
(ZVS) em seus dispositivos semicondutores, controlado por
um regulador de baixo custo, o IR2155, adaptado para
alimentao de cinco lmpadas fluorescentes 40W-T12.

1) Etapas de funcionamento
A Figura 2 mostra as principais formas de ondas
idealizadas em conjunto com as etapas de funcionamento do
retificador proposto, durante um perodo genrico de
chaveamento.
Pode-se notar, com base na Figura 2.a, que o interruptor
principal S1 acionado em ZCS, em t=t0, o mesmo ocorrendo
com o interruptor auxiliar S2, em t=t2. Alm disso, ambos so
bloqueados simultaneamente, no decorrer da sexta etapa de
funcionamento (t6=t6-t5), em ZCZVS. Informa-se que os
diodos D1 e D2 so levados conduo de forma ZVS, em
t=t3 e t=t8, respectivamente. Adicionalmente, informa-se que
nesta clula de comutao proposta, o diodo D1 no conduz
em conjunto como diodo D2, deficincia apresentada nas
concepes anteriores desta clula [4 e 5], permitindo o
aumento do rendimento da estrutura.

II. O NOVO REATOR ELETRNICO


COM ELEVADO FATOR DE POTNCIA
A Figura 1 mostra o novo reator eletrnico proposto.
O estgio retificador Sepic ZCS-PWM incorpora uma
nova clula de comutao derivada de [4], na qual os
interruptores ativos S1 e S2 so acionados de forma ZCS e
bloqueados em corrente e tenso nulas (ZCZVS), enquanto
que os diodos D1 e D2 apresentam entrada em conduo do
tipo ZVS. O estgio inversor um conversor Half-Bridge
acoplado a filtros ressonantes (Ls(n), Cs(n) e Cp(n)). Informa-se
ainda que os interruptores S3 e S4 apresentam entrada em
conduo do tipo ZVS.
A anlise deste novo reator eletrnico pode ser realizada
com a apresentao individual de seus dois estgios, uma vez
que ambos so operados de forma independente.

2) Condies para obteno de comutao ZCS


Com o intuito de se garantir a obteno de comutao
ZCS para os interruptores ativos S1 e S2, conforme descrito
anteriormente, necessrio que as restries impostas pelas
inequaes (2) e (3) sejam conjuntamente satisfeitas.
L
= r2 < 1
(2)
L r1

A. O Novo Retificador Sepic ZCS-PWM com Elevado Fator


de Potncia
A anlise desta nova estrutura desenvolvida com base
nas seguintes consideraes simplificadoras: todos os
Ce

L in

Io

D2

Conjunto n
...

I in( t)

D r1

D r2

S3
L r1
S1

V in( t)

D r3

D r4

Conjunto 2

L r2
S2

Conjunto 1

L s1 C s1
Cr

Lm

Co

M
P

S4

D1
Vo

V AB

V lamp

C p1

Figura 1 Novo reator eletrnico com elevado fator de potncia para mltiplas lmpadas fluorescentes.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

17

V Ce ( T i)

V Ce( T i) + V o

I in( T i)

v Cr (t)

L r1

V Ce ( T i)

D2

L r2

S1

I M ( T i)

S2

Cr

L r1

I in( T i)
Vo

D2

L r2

S1

S2

I M ( T i)
Cr

Vo

t
D1

V Cr(mn)( T i )

(1a) [t0, t1]

v S1 (t)

V Ce( T i) + V o

D1

i Lr1 (t)

(2a) [t1, t2]

V Ce ( T i)

V Ce ( T i)

D2

D2

ZCZVS

I in ( T i) + I M ( Ti)

t
I in( T i)

I Lr1(mn)( Ti)

L r1

L r2

S1

Cr

I in( T i)
Vo

L r2

S1

D1

i Lr2 (t)

I Lr2(mx)( Ti)

I M ( T i)

S2

L r1

S2

I M ( T i)
Cr

Vo

D1

v S2 (t)

(3a) [t2, t3]

V Ce( T i) + V o
ZCZVS

V Ce ( T i)

t
I Lr2(mn)( Ti)
I in( T i)

L r1

V Ce ( T i)

D2

L r2

S1

v D1 (t)

V Ce( T i) + V o

(4a) [t3, t4]

I M ( T i)

S2

Cr

L r1

I in( T i)
Vo

D2

L r2

S1

S2

I M ( T i)
Cr

Vo

ZVS

iD1 (t)

I D1(mx)( Ti)

D1

I in ( T i) + I M ( Ti)

D1

(5a) [t4, t5]

(6a) [t5, t6]

V Ce ( T i)

V D2(mx)( Ti)

v D2 (t)

V Ce ( T i)

D2

D2

ZVS

V Ce( T i) + V o

I in( T i)

i D2 (t)

L r1

L r2

S1

I in ( T i) + I M ( Ti)

I M ( T i)

S2

Cr

L r1

I in( T i)
Vo

L r2

S1

S2

I M ( T i)
Cr

Vo

t
D1

v gS1 (t)

D1

(7a) [t6, t7]

(8a) [t7, t8]


V Ce ( T i)

D2

v gS2 (t)
t
t0 t1 t2
D( T i).T i

t3

t4

t7

I in( T i)

L r1

L r2

S1

t9

t 5 t 6 t8

S2

I M ( T i)
Cr

Vo

D1

t6

Ti

(9a) [t8, t9]


(a)
(b)
Figura 2 (a) Principais formas de ondas idealizadas, e (b) Etapas de funcionamento do novo retificador Sepic ZCS-PWM com elevado fator
de potncia, durante um perodo genrico de chaveamento (Ti).

mx

Iin(p) + .Io
2 . Lr 2 <
=
Vin (p) + Vo
Cr

(3)

sendo: Iin(p) = valor de pico da corrente de entrada;


Vin(p) = valor de pico da tenso de alimentao.
O intervalo de tempo disponvel para o bloqueio
simultneo dos interruptores S1 e S2 obtido atravs de (4).
1 + arccos ( )
t
(4)
t off = 6 =
.

r 2
2
(1 + )

1
(5)
sendo:
r 2 =
L r 2 .C r
O ganho esttico (q) do novo retificador Sepic ZCS-PWM
definido conforme [4], e dado pela equao (6).
F ( (ef ) , , f , D (ef ) )
Vo
q ( (ef ) , , f , D (ef ) ) =
=
(6)
Vin (ef ) 1 F ( (ef ) , , f , D(ef ) )

sendo:

(ef ) =

Iin (ef ) + I M(ef )


Vin (ef ) + Vo

f=

Lr 2
Cr

2..fSepic

r 2
D(ef) = razo cclica eficaz de S1;
Iin(ef) = valor eficaz da corrente de entrada;
IM(ef) = valor eficaz da corrente atravs de LM;

18

(7)

(8)

Vin(ef) = valor eficaz da tenso de alimentao.


A Figura 3 mostra o ganho esttico do novo retificador
Sepic como uma funo de (ef), ou seja, em relao
variao de carga, para diferentes valores de e f, tomandose D(ef) como parmetro de controle.
12

2,0
D (ef)=0,60

10

D (ef)=0,60
1,5

0,50

1,0
0,40
0,50

0,30
0,5

0,40
2
0

0,20

0,30
0,20
0

0,04

0,08

0,12

( ef)

0,16

0,20

0 0,01

0,03

0,05

( ef)

0,07

0,90

(a) =0,2 ; f=0,30


(b) =0,9 ; f=0,05
Figura 3 Curvas de ganho esttico para o novo retificador Sepic
ZCS-PWM com elevado fator de potncia.

Nota-se que valores elevados de associados a reduzidos


valores de f propiciam boa regulao da tenso de sada.
Contudo, valores de prximos unidade podem implicar
em indutores ressonantes de volume significativo. Alm
disso, valores reduzidos de f podem conduzir a elevadas
freqncias de ressonncia, resultando em perdas mais
acentuadas nos elementos magnticos, alm de problemas de

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

interferncia eletromagntica. Assim, devem ser adotados


valores para e f que proporcionem a obteno de reduzida
influncia da ressonncia sobre a regulao da tenso de
sada e que evitem a ocorrncia dos problemas citados.
B. O Inversor Ressonante Half-Bridge
A alimentao em elevadas freqncias (>5kHz) faz com
que as lmpadas fluorescentes apresentem uma caracterstica
dinmica similar de uma carga resistiva [6]. Ento, pode-se
utilizar uma resistncia equivalente (Rlamp) no lugar da
lmpada para simplificao da anlise do circuito, sem perda
significativa de preciso. Nesta topologia, os interruptores
ativos entraro em conduo de forma ZVS caso a freqncia
de chaveamento do estgio inversor (fHB) seja superior
freqncia de ressonncia do ramo srie (frs), sendo:
1
;
(9)
f rs =
2.. Ls .Cs

e:

Ls = Ls1 = Ls2 = ... = Ls(n);


Cs = Cs1 = Cs2 = ... = Cs(n).

1) Etapas de funcionamento
A anlise deste inversor desenvolvida considerando-se
apenas uma lmpada fluorescente. Entretanto, a extenso
desta anlise para um conjunto de lmpadas bastante
simples, uma vez que a seqncia de etapas de
funcionamento preservada. A Figura 4 mostra as principais
formas de onda idealizadas em conjunto com as quatro
etapas de funcionamento do inversor, para um perodo de
operao (THB) do inversor ressonante Half-Bridge.
V HB

v AB (t)

Ls
V HB

R lamp

S4

v Cp (t)

Cp

(1a) [tH0, tH1]


S3

-V Cp(mx)

Ls

iLs(t)
t

V HB

Cs

I Ls

-I Ls(mx)

R lamp

S4

Cp

v S3 (t)

V HB

(2a) [tH1, tH2]

iS3 (t)

I Ls(mx)

S3

t
I S(mn)

Ls
V HB

V HB

Cs

v S4 (t)

I Ls

iS4 (t)

I Ls(mx)

R lamp

S4

Cp

(3a) [tH2, tH3]


v gS3 (t)

S3

Ls

t
tH0 tH1

tH2 tH3

V HB

Cs

I Ls

t H4

T HB /2

S4

T HB

Cp = Cp1 = Cp2 = ... = Cp(n).


Ls

Cs
Cp

Figura 5 Circuito equivalente para anlise do


processo de ignio

A Figura 6 mostra a forma de onda da tenso sobre a


lmpada quando as freqncias so iguais e quando as
freqncias so ligeiramente diferentes.
importante notar que para fHB=frp, se por um motivo
qualquer a descarga atravs da lmpada no ocorrer, a tenso
sobre a mesma pode assumir valores extremamente elevados,
havendo ento a possibilidade de danos aos componentes do
reator. Por outro lado, caso fHB>frp, verifica-se que o valor
mximo da tenso pode ser limitado em funo da ocorrncia
do fenmeno conhecido como batimento [3, 7 e 8],
evitando-se possveis danos ao reator em caso de falha no
processo de ignio.

I S(mn)

v gS4 (t)

e:

I Ls(mx)

2.1) Tenso de ignio da lmpada fluorescente


Antes da ocorrncia do primeiro arco, o circuito inversor
ressonante pode ser representado conforme a Figura 5.
Neste circuito, elevados valores de tenso atravs da
lmpada podem ser obtidos definindo-se a freqncia de
chaveamento do estgio inversor (fHB) como sendo igual, ou
prxima, freqncia de ressonncia do circuito (frp), sendo:
1
f rp =
;
(10)
Cs .C p
2.. Ls .
Cs + C p

Cs

I Ls

V Cp(mx)

2) Processo de ignio da lmpada fluorescente


Para a ignio da lmpada fluorescente, o reator deve
impor um elevado nvel de tenso atravs da mesma para a
ocorrncia do primeiro arco atravs da coluna de gs [1]. No
entanto, para evitar danos significativos nos eletrodos da
lmpada, os mesmos devero ser adequadamente aquecidos
antes do incio da ocorrncia das descargas eltricas.

V AB (t)

S3

Os interruptores S3 e S4 so operados de forma


complementar. Com base na Figura 4, nota-se que S3
acionado em ZVS em t=tH0, tendo em vista que a corrente
atravs de Ls (iLs(t)) flui atravs do diodo em antiparalelo de
S3, devido ao sentido imposto pelo circuito ressonante. De
forma anloga, no incio da segunda metade do perodo de
operao, em t=tH2, S4 acionado em ZVS.

R lamp

Cp

(4a) [tH3, tH4]


(a)
(b)
Figura 4 (a) Principais formas de ondas idealizadas, e
(b) Etapas de funcionamento do inversor Half-Bridge, para um
perodo de chaveamento.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

2.2) Processo de preaquecimento dos eletrodos


Da anlise da Figura 6, possvel verificar que quanto
maior for a diferena entre fHB e frp, menor ser o valor da
tenso mxima sobre a lmpada. Assim, atravs do controle
adequado da freqncia de chaveamento durante o processo
de ignio, torna-se possvel estabelecer um procedimento de
aumento do tempo necessrio evoluo da tenso a nveis
suficientes para a ignio da lmpada, fornecendo condies
para um adequado processo de preaquecimento dos
eletrodos. Para prover a desejada variao de freqncia de
operao, ser utilizada a tcnica de chaveamento de
capacitores em paralelo [8 e 9].

19

fign =

tenso sobre a 4000


lmpada [V]
2000
0

f zvs =

-2000
-4000
0

100

200
300
tempo [ s]

(a) fHB=frp
tenso sobre a 4000
lmpada [V]
2000
0

f HB
>1
f rp

(13)

f ign .VAB(ef )

f HB
>
f rs

2
VAB(ef ) + (f ign 1).Vlamp(ef )

(14)

sendo: Vlamp(ef) = valor eficaz da tenso sobre a lmpada;


VAB(ef) = valor eficaz da componente fundamental
da tenso VAB.
Ento, de acordo com as definies anteriores, a
determinao dos parmetros do filtro ressonante feita a
C1

-2000

V cc

R1

-4000
0

100

R2

200
300
tempo [ s]

QT

(b) fHB=1,065.frp

C T2

RT
3

C T1

tenso sobre a 4000


lmpada [V]
2000

DT

I
R
2
1
5
5

Figura 7 Detalhe do circuito de controle projetado para


propiciar o preaquecimento.

-2000
-4000
0

100

200
300
tempo [ s]

(c) fHB=1,135.frp
Figura 6 Formas de onda da tenso sobre a lmpada
durante o processo de ignio, para diferentes valores de freqncia
de chaveamento (fHB).

O circuito integrado IR2155 usado para acionar


adequadamente os interruptores S3 e S4 do estgio inversor
Half-Bridge. A Figura 7 mostra um detalhe do diagrama
esquemtico do circuito de controle implementado.
De acordo com [10], enquanto QT e DT esto bloqueados,
a freqncia de chaveamento de S3 e S4 (fHB(ph)) ser definida
pela equao (11). Neste caso, como uma imposio da
metodologia de projeto, o valor de fHB(ph) dever ser bastante
superior ao valor de fHB, permitindo a evoluo do
preaquecimento em funo da limitao dos valores
mximos de tenso sobre a lmpada.
1
f HB(ph ) =
;
(11)
1, 4. ( R T + 150 ) .CT1
O tempo de preaquecimento definido pela constante de
tempo dada por R1 e C1. Quando o transistor QT e o diodo DT
entram em conduo, os mesmos provem, respectivamente,
os caminhos para carga e descarga de CT2, caracterizando
uma associao em paralelo entre CT1 e CT2. A freqncia de
chaveamento passa ento a ser definida pela equao (12).
1
f HB =
(12)
1, 4. ( R T + 150 ) . ( CT1 + CT 2 )
Desta forma, de acordo com as equaes (11) e (12),
pode-se verificar que fHB<fHB(ph).
3) Determinao dos elementos ressonantes do estgio
inversor
Em funo das consideraes realizadas acerca das
condies necessrias para garantir a obteno de comutao
ZVS e de ocorrncia do batimento, as restries impostas
pelas inequaes (13) e (14) devem ser atendidas para que o
circuito inversor seja adequadamente projetado.

20

partir das equaes (15), (16), (17) e (18).


Plamp
Cs = G.
VAB(ef ) .Vlamp(ef )
Ls =

2
f zvs

( 2..f HB )

Cp =
sendo: G =

2
f ign
2
2
f zvs fign

(15)
(16)

.Cs
.Cs

(17)

2
1 f zvs

;
(18)
2
2
2
f zvs . ( f ign 1) Vlamp(ef )

2..f HB . 1 2
.
2
f zvs f ign
VAB(ef )

e:
Plamp = potncia processada pela lmpada fluorescente.
Destaca-se o fato de tais equaes serem apresentadas de
forma genrica, incorporando em sua formulao aspectos
tais como o batimento e possibilitando maior preciso e
flexibilidade ao clculo dos parmetros ressonantes, em
relao a outras metodologias anteriormente propostas [7].
III. EXEMPLO DE PROJETO
Um exemplo de projeto do novo reator eletrnico
desenvolvido usando os dados de entrada e sada da Tabela I.
A. Estgio Retificador Sepic ZCS-PWM com Elevado Fator
de Potncia
O projeto do novo retificador Sepic ZCS-PWM
desenvolvido adotando-se os seguintes parmetros:
=0,45 ; f=0,14 e mx=0,385.
Os elementos ressonantes da clula de comutao
proposta so ento determinados utilizando-se as equaes
(2), (3), (5) e (8), resultando em:
Cr=13,2nF ; Lr1=33H e Lr2=15H.
O filtro de entrada (Lin) projetado de acordo com
metodologia proposta em [5], resultando em:
Lin=5mH.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

TABELA I
Dados de Entrada e Sada do Novo Reator Eletrnico
220V 15%
50kHz
115V

A fotografia de um prottipo do novo reator eletrnico


com elevado fator de potncia mostrada na Figura 8.

50kHz

Co

Lin

Co
Lr2

85kHz

B. Estgio Inversor Ressonante Half-Bridge


assumido que o processo de preaquecimento dever
ocorrer no mnimo durante 150ms, fato que implica na
escolha dos seguintes componentes:
R1=47k ; R2=1,2k e C1=220F.
Adota-se ainda que a freqncia de chaveamento a ser
imposta durante o preaquecimento seja de 85kHz.
Desta forma, para a imposio das devidas freqncias de
chaveamento, os seguintes parmetros so adotados:
RT=1635k ; CT1=4,7nF e CT2=3,3nF.
Em caso de falha no processo de ignio das lmpadas, o
valor mximo de tenso sobre as mesmas ser limitado a
1500V, atravs da adoo de um valor adequado para fign.
Alm disso, a comutao ZVS em S3 e S4 deve ser garantida
atravs da adoo de fzvs em um valor superior quele
determinado atravs da equao (14). Portanto adota-se:
fign=1,075 e fzvs=4.
Em funo de tais valores, os elementos ressonantes
especificados para o inversor Half-Bridge so:
Cs = Cs1 at Cs5 = 330nF;
Ls = Ls1 at Ls5 = 500F; e
Cp = Cp1 at Cp5 = 22nF.
Os semicondutores de potncia utilizados foram:
- Interruptores: S3 e S4: IRF740 (MOSFET).

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Ls3

LM

Ls4

150ms
500V
95%
200W

A indutncia de acumulao (LM) obtida para uma


ondulao de corrente inferior a 20% do valor nominal de
corrente processada. A determinao da capacitncia de
acumulao (Ce) um compromisso entre a necessidade de
reduzida ondulao de tenso em elevada freqncia e
reduzida TDH na corrente de entrada. Portanto, so
especificados:
LM=2mH e Ce=330nF.
O filtro de sada (Co) especificado assumindo que a
ondulao da tenso sobre o barramento CC deve ser
restringida a 2% do valor nominal de Vo. Assim sendo:
Co=1360F.
Os semicondutores de potncia utilizados no prottipo
laboratorial foram:
- Interruptores: S1: 12N60A4D (IGBT);
S2: 7N60A4D (IGBT).
- diodos: D1: MUR8100E (diodo ultra-rpido);
D2: MUR8100E (diodo ultra-rpido).
Por fim, o projeto do controle por valores mdios da
corrente de entrada realizado de acordo com metodologia
apresentada em [11].

Ls1

Ls2

120V
Lr1

Tenso eficaz de alimentao (Vin(ef))


Freqncia de chaveamento do retificador Sepic (fSepic)
Valor mdio da tenso no barramento CC (Vo)
Freqncia de chaveamento do inversor Half-Bridge,
durante operao em regime (fHB)
Valor eficaz da tenso sobre a lmpada (Vlamp(ef))
Freqncia de chaveamento do inversor Half-Bridge,
durante o processo de preaquecimento (fHB(ph))
Intervalo de tempo destinado ao preaquecimento
Valor pico-a-pico da tenso de ignio da lmpada
Mnimo rendimento do estgio retificador (%)
Potncia nominal de sada (Po)

IV. RESULTADOS EXPERIMENTAIS

Ls5

Novo Reator Eletrnico


para Mltiplas Lmpadas
Fluorescentes

Figura 8 Prottipo do novo reator eletrnico implementado.

A Figura 9.a mostra a forma de onda da corrente de


entrada do reator, para uma tenso de alimentao nominal e
operao em plena carga. Com base nesta figura, possvel
verificar que a defasagem angular entre a corrente de entrada
e a tenso de alimentao desprezvel. Para carga nominal,
o espectro de freqncias da corrente de entrada mostrado
na Figura 9.b e sua TDH igual a 7,59%, para uma TDH na
tenso de alimentao igual a 1,56%. O fator de potncia da
estrutura nesta condio de aproximadamente 0,986.
Os valores das principais componentes harmnicas das
correntes de entrada, obtidos atravs de anlise da forma de
onda apresentada na Figura 9, so mostrados na Tabela II.
Nesta tabela, so tambm apresentados os valores mximos
permitidos pela norma IEC 61000-3-2 para equipamentos
classe C, referentes a dispositivos destinados a iluminao.
Com base na Tabela II, possvel verificar que o novo reator
eletrnico enquadra-se em todas as exigncias da norma IEC
61000-3-2 para equipamentos classe C.
A Figura 10 mostra os detalhes das comutaes dos
interruptores usados no estgio retificador Sepic. Estas
formas de onda foram obtidas para a situao em que o valor
instantneo da tenso de alimentao prximo de zero
(Vin(t)0) e prximo ao valor de pico (Vin(t)Vin(p)).

V in
I in

I in : 500mA/div
V in :

200V/div

5ms/div
5ms/div

(a)
5,0%
4,5%
4,0%
3,5%

TDH Iin = 7,59%

3,0%
2,5%
2,0%
1,5%
1,0%
0,5%
0,0%
2

8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50
ordem harm nica

(b)
Figura 9 (a) Tenso de alimentao e corrente de entrada, e (b)
espectro de freqncias de Iin, para carga nominal.

21

v S1
i Lr1

v S1

i Lr1

i Lr1 :

5A/div

5 s/div

i Lr1 :

5A/div

5 s/div

v S1 :

100V/div

5 s/div

v S1 :

200V/div

5 s/div

(a) Vin(t)0

(b) Vin(t)Vin(p)
v S2

v S2

i Lr2

i Lr2

i Lr2 :

5A/div

5 s/div

i Lr2 :

5A/div

5 s/div

v S2 :

100V/div

5 s/div

v S2 :

200V/div

5 s/div

(c) Vin(t)0
(d) Vin(t)Vin(p)
Figura 10 Detalhes de comutaes de S1, para carga nominal: (a) prximo a Vin(t)=0, e (b) prximo a Vin(t)=Vin(p);
Detalhes de comutaes de S2, para carga nominal: (c) prximo a Vin(t)=0, e (d) prximo a Vin(t)=Vin(p).

TABELA II
Comparao entre a norma IEC 61000-3-2 para
equipamentos classe C e componentes harmnicas da
corrente de entrada, medidas a plena carga
Ordem
Harmnica

2
3
5
7
9
11 n 39

IEC 61000-3-2
Corrente Harmnica Medida
Mxima Corrente
([%] da componente
Harmnica Aceitvel
fundamental da
([%] da componente
corrente de entrada)
fundamental da
corrente de entrada)
2
0,12
4,76
30. (*) = 29,58
10
2,73
7
0,95
5
1,30
3
<< 3
(*) o fator de potncia do circuito

De acordo com a Figura 10, pode-se notar que S1 e S2


apresentam entrada em conduo do tipo ZCS e bloqueio do
tipo ZCZVS. importante observar que estas comutaes
suaves so preservadas durante todo o perodo da rede de
alimentao em CA, implicando na obteno de elevado
rendimento para este estgio.
Finalmente, importante informar que neste novo arranjo
para a clula de comutao suave, os esforos de tenso
sobre os interruptores S1 e S2 so muito menores do que
aqueles verificados em [5].
Detalhes das comutaes dos interruptores S3 e S4, do
estgio inversor Half-Bridge, so mostrados na Figura 11. A
partir desta figura, pode-se notar que a entrada em conduo
de ambos os interruptores ocorre de forma ZVS. O
rendimento global medido para este novo reator eletrnico
de aproximadamente 92,1% para operao em plena carga.

22

i S3

v S3

iS3 :

2A/div

5 s/div

v S3 :

50V/div

5 s/div

(a)
i S4

v S4

iS4 :

2A/div

5 s/div

v S4 :

50V/div

5 s/div

(b)
Figure 11 Detalhes de comutaes no inversor Half-Bridge,
para carga nominal: (a) interruptor S3, e (b) interruptor S4.

A tenso sobre uma das lmpadas e a corrente atravs do


respectivo circuito oscilador para a operao em regime so
mostradas na Figura 12.a, em conjunto com detalhes do
processo de ignio mostrados na Figuras 12.b e 12.c.
Foi verificado que o fator de crista desta estrutura
proposta de aproximadamente 1,42. Com base na Figura
12.b, possvel verificar que o preaquecimento ocorre em
um intervalo de tempo de aproximadamente 200ms. Durante
este intervalo de tempo, a tenso sobre a lmpada
fluorescente evolui atravs de duas etapas at atingir o valor
requerido para proporcionar a ignio da lmpada. Da Figura
12.c, pode-se notar que o mximo valor de tenso sobre a
lmpada limitado pela ocorrncia do batimento, como

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

esperado.
Desta forma, em caso de falha do processo de ignio de
qualquer uma das lmpadas, no ocorrero danos aos
componentes deste novo reator eletrnico em funo de
esforos de tenso e corrente demasiados.
V. CONCLUSES
Este artigo apresentou um novo reator eletrnico para
mltiplas lmpadas fluorescentes tubulares.
O estgio de entrada deste novo reator eletrnico um
retificador Sepic ZCS-PWM com elevado fator de potncia.
Os interruptores ativos S1 e S2 desta topologia apresentam
entrada em conduo do tipo ZCS e bloqueio do tipo
ZCZVS. Informa-se que os diodos D1 e D2 apresentam
entrada em conduo do tipo ZVS e seus efeitos de
recuperao reversa sobre os interruptores ativos so
reduzidos. Este novo arranjo da clula de comutao suave
proporciona a obteno de reduzidos esforos de tenso
sobre os interruptores ativos, quando comparados queles
obtidos na clula de comutao original [5], alm do que, D1
e D2 no se associam em srie, melhorando o rendimento do
estgio de entrada. Utilizando-se o controle por valores
mdios instantneos de corrente para o estgio retificador, foi
possvel a obteno de reduzida TDH na corrente de entrada,
alm de reduzida defasagem angular entre a corrente de
entrada e a tenso de alimentao, fatos estes que implicam
em um conseqente elevado fator de potncia. Os resultados
obtidos a partir do prottipo implementado para este novo
reator eletrnico encontram-se em concordncia com as
normas IEC 61000-3-2 para equipamentos classe C.
Com relao ao estgio de sada, pode-se concluir que os
interruptores ativos S3 e S4 apresentam entrada em conduo
do tipo ZVS, conforme esperado. A eliminao das perdas
associadas aos processos de comutao dos estgios
retificador e inversor assegura a obteno de elevada
eficincia global (92,1%, para carga nominal).
Por fim, com relao ao estgio de sada, foi desenvolvida
uma metodologia adequada para o projeto do circuito
inversor Half-Bridge, incluindo-se a previso de ocorrncia
do fenmeno conhecido como batimento, no procedimento
de clculo dos elementos ressonantes, possibilitando o uso de
um integrado de baixo custo para alimentao de cinco
lmpadas fluorescentes.
AGRADECIMENTOS
Os autores agradecem FAPESP pelo apoio concedido ao
desenvolvimento deste trabalho.
REFERNCIAS BIBLIOGRFICAS
[1]

[2]

[3]

M. S. Rea, The IESNA Lighting Handbook Reference


and Application, Illuminating Engineering Society of
North America, 9a Edio, em CD-ROM.
J. Spangler, B. Hussain, e A. K. Behera, Electronic
Fluorescent Ballast using Power Factor Correction
Techniques for Loads greater than 300Watts, Anais do
IEEE APEC Applied Power Electronics Conference,
1991, pp. 393-399.
R. Gules, E. U. Simes, e I. Barbi, A 1.2kW

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Electronic Ballast for Multiple Lamps, with Dimming


Capability and High Power-Factor, Anais do IEEE
APEC Applied Power Electronics Conference, 1999,
pp. 720-726.
[4] F. T. Wakabayashi, M. J. Bonato, e C. A. Canesin,
Novel High-Power-Factor ZCS-PWM Preregulators,
IEEE Transactions on Industrial Electronics, vol. 48,
no 2, pp. 322-333, Abril 2001.
[5] L. T. S. Sobrinho, R. A. Kitamura e C. A. Canesin,
Novel Zero-Current-Switching PWM Step-Down
Sepic Converter, Anais do PEDES Conference on
Power Electronics Drive and Energy Systems for
Industrial Growth, 1998, pp. 717-722.
[6] E. E. Hammer, High Frequency Characteristics of
Fluorescent Lamps up to 500kHz, Journal of IES,
winter 1987, pp.52-61.
[7] A. S. Andr, M. V. A. Arajo, A. J. Perin, e I. Barbi,
Reator Eletrnico Auto-Oscilante para Duas
Lmpadas Fluorescentes de 65W, Anais do CBA
Congresso Brasileiro de Automtica, 2000, em CDROM.
[8] A. S. Andr, e A. J. Perin, Reator Eletrnico para
lmpadas fluorescentes de 40W utilizando Circuito
Integrado Dedicado, Anais do SEP Seminrio de
Eletrnica de Potncia (UFSC), Florianpolis (SC),
1998.
[9] J. Parry, Variable Frequency Drive using IR215X Self
Oscillating ICs, Lighting Ballast control IC
Designers Manual 2001, International Rectifier,
pp.331-338.
[10] IR2155 Self-Oscillating Half-Bridge Driver, Data
Sheet no PD60029-I, International Rectifier.
[11] P. C. Todd, UC3854 Controlled Power Factor
Correction Circuit Design, Application note U-134,
Unitrode.
DADOS BIOGRFICOS
Fabio Toshiaki Wakabayashi, nascido em Jales (SP), em
Julho de 1974, engenheiro eletricista (1996) e mestre em
Engenharia Eltrica (1998), formado na Universidade
Estadual Paulista Faculdade de Engenharia de Ilha Solteira
(UNESP-FEIS, Ilha Solteira (SP)), onde atualmente
desenvolve o doutorado em Eletrnica de Potncia. Suas
reas de interesse abrangem tcnicas de comutao nodissipativa, fontes de alimentao chaveadas, qualidade de
energia eltrica e reatores eletrnicos para iluminao.
Carlos Alberto Canesin, nascido em Lavnia (SP), em 1961,
engenheiro eletricista (1985) pela Universidade Estadual
Paulista Faculdade de Engenharia de Ilha Solteira
(UNESP-FEIS, Ilha Solteira (SP)), mestre (1990) e doutor
(1996) em Engenharia Eltrica pela Universidade Federal de
Santa Catarina Instituto de Eletrnica de Potncia (UFSCINEP), Florianpolis (SC). Atualmente professor adjunto
efetivo do Departamento de Engenharia Eltrica (DEE) da
UNESP-FEIS. Suas reas de interesse incluem tcnicas de
comutao no-dissipativa, conversores CC/CC, fontes de
alimentao chaveadas, reatores para iluminao e tcnicas
de correo do fator de potncia.

23

estgio 1

estgio 2

operao em regime

...

v Cp1

v Cp1

i Ls1

iLs1 :

2A/div

10 s/div

v Cp1 :

100V/div

10 s/div

v Cp1 :

100V/div

50ms/div

v Cp1

v Cp1 :

100V/div

100 s/div

(a)
(b)
(c)
Figura 12 (a) Tenso sobre uma das lmpadas e corrente atravs de um dos circuitos osciladores;
Detalhes de ignio de uma das lmpadas: (b) tempo de preaquecimento, e (c) batimento.

24

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

ANLISE E MODELAGEM DO FILTRO ATIVO DE POTNCIA PWM


MONOFSICO
Fabricio L. Lirio, Mrcio do Carmo Barbosa Rodrigues e Henrique A. C. Braga
Ncleo de Automao e Eletrnica de Potncia, Faculdade de Engenharia
Universidade Federal de Juiz de Fora UFJF
Caixa Postal 422, 36001-970 Juiz de Fora, MG, BRAZIL
e-mail: hbraga@engelet.ufjf.br
Resumo - Este artigo descreve a aplicao do modelo
da chave PWM (Modelo de Vorprian) a um sistema
bsico de filtro ativo monofsico. As etapas de obteno
do modelo so cuidadosamente descritas, seja para
obteno de relaes estticas (ou grandes sinais), seja
para a obteno de relaes de pequenos sinais. As
principais funes de transferncia obtidas (entradasada e controle-sada) so apresentadas para atender a
abordagens rigorosas, envolvendo elementos parasitas, ou
para a obteno de relaes simplificadas. Estas funes
so, ento, representadas graficamente e comparadas
com resultados experimentais e simulados via Pspice .
Em funo da estreita concordncia entre os resultados
tericos e simulados, acredita-se que as funes
encontradas possam ser largamente empregadas para a
descrio do comportamento do sistema, bem como
possam servir como base para a proposio de estratgias
de controle diversas.
Abstract - This paper describes the application of the
model of the PWM switch to a single-phase PWM active
power filter. Modeling deriving steps are explained
carefully (by means of equivalent circuits and respective
equations), leading to DC, line-to-output and control-tooutput (small-signal) relationships and transfer functions.
The proposed model includes, firstly, many parasitic
effects, resulting in a more strict procedure. However, the
paper also presents simplified equations, which are very
similar to other ones derived in previous papers. It is
important to notice that many aspects of the system are
not well represented by those simplified relationships. So,
the complete model (including parasitic elements) must
be considered in a more accurate approach. Theoretical
model response is compared to Pspice simulation
waveforms revealing a very good agreement. Therefore,
it is possible to state that the obtained model can be used
to describe the system behavior at large, as well as it can
be used to help designing a more appropriate closed-loop
control system (adopting well-known control strategies).
I.

INTRODUO

O estudo de filtros ativos de potncia monofsicos tem


sido motivado pelo uso crescente de equipamentos
eletrnicos em residncias e estabelecimentos comerciais nos
ltimos anos. A corrente eltrica consumida por esses
equipamentos difere da consumida pelas cargas passivas, j
que se constitui numa forma de onda no senoidal.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Apresenta, assim, componentes harmnicas mltiplas da


freqncia fundamental. Este comportamento pode implicar
em um baixo fator de potncia, baixa eficincia, interferncia
em alguns instrumentos e equipamentos de comunicao,
sobrecarga no sistema de distribuio, aquecimento de
transformadores etc.
Uma soluo para estes problemas o uso do filtro ativo
de potncia monofsico, que conectado em paralelo com a
carga (ou conjunto de cargas) no linear permitindo, assim,
um melhor desempenho da rede eltrica. O filtro ativo de
potncia consiste no uso da eletrnica de potncia para
produzir componentes harmnicas que cancelem as
harmnicas correspondentes da carga no linear. Eles podem
limitar as harmnicas a nveis aceitveis, adaptando-se s
alteraes das componentes harmnicas e mudanas no tipo
de carga no linear.
Duas topologias bsicas tm sido apresentadas para a
implementao de filtros ativos monofsicos: utilizando o
inversor de tenso (VSI) ou o inversor de corrente (CSI) [1] e
[2]. A carga no linear tambm pode ser monitorada de
diferentes maneiras: atravs de sensores na corrente de carga
[2] e [3], ou na corrente de linha [1] e [4]. As tcnicas de
controle podem envolver controladores do tipo proporcionalintegral [1], modos deslizantes [5], entre outros.
A topologia de filtros ativos monofsicos mais utilizada
composta por um inversor de tenso full bridge
conectado em paralelo com a carga no linear atravs de um
indutor de filtragem, enquanto que o lado cc ligado a um
capacitor de filtragem como mostrado na Figura 1. A
corrente no indutor do tipo conduo contnua (CCM
continuous conduction mode), conforme ilustrado na
Figura 2, para diversas situaes, em funo da natureza da
carga no linear. Incluiu-se um caso trifsico na letra (a),
para fins de comparao. Nessa figura, no foi representada a
componente de alta freqncia, existente no indutor, que
funo da tcnica de modulao empregada. Para o estudo
em questo, ser considerado um inversor com estratgia de
chaveamento PWM, ou seja, freqncia constante, fS, e
modulao da razo cclica.
Essa condio da corrente no indutor favorece a
modelagem do sistema inversor utilizando tcnicas de mdia
no espao de estados [6] e [7]. Em funo da facilidade de
representao por meio de circuitos equivalentes lineares e
da natureza didtica do mtodo, este trabalho demonstrar a
aplicao da tcnica de Vorprian na modelagem do sistema
em questo [6]. importante lembrar que esse tratamento de
modelagem para o filtro ativo monofsico no tem sido
abordado com detalhes na literatura tcnica citada.

25

II.

O CONCEITO DE CLULA DE COMUTAO

A clula de comutao (ou chave PWM) um arranjo


no linear de trs terminais, conforme ilustrado na Figura 3.
Ela encerra toda a no linearidade do conversor.

Admitindo-se a condio CCM da corrente que entra no


terminal comum, as chaves ativa (controlvel, ou autocomutada) e passiva (conduo e bloqueio espontneo)
formam um par complementar. Uma vez que as propriedades
invariantes na chave PWM so determinadas, um modelo de
circuito equivalente mdio pode ser obtido. O modelo da
chave PWM conduz a simplificaes considerveis na
anlise (linear e no linear) e concepo de conversores cccc.
O estudo das propriedades invariantes da chave PWM
conduz a dois modelos bsicos:
- Modelo do circuito mdio equivalente da chave PWM
para uma razo cclica fixa mostrado na Figura 4.
- Modelo de pequenos sinais equivalente da chave PWM
mostrado na Figura 5.

Figura 1. Filtro Ativo de Potncia PWM Monofsico.

(a)

Nessas figuras, D a razo cclica associada chave


ativa e D, a razo cclica complementar (ou seja, 1-D), est
associada aos diodos. A resistncia re a resistncia srie do
capacitor de filtragem, rCf. IC a corrente CC que entra (ou
sai) do terminal comum, c, e computada para uma razo
cclica especfica no ponto de trabalho, D, em torno do qual a
anlise de pequenos sinais realizada. A tenso VD tambm
associada ao ponto de trabalho e vale:
VD = Vap + Ic (D-D) re

(1)

Onde Vap a tenso CC entre os terminais ativo e


passivo da clula de comutao (vj. Figura 3).
Deve-se observar que o transformador da Figura 4
constitui-se num elemento fictcio, j que capaz de operar
com nveis mdios cc, obedecendo s leis bsicas dos
transformadores ideais. Em alguns textos, esse elemento
representado de forma ligeiramente distinta de um
transformador comum [8]. Para facilidade de representao,
esse procedimento no adotado aqui.

(b)

(c)
III. MODELO DO INVERSOR DE TENSO PARA
GRANDES SINAIS
Figura 2. Correntes Tpicas no Indutor de Filtragem.
(a) retificador trifsico a diodos com filtro indutivo no lado cc;
(b) retificador em ponte a diodos com filtro indutivo no lado cc;
(c) retificador em ponte a diodos com filtro capacitivo no lado cc.

Figura 3. Clula de Comutao.

26

O filtro ativo PWM monofsico operando em modo de


conduo contnua funciona baseado no princpio de que se a
corrente no lado cc do inversor (corrente no capacitor) possui
valor mdio nulo, para um perodo da tenso senoidal de
entrada, no existe fluxo de potncia ativa atravs do
conversor (exceto para suprir as perdas devido s no
idealidades do mesmo). Dessa forma, o filtro ativo compensa
apenas as correntes reativa e harmnica da carga no linear.
Em regime permanente, o capacitor de filtragem, Cf,
apresenta uma tenso mdia com baixa ondulao, Vf, como
representado na Figura 1. A modulao PWM utilizada do
tipo bipolar, e portanto, devido operao CCM, o
acionamento das chaves S1 e S2 complementar ao
acionamento das chaves S3 e S4. Ser admitido que o
acionamento de S1 e S2 est associado razo cclica D e
que a chave ativa unidirecional, conduzindo corrente no
sentido oposto ao de conduo de seu diodo anti-paralelo.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

ra = DrS + DrD+DDre

(2)

Onde rS e rD so as resistncias de conduo da chave


ativa e do diodo, respectivamente.

Figura 4. Modelo para Razo Cclica Fixa ou Grandes Sinais.

Figura 6. Circuito Equivalente para if > 0.

Figura 5. Modelo de Pequenos Sinais.

Se as chaves S1 e S2 estiverem fechadas, S3 e S4


estaro abertas e D3 e D4 bloqueados pela tenso Vf. As
chaves S1 e S2 conduzem se if > 0 e os diodos D1 e D2
conduzem se if < 0.
Se as chaves S3 e S4 estiverem fechadas, S1 e S2
estaro abertas e D1 e D2 bloqueados pela tenso Vf. Os
diodos D3 e D4 conduzem se if > 0, enquanto as chaves S3 e
S4 conduzem se if < 0.
Essas situaes so resumidas na Tabela 1. A razo
cclica indicada na terceira coluna aquela associada chave
ativa da clula de comutao em questo.

Figura 7. Circuito Equivalente para if < 0.

TABELA 1. Clulas de Comutao das Figs. 6 e 7.


Sentido da
Corrente

Vap

S1 e D4

+Vf

-Vf

S3 e D2

+Vf

S4 e D1

if<0

Razo
Cclica

S2 e D3

if>0

Clulas de
Comutao

-Vf

As figuras 6 e 7 mostram os circuitos equivalentes para


o inversor de tenso, conforme seja a corrente no indutor de
entrada positiva ou negativa, respectivamente. As clulas de
comutao so indicadas, como na Figura 3, pelos terminais
a, p e c, agora acrescidos de um ndice, que pode ser 1,2, 3
ou 4, conforme o par de chaves pertinente.
O modelo de grandes sinais obtido pela substituio
das clulas de comutao indicadas nas figuras 6 e 7 pelo
modelo para razo cclica constante da Figura 4.
Para o circuito equivalente da Figura 6 essa substituio
resulta no modelo apresentado na Figura 8. A resistncia ra
indicada, inclui agora as resistncias de conduo associadas
chave passiva e ativa [6], ou seja:

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Figura 8. Modelo do Filtro Ativo PWM Monofsico para


Razo Cclica Fixa e Grandes Sinais
(inclui elementos parasitas).

O modelo da chave PWM apresenta a vantagem de


permitir a fcil incluso das resistncias inerentes aos
indutores, capacitores, as quais tambm foram representadas
na Figura 8. Isso, claro, torna a modelagem mais rigorosa,
porm mais complexa.
Caso o modelo da clula de comutao fosse substitudo
no circuito equivalente da Figura 7, a topologia do circuito,
apesar de ligeiramente diferente, resultaria numa descrio
de parmetros essencialmente idntica obtida com o uso do
circuito da Figura 8. O parmetro ra seria definido como em
(2), porm, com a troca de D por D e vice-versa. possvel
demonstrar que, para valores tpicos de rS e rD o resultado
(2), para um caso ou outro, no difere a ponto de tornar a
modelagem invlida. Isto ser evidenciado nos resultados
tericos, simulados e experimentais que sero apresentados
no decorrer deste texto. Alm disso, quanto mais prximo rS

27

A. O Ganho Esttico
O ganho esttico de tenso do conversor pode ser obtido
da Figura 8 considerando o ramo capacitivo como uma
tenso, Vf. Para uma tenso cc de entrada, VS, sabe-se que o
indutor se comporta como um curto-circuito e o capacitor
como um circuito aberto. Isso implica em que a corrente no
secundrio (e a refletida ao primrio) dos transformadores
nula. Essa situao representada na Figura 9.
Fica, ento, evidente que, para um valor qualquer da
tenso de entrada, VS, tem-se:

Vf
VS

Vp
2V

sen ( L t ) +
f

Razo Cclica (%)


Figura 10. Ganho Esttico em Funo da Razo Cclica.

2D 1

(3)

Essa equao est representada na Figura 10, para a


faixa convencional de variao de D. Fica claro que D=0,5
um ponto de descontinuidade e mximo ganho. Nesta figura,
tambm foram includos dados experimentais obtidos de um
prottipo de laboratrio, cujos detalhes so apresentados no
Apndice 1.
possvel aproveitar a relao (3) para encontrar a
expresso da razo cclica exigida para manter a tenso de
sada, Vf, constante, caso a entrada variasse. Se, por
exemplo, a tenso de entrada, VS, sofresse lentas variaes
vS (t) = Vp sen(Lt), a razo cclica precisaria obedecer
seguinte equao:

D (t ) =

Ganho Esttico Vf/VS

for de rD e D de 0,5 (razo cclica igual a 50%), menor a


diferena verificada no cmputo do parmetro ra. Em funo
dessas consideraes, apenas a situao da Figura 6 ser
usada para obteno da modelagem a que esse trabalho se
prope.

1 .
2

B. Outras Relaes de Grande Sinal


A funo de transferncia tenso no capacitor tenso
de entrada, que pode ser obtida da Figura 8, :
v f (s)
vs (s)

srCf C f ( 2 D 1) + ( 2 D 1)

s L f C f + sC f rLf + 2 ra + ( 2 D 1) 2 rCf + ( 2 D 1) 2
2

(5)

Se o efeito das resistncias parasitas rCf e rLf for


desprezado, essa relao pode ser escrita em sua forma
simplificada:

v f (s)
vs (s)

(2D 1)

s Lf Cf + sCf 2ra + (2D 1)2


2

(6)

(4)

Figura 9. Circuito Equivalente Empregado para Obteno do


Ganho Esttico do Inversor de Tenso.

A Figura 11 mostra a validade da equao (4) para um


inversor com rS=rD= 0,1 , Lf = 800 H, Cf = 600 F, Vp=
180 V, L= 377 rd/s, fS = 40 kHz e Vf = 400V. Fica claro, da
simulao, que a tenso no capacitor se mantm no valor
previsto e que a corrente no indutor, na ausncia de carga no
linear, possui valor mdio nulo.

28

Figura 11. Formas de Onda Simuladas no Inversor do Filtro Ativo.


De cima para baixo: Teno de Modulao; Tenso e Corrente de
Entrada; Tenso no Capacitor de Sada.

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

As variaes da corrente no indutor devido a


perturbaes na tenso de entrada so dadas por:

i f (s)
vs (s)

sC f

s L f C f + sC f rLf + 2ra + (2D 1) 2 rCf + (2D 1) 2


2

(7)

A equao (7) tambm pode ser simplificada se as


resistncias parasitas rCf e rLf forem desprezadas. Isso resulta
em:

i f (s)
v s (s)

sC f
s L f C f + sC f 2 ra + ( 2 D 1) 2
2

(8)

Pela observao do circuito da Figura 8 constata-se que


a corrente que passa pelo capacitor depende da razo cclica
e vale (1-2D)if. Isto resulta que a funo de transferncia
tenso no capacitor corrente no indutor :

v f (s)
i f (s)

1 2D

sC f

(9)

As funes de transferncia (6) e (8) foram verificadas


pela aplicao de um degrau de 12,7 V na tenso de linha em
situao de razo cclica constante e igual a 0,6014. O valor
de ra empregado foi de 0,6 . Os resultados tericos e
experimentais so apresentados na Figura 12 e Figura 13,
onde fcil perceber uma grande semelhana entre as curvas
tericas e os resultados do prottipo, o que valida o modelo.
IV. ANLISE DE PEQUENOS SINAIS
A substituio das chaves PWM da Figura 6 pelo
modelo para pequenos sinais da Figura 5 conduz ao circuito
equivalente da Figura 14, que permite uma anlise das
variaes da corrente do filtro (corrente no indutor) e tenso
no capacitor, provenientes de perturbaes na razo cclica.
Como tpico das aplicaes de filtro ativo monofsico
PWM, a tenso de entrada vS(t) varia a uma taxa muito
inferior da freqncia de chaveamento, fS. Por esse motivo,
a tenso de entrada foi considerada em repouso na Figura 14.

(a)
(b)
Figura 12. Corrente no Indutor (a) Modelo e (b) Experimental (5A/div; 20ms/div).

(a)
(b)
Figura 13. Tenso no Capacitor (a) Modelo e (b) Experimental (20V/div; 20ms/div).

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

29

controle de tenso, os terminais ativo e passivo do modelo


das chaves PWM da Figura 14 correspondem ao mesmo
ponto. Portanto, a relao entre a corrente do filtro e a razo
cclica pode ser escrita na forma:

i f (s)
d (s)

2V f
sL f + 2 ra

(12)

Se as resistncias das chaves semicondutoras forem


desprezadas, obtm-se uma funo de transferncia mais
simples e normalmente empregada na literatura [4]:

i f (s)

Figura 14. Modelo do Filtro Ativo de Potncia PWM


Monofsico para Pequenos Sinais.

d (s)

Admitindo-se que o conversor opera em regime, num


determinado ponto de trabalho, com razo cclica D e tenso
no capacitor igual a Vf, pode-se concluir que a corrente
If = 0. Essa concluso idntica obtida para obteno do
ganho esttico, conforme a Figura 9.
Dessa forma, pode-se escrever a funo de transferncia
corrente no indutor razo cclica:
i f ( s)
d (s)

2C f V f .s

s L f C f + sC f 2ra + rLf + (1 2 D ) rC f + (2 D 1)
2

(10)
2

Desprezando os elementos parasitas (rLf e rCf) essa


expresso reduz-se a:

i f (s)
d (s)

2V f C f s
2

s LfC

+ s 2 ra C

+ ( 2 D 1) 2

(11)

Esta expresso pode sofrer simplificaes ainda mais


interessantes. Supondo que a tenso no capacitor constante
no ponto de trabalho, como resultado de uma elevada
constante de tempo e em funo da ao da malha de

2V f
sL

(13)

A funo de transferncia dada por (11) pode ser


verificada pela observao da corrente no indutor mediante a
aplicao de uma perturbao em degrau na razo cclica de 2,2% (de D=0,769 para D=0,752, ou seja, D= -0,017). Os
resultados para a corrente no indutor, terica e experimental,
so apresentados na Figura 15. fcil perceber que, do ponto
de vista dinmico, h uma excelente concordncia entre as
curvas.
interessante relatar que um degrau na razo cclica,
com as mesmas especificaes definidas no pargrafo
anterior, aplicado equao simplificada (13) conduz a um
resultado prximo do obtido na Figura 15. A semelhana se
limita, porm, aos primeiros instantes aps a aplicao do
degrau, j que (13) integra o degrau e leva, portanto, a uma
rampa infinita. Desta forma, o modelo proposto concorda em
parte com o modelo simplificado. Representa, contudo, o
sistema real com muito mais rigor.
De maneira similar conduzida para obteno de (10)
pode-se chegar funo de transferncia tenso no capacitor
razo cclica:
v f ( s)
d (s)

2V f (1 2 D )(1 + srCf C f )

(14)

s L f C f + sC f [2ra + rLf + (1 2 D) 2 rCf ] + (1 2 D ) 2


2

(a)
(b)
Figura 15. Corrente no Indutor (a) Modelo e (b) Experimental (1 A/div; 4ms/div).

30

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Desprezando agora os elementos parasitas chega-se a:

v f (s)
d (s)

2V f (1 2 D)
s L f C f + 2sC f ra + (1 2 D) 2
2

texto. Constitui-se, outrossim, objeto de estudo e de outras


publicaes dos autores.

(15)

Uma outra forma para essa relao, consideravelmente


mais simples, pode ser obtida pela substituio de (13) em
(9), o que leva a:

v f (s)
d (s)

2V f (1 2 D)
s2Lf C f

(16)

A funo de transferncia (15) tambm pode ser


comparada com a simulao de um conversor empregando os
mesmos parmetros usados para obteno da Figura 15. Isso
mostrado na Figura 16. Na simulao foram empregados
modelos Pspice dos elementos reais usados no prottipo (ver
Apndice).

Terico:

Figura 17 Resposta em Freqncia da Corrente no Indutor.

Simulao:

Figura 16. Tenso no Capacitor para um


degrau na Razo Cclica.

Outra forma de verificar a validade do modelo aqui


proposto, por exemplo por meio das equaes (11) e (15)
pela obteno da resposta em freqncia do sistema. Isto foi
realizado para a situao terica e experimental, conforme
ilustrado nas figuras Fig. 17 e Fig. 18, para a corrente e
tenso, respectivamente. fcil perceber uma concordncia
muito satisfatria entre os resultados tericos e
experimentais. Nestas figuras empregou-se VS=12,5V;
D=0,83 e ra= 1.
O diagrama da Figura 19 mostra uma representao
simplificada do sistema do filtro ativo monofsico incluindo
uma possvel opo de controle das variveis do sistema. As
principais funes de transferncia do sistema esto
representadas pelos blocos A e B.
fcil perceber a grande utilidade das funes
deduzidas nesse trabalho, j que os blocos A e B mostrados
na Figura 19 podem assumir alternativas mais rigorosas ou
mais simplificadas, a critrio do projetista e das exigncias
da aplicao. Em outras palavras, possvel empregar (10),
(11), (12) ou (13) no bloco A, ao passo que o bloco B pode
ser representado por (14), (15) ou (16). Em funo do limite
de espao e do escopo do trabalho, o projeto e
implementao do sistema de controle no abordado nesse

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

Figura 18 Resposta em Freqncia da Tenso no Capacitor.

Figura 19. Diagrama Simplificado do Sistema Incluindo


Blocos Controladores.

V. CONCLUSO
Este trabalho apresentou a modelagem matemtica de
um sistema de filtro ativo monofsico utilizando a tcnica de
modelo da chave PWM, ou modelo de Vorprian. Foram
identificados os pares de chaves PWM (comportamento
complementar) da estrutura. Desta forma, os circuitos
equivalentes, para anlise esttica e de pequenos sinais,
foram aplicados ao inversor. A anlise dos circuitos, assim
modelados, resultou na obteno de diversas relaes
relevantes, que foram comprovadas por simulao e por meio

31

de resultados experimentais. Tais relaes foram


apresentadas em formato mais rigoroso (incluindo efeitos
parasitas dos elementos) e em formato simplificado, podendo
atender aos mais diversos propsitos.
REFERNCIAS BIBLIOGRFICAS
[1] F. P. Souza, I. Barbi, Single Phase Active Power Filters
Based on the Full-Bridge Current Source and Voltage
Source Inverters Controlled through the Sensor of the
AC Mains Current, COBEP 99, vol. I, pp. 161-166,
1999.
[2] H. I Yunus, R. M. Bass, Comparison of VSI and CSI
topologies for Single-Phase Active Power Filters, IEEE
PESC 96, vol. II, pp. 1892-1898, 1996.
[3] H. L Jou, J. C.Wu, H. Y. Chu, New Single-Phase Active
Power Filter, IEE Proc. Electr. Power Appl., vol. 141,
n 3 , pp. 129-134, 1994.
[4] F. Ptkker, I. Barbi, Power Factor Correction of NonLinear Loads Employing a Single Phase Active Power
Filter: Control Strategy, Design Methodology and
Experimentation, IEEE PESC 97, 1997.
[5] D. A. Torrey, A. M. A. M. Al-Zamel, Single-Phase
Active Power Filters for Multiple Nonlinear Loads,
IEEE Transactions on Power Electronics, vol. 10, n 3,
pp. 263-272, 1995
[6] V. Vorprian, Simplified Analysis of PWM Converters
Using the Model of the PWM Switch Part I: Continuous
Conduction Mode, VPEC newsletter CURRENT, 1988.
[7] S. Cuk, R. D. Middlebrook, A General Unified
Approach to Modelling Switching-Converter Power
Stages, Proceedings of IEEE PESC 76, pp.18-34,
1976.
[8] R. W. Erickson, Fundamentals of Power Electronics,
Chapman & Hall (adquirida por Kluwer Academic
Publishers em 1998), Cap.3, May, 1997.
AGRADECIMENTOS
Os autores gostariam de registrar seu agradecimento
aos rgos de fomento: CAPES e FAPEMIG
respectivamente pelas bolsas de mestrado e iniciao
cientfica concedidas aos alunos envolvidos no projeto.
DADOS BIOGRFICOS
Fabricio Lucas Lirio, nasceu no Rio de Janeiro, RJ, em 2 de
agosto de 1973. formado em Engenharia Eltrica pela
Universidade Federal de Juiz de Fora (UFJF) em 1998.
Concluiu o curso de mestrado em Engenharia Eltrica na
UFJF, na rea de Eletrnica de Potncia em Dezembro de
2000. Atualmente atua no CEPEL/ELETROBRS, RJ.
Mrcio do Carmo Barbosa Rodrigues, nasceu em
Cataguases, MG em 1978. Atualmente aluno de graduao
de Engenharia Eltrica na Universidade Federal de Juiz de
Fora UFJF e conclui o curso no segundo semestre de 2001.
Foi classificado em primeiro lugar e aceito para cursar o
mestrado em Engenharia Eltrica na rea de Instrumentao
e Controle na UFJF a partir de 2002.
Henrique A. C. Braga nasceu em Aimors, MG, em 01 de
agosto de 1959. Graduou-se em Engenharia Eltrica pela
Universidade Federal de Juiz de Fora (UFJF) em 1982.
professor dessa mesma universidade desde 1985. Obteve o

32

ttulo de Mestre em Engenharia Eltrica, sub-rea Eletrnica


de Potncia, na COPPE/UFRJ em 1988. Em 1996 conclui o
curso de doutoramento, na mesma rea do mestrado, pela
Universidade Federal de Santa Catarina, INEP-UFSC. Atuou
como membro do Conselho Executivo da SOBRAEP em
1994. Atualmente professor nos cursos de Graduao e Ps
Graduao (mestrado) em Engenharia Eltrica da UFJF,
lecionando disciplinas na rea de Eletrnica Bsica e
Eletrnica de Potncia. Senior Member do IEEE e foi
Diretor da Seo MG do IEEE no binio 2000/2001 e reeleito para o binio 2002/2003.
APNDICE
O prottipo implementado em laboratrio tem o
esquema mostrado de forma simplificada na Figura A1. Os
dados principais so mostrados na Tabela A.1.

Figura A1 Diagrama simplificado do prottipo do filtro ativo.

importante mencionar que a obteno dos resultados


em laboratrio foi, algumas vezes, prejudicada pela
simplicidade dos equipamentos disponveis. Quando se
realiza um ensaio supondo a tenso de entrada (de linha)
constante de se esperar que seu valor permanea o mais
estvel possvel, seja fornecendo ou recebendo corrente do
circuito. Esta estabilidade no foi alcanada plenamente com
as fontes CC disponveis em laboratrio, tendo se observado
nos ensaios transitrios que a fonte de tenso sofria
elevaes ou quedas, conforme a direo da corrente no
indutor. Este comportamento prejudicou a obteno de
alguns resultados experimentais e implicou num acrscimo
do erro de medio durante ensaios. Todavia, conforme se
observa dos resultados apresentados, ainda foi possvel obter
resultados de comprovao satisfatrios.
TABELA A.1 Dados do Prottipo
Elementos do Prottipo Experimental
MOSFETs

IRF740

Diodos

MUR840

Indutor

Ncleo EE 65/26, 64 espiras 3x21AWG

Capacitor CC

2 x 470F/400V em paralelo

Circuito Snubber

Cs=3,3nF/400V; Rs=470/5W;
Ds= SK4F1/04

Circuito de Pulsos

LM3524, 2x IR2104

Eletrnica de Potncia Vol. 6, n 1, Dezembro de 2001

RETIFICADOR TRIFSICO ISOLADO COM ALTO FATOR DE POTNCIA


UTILIZANDO O CONVERSOR ZETA NO MODO DE CONDUO CONTNUA
Denizar C. Martins, Mrcio M. Casaro e Ivo Barbi
Universidade Federal de Santa Catarina
Departamento de Engenharia Eltrica - Instituto de Eletrnica de Potncia
Caixa Postal 5119-88040-970 - Florianpolis-SC-BRAZIL
Tel.: (048) 331-9204 - FAX: 48.234-5422 - Email: denizar@inep.ufsc.br
Resumo - Este trabalho apresenta a anlise de um
retificador trifsico isolado para correo do fator
potncia, empregando o conversor Zeta operando no
modo de conduo contnua. A estrutura
particularmente simples e robusta. Suas principais
caractersticas so: emprega um nico estgio para
processamento de energia, o qual pode operar como
abaixador ou elevador de tenso, baixa distoro
harmnica da corrente de entrada, e isolao natural. O
conversor
trabalha
com
freqncia
constante
empregando tcnica PWM. O princpio de operao, o
procedimento de projeto e os resultados obtidos por
simulao e experimentais so apresentados.
Abstract - This paper presents the analysis of an
Isolated Three-Phase Rectifier with high power factor
using a Zeta converter operating in continuous
conduction mode (CCM). The structure is particularly
simple and robust. Its main features are: one power
processing stage, which can operate as steep-down or
steep-up voltage, lower harmonic distortion of the input
current and natural isolation. The converter works with
constant frequency and PWM technique. Principle of
operation, design procedure and experimental results are
presented.
I. INTRODUO
Nos ltimos vinte anos o avano da Eletrnica de Potncia
tem alcanado nveis surpreendentes, no somente em relao
s variaes topolgicas, como tambm nas estratgias de
comando e controle dos conversores estticos.
Devido a esse enorme desenvolvimento os conversores
estticos tm sido utilizados nas mais variadas aplicaes
industriais para baixas e altas potncias, constituindo-se nos
dias atuais como um dos importantes temas de estudo na rea
da Engenharia Eltrica.
Apesar desse extraordinrio desempenho, o estgio de
entrada da maioria dos conversores estticos emprega uma
ponte retificada acoplada a um filtro capacitivo de valor
expressivo. A associao desses componentes gera uma carga
no-linear que conectada ao sistema de energia eltrica
comercial causa distoro na corrente de entrada.
Nas aplicaes industriais de elevada potncia (acima de
1kW), os sistemas trifsicos de alimentao so geralmente
os mais recomendados, onde a converso CA/CC tem sido
dominada por retificadores convencionais a diodos e

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

retificadores controlados a tiristor. A caracterstica no linear


da corrente de entrada destes retificadores, conforme j
mencionado, cria problemas para a rede comercial de energia
eltrica, entre os quais podem ser destacados:
injeo de elevado contedo harmnico na corrente
de entrada;
distoro da tenso de alimentao, devido aos altos
picos da corrente de entrada;
aumento das perdas nas linhas de energia;
reduo do fator de potncia;
necessidade de gerao de grandes quantidades de
potncia reativa;
diminuio do rendimento da estrutura devido ao
elevado valor eficaz da corrente de entrada.
Devido a esses inconvenientes, muitos trabalhos tm sido
apresentados pela comunidade cientfica de eletrnica de
potncia, a fim de proporcionar a utilizao de conversores
CA/CC com elevado fator de potncia e baixo contedo
harmnico da corrente de entrada [1]-[12].
Normalmente a correo do fator de potncia obtida
empregando-se conversores com caracterstica de entrada
como fonte de corrente. Para sistemas trifsicos esse
procedimento quase uma regra.
Tomando como exemplo o conversor Boost [1], que
atualmente um dos conversores mais cogitados para
correo do fator de potncia, pode-se observar as seguintes
caractersticas: conversor elevador de tenso, no
naturalmente isolado e cada fase apresenta um indutor Boost.
Tentando superar essas limitaes bsicas, o presente
artigo est propondo a aplicao de um retificador trifsico
isolado empregando o conversor CC-CC Zeta em conduo
contnua para a correo do fator de potncia. As principais
caractersticas dessa topologia so: conversor abaixador ou
elevador de tenso, isolao natural, apresenta um nico
estgio de processamento de energia, sada com caracterstica
de fonte de corrente o que facilita a associao de vrios
mdulos em paralelo, robustez e simplicidade na estrutura de
potncia e no circuito de controle.
Alm das caractersticas j mencionadas importante
salientar que a estrutura proposta permite, sem muita
dificuldade e com custos relativamente baixos, elevar o fator
de potncia de circuitos convencionais, que esto sendo
utilizados na indstria, com a simples incluso do mdulo
Zeta entre o retificador trifsico convencional e a carga,
conforme pode ser visto na Figura 1.

33

+ VS1 -

II. PRINCPIO DE OPERAO

+ VLo -

- V +
C1

A. Circuito Proposto
O circuito proposto mostrado na Figura 1.

+
VLm

Vin

+
Vo
-

DRL

Mdulo ZETA
'

'

Figura 2: 1 Etapa.
+
'
'

V '

- VC1+

- VLo +

VLm

+
Vo
-

DRL

Figura 1: Circuito proposto.

As Figuras 2 e 3 apresentam o circuito equivalente com


todos os parmetros referidos ao lado primrio do
transformador, onde:
Vo = (N 1 / N 2 ) Vo '; C o = (N 2 / N 1 ) C o '; C 1 = (N 2 / N 1 ) C 1 '
2

Figura 3: 2 Etapa.

As principais formas de ondas esto apresentadas na


Figura 4.

L o = (N 1 / N 2 ) 2 L o '; R o = ( N 1 / N 2 ) 2 R o '

i Lo(max)

i Lo

B. Etapas de Operao
Com o objetivo de simplificar a anlise, as seguintes
consideraes so feitas:
o circuito opera em regime permanente;
os semicondutores so considerados ideais;
o transformador representado por sua indutncia
de magnetizao referida ao primrio;
a capacitncia Co possui valor suficientemente
elevado para manter a tenso de sada Vo constante;
a tenso da rede considerada constante durante um
perodo de chaveamento.
O conversor Zeta operando em conduo contnua
apresenta duas etapas de funcionamento:
1 ETAPA (t0,t1) - Figura 2: No instante t0 a chave S1
fechada e conduz a corrente iS1, que cresce linearmente. A
fonte de alimentao transfere energia para o indutor
magnetizante Lm e o capacitor C1 transfere energia para a
indutncia Lo. Durante esta etapa o diodo D1 se mantm
bloqueado com tenso reversa igual a -(Vin+Vo). As correntes
iLm e iLo crescem linearmente. As tenses VCo e VC1 so
consideradas constantes e igual a Vo.
2 ETAPA (t1,t2) - Figura 3: Em t = t1, a chave S1
bloqueada e o diodo D1 entra em conduo, permitindo que
os indutores Lm e Lo transfiram suas energias para os
capacitores C1 e Co, respectivamente. As correntes iLm e iLo
decrescem linearmente. A tenso sobre a chave S1 igual a
(Vin+Vo).

i Lo(min)
i Lm(max)

i Lm
i Lm(min)
i Lm(max) + i Lo(max)

i S1

i Lm(max) + i Lo(max)

i D1

Vin + Vo

VD1

Vin + Vo

VS1
t0

t1

t2

Figura 4: Principais formas de ondas.

C. Anlise Quantitativa
Definindo: t f = t 1 t 0

t a = t 2 t 1 = TS t f
TS = 1 / f S
D = t f / TS
Vin = 3Vpsen( t ) ; para t variando de /3
at 2/3.

34

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

1) 1 Etapa (0 t tf)
Condies iniciais: i Lm( t =0) = i Lm(min)

i Lm( t ) = i Lm(max)

i Lo( t =0) = i Lo(min)

onde:

VLm( t ) = VLo( t ) = Vin


A partir do circuito equivalente referente a esta etapa
chega-se s seguintes equaes:
di Lm( t )
(1)
VLm( t ) = Lm
dt
(2)
V
= V = 3V sen ( t )
Lm( t )

in

Para a indutncia de sada Lo tem-se:


di Lo( t )
VLo( t ) = Lo
dt
VLo( t ) = Vin

( 4)
(5)

Desse modo, seguindo o mesmo procedimento anterior,


obtm-se:
Vp
( 6)
t sen( t ) + i Lo(min)
i Lo( t ) = 3
Lo
A corrente na chave S1 dada pela soma das correntes nas
indutncias Lm e Lo, resultando em:
1
1

iS1( t ) = i Lm ( t ) + i Lo ( t ) =
L + L 3 Vp t sen ( t ) + i Lm (min) + i Lo (min)
o
m

1
1
1
=
+
Leq L m Lo

( 7)

(8)

Lm

t f sen( t ) + i Lm(min)

(13)

i Lm( t ) =

3Vp t f
Lm

sen ( t )

Vo
t + i Lm(min)
Lm

Para a indutncia de sada Lo tem-se:


di Lo( t )
VLo( t ) = Lo
dt
VLo( t ) = Vo

(14)

(15)
(16)

Substituindo a equao (16) em (15) e resolvendo a


equao diferencial resultante, obtm-se:
V
(17)
i Lo( t ) = i Lo(max) o t
Lo
onde:
3Vp
t f sen ( t ) + i Lo(min)
i Lo(max) =
(18)
Lo
obtida a partir da equao (6), fazendo t = tf.
Assim, iLo(t) resulta em:
i Lo( t ) =

3Vp

V
t f sen ( t ) o t + i Lo(min)
Lo

Lo

(19)

A corrente no diodo D1 dada pela soma das correntes nos


indutores Lm e Lo. Logo:
i D1( t ) = i Lm( t ) + i Lo( t ) =

3Vp t f
Leq

sen( t )

Vo
t + i Lm(min)
L

+ i Lo(min)

( 20)

Retomando a equao (19), possvel afirmar que para t =


ta iLo = iLo(min). Dessa forma obtm-se:

Ento.
iS1( t ) = 3

Vp

(12)

obtida a partir da equao (3), fazendo t = tf.


Substituindo (13) em (12) resulta:

Trabalhando as equaes (1) e (2) obtm-se a expresso da


corrente no indutor magnetizante:
Vp
( 3)
i Lm( t ) = 3
t sen ( t ) + i Lm(min)
Lm

Definindo:

i Lm(max) = 3

Vo
t
Lm

Vp
Leq

t sen ( t ) + i Lm(min) + i Lo(min)

( 9)

2) 2 Etapa (0 t ta)
Condies iniciais: i Lm( t =0) = i Lm(max)

i Lo( t =0) = i Lo(max)

ta =

Atravs das equaes (10) e (11) chega-se expresso da


corrente no indutor magnetizante:

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

Vo

sen ( t )

( 21)

J que ta constante, substitui-se


pelo seu valor mdio, dado por:

3 Vp sen ( t ) = Vin

3 3
Vp

( 22 )

VLm( t ) = VLo( t ) = Vo
A exemplo da 1 Etapa, a partir do circuito equivalente
chega-se s seguintes equaes:
di Lm( t )
(10)
VLm( t ) = L m
dt
(11)
VLm( t ) = Vo

3Vp t f

Vin med =

resultando em:
ta =

3 3Vp
Vo

tf

( 23)

Define-se:

35

3Vp

( 24 )

Vo

( 25)
Lo =

III. PROCEDIMENTO DE PROJETO E EXEMPLO[13]


A. Especificaes de Entrada
Vf = 127V (valor eficaz da tenso de entrada/fase)
Po = 1,5kW (potncia de sada)
Vo = 60V (tenso mdia na carga)
fR = 60Hz (freqncia da rede de alimentao)
fS = 20kHz (freqncia de chaveamento)

1+

G = 0,385

D = 0,3

V
R o = o = 9,6
Io

E. Indutncia Equivalente (Leq)


Deseja-se operao em conduo contnua a partir de 10%
da carga, portanto:
R o(max) =

Lo = 3,74 mH

Atravs da relao apresentada na equao (8), obtm-se a


indutncia magnetizante (Lm), ou seja:

Lm = 1,77 mH

Io D
12,5 0.3
=
3 VC1 f s
3 12 20k

C1 = 16,4 F

I o (2 3 ) 12,5 (2 3 )
=
72 f R VCo
72 60 12

C0 = 64,6 F

C1 =
Co =

Embora as indutncias do filtro de entrada resultem num


valor relativamente alto, estas podem ser construdas de
chapas de ferro silcio dando origem a indutores baratos e de
baixo volume.

D. Corrente de Sada (Io) e Resistncia de Carga (Ro)


Referidas ao Lado Primrio
P
I o = o = 12,5A
Vo

Obs.: Para o projeto do filtro de entrada, foram


empregadas as teorias convencionais [14], obtendo-se os
seguintes valores:
CF = 820 nF (configurao em estrela)
LF = 7,72 mH

Por definio = 1/G; conseqentemente: = 2,597


A partir da Eq. (25) tem-se:
1
3

f s i Lo

G. Capacitncia de acoplamento (C1) e de sada (Co)


Para ambos os capacitores adota-se uma ondulao de
tenso de 10% (12V). Desse modo, a partir do
equacionamento desenvolvido na Ref.[13] tem-se:

C. Ganho Esttico (G) e Razo Cclica (D)


O ganho esttico definido pela seguinte expresso:
Vo
( 26 )
G=
3 Vp

D=

3 Vp D

1
1
1
=
+
L eq L m L o

B. Relao de Transformao (a)


A relao de transformao escolhida foi de:
;
Vo = 120V
a = N1 / N2 = 2

Vp = 2 Vf = 180V , resulta:

Leq = 1,20 mH

F. Indutncia de Sada (Lo) e Indutncia Magnetizante (Lm)


Admitindo uma ondulao de corrente de 1,25A pico a
pico (10%), na corrente de sada, tem-se:

substituindo (24) em (23), obtm-se:


3
ta =
tf

sendo

Foi escolhido o valor de

Vo
120
=
Ro(max) = 96
10% I o 0.1 12,5

IV. RESULTADOS OBTIDOS POR SIMULAO


As Figuras a seguir mostram os principais resultados
obtidos atravs de simulao numrica, utilizando os dados
calculados no item anterior.
A Figura 5 apresenta as formas de onda da tenso e da
corrente de entrada na situao de carga nominal. Obteve-se
nesta situao, um pequeno deslocamento entre a tenso e a
fundamental da corrente, na ordem de 7,862o. Esse
deslocamento devido indutncia de filtragem.
Ainda na situao de carga nominal obteve-se:
TDH = 7,7 % e FP = 0,984

A partir do equacionamento apresentado em [9], obtm-se:


Leq

R o(max) (1 D)2

(27)

2fS

Logo: Leq 1,18 mH

36

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

14.0A
13.73
13.5A
150

13.0A

12.5A
0

dif = 2.47
12.0A

11.5A

-150

11.26
11.0A
101.20ms
149.00ms

152.00ms

156.00ms

160.00ms

164.00ms

101.22ms

101.24ms

101.26ms

101.28ms

101.30ms

Figura 9 - Corrente de sada.

167.66ms

Figura 5 Tenso e corrente de fase *40.

V. RESULTADOS EXPERIMENTAIS
100

Devido a problemas relativos aquisio de componentes


para altas potncias, foi implementado um prottipo de
laboratrio de 1500W, projetado para operar em CCM at
20% da carga. Foi utilizado IGBT como chave principal.
Outras caractersticas do prottipo foram:

80

60

%
40

Vin = 2 127 sent ; f s = 20kHz


Vo = 60V ; N 1 N 2 = 2

20

0
0

10

15

20

25

30

35

40

45

50

55

60

65

70

Figura 6 Anlise harmnica da corrente de fase.

As principais especificaes dos componentes utilizados


no prottipo, so dadas a seguir.

0.50KV

0.25KV

0.0KV
101.86ms

101.87ms

101.88ms

101.89ms

101.90ms

101.91ms

101.92ms

101.93ms

Figura 7 Tenso na chave S1 trao cheio.


Corrente na chave S1 multiplicado por 20 pontilhado.
123V

122.18

122V

121V

120V
dif = 4.94
119V

118V
117.24
117V
100ms

105ms

110ms

115ms

D1 D6 MUR 3030
S1 IGBT: IRGBC 40U
CF = 820F / 250V, polipropileno
LF = 7,72mH, 249 espiras
Transformador de ferrite: EE 65/39, N1/N2 = 42/21
C1 = 22F
D1 = APT 30D60
Co = 1000F
Lo = 3,2mH; 48 espiras, ferrite EE-42/15

120ms

Os resultados experimentais apresentados neste artigo


foram obtidos para a condio de plena carga, e com tenso
de sada constante igual a 60V. A Figura 10 apresenta a
tenso e a corrente na fase A. O deslocamento introduzido
pela presena do filtro de entrada, mostrado na Tabela I,
para vrias percentagens de carga. A anlise harmnica
mostrada na Figura 11, onde foi obtida uma distoro
harmnica total de 4% e 6% respectivamente. Neste caso o
fator de potncia foi de 0,984.
Observa-se pela Figura 11 que boa parte da 3a, 5a e 7a
harmnicas da corrente so causadas pela tenso, ou j
existem na onda da tenso de fase. Pode-se dizer que se estas
harmnicas estiverem em fase o fator de potncia estar
ainda mais prximo de 1.

Figura 8 - tenso de sada.

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

37

40
35

i rede
30

VA

25

TDH
( % ) 20
0A,0V
15
10
5
0
0

40

60

80

100

Carga ( % )
Figura 12 - TDH x Carga.

Figura 10 - Tenso e corrente de fase.


Escalas: 50V/div, 4A/div, 2ms/div.
%

20

0.99
0.98

F. P.
0.97
Harmnica de tenso ( n )

Harmnica de corrente ( n )

Figura 11 - Anlise harmnica da tenso e corrente de fase.

0.96

Atravs de vrias aquisies da tenso e corrente de uma


das fases, para diferentes valores de carga, e anlise
harmnica das mesmas, foi possvel elaborar a Tabela I, que
deu origem as Figuras 12 e 13. As aquisies foram
realizadas com a tenso de sada constante em 60V, com o
conversor operando em malha fechada.

0.95
0.94

20

40

60

80

100

Carga ( % )
Figura 13 - Fator de potncia x Carga.

TABELA I
carga
%
5
10
20
30
40
50
60
70
80
90
100

TDH da tenso %
4
4
4
4
4
4
4
4
4
4
4

TDH da corrente
%
29
30
33
27
22
17
14
10
9
7
6

Fase da fundamental da corrente


Graus
-0.98
-3.62
-4.45
-5.44
-6.14
-6.33
-6.76
-8.48
-8.54
-8.61
-9.69

VS1

0V

i S1

A partir das Figuras 12 e 13, observa-se que para 20% da


carga tem-se uma distoro harmnica total de 33%,
correspondendo a um fator de potncia de 0,947.
A Figura 14 apresenta a tenso e a corrente no IGBT. A
tenso e a corrente de sada so mostradas nas Figuras 15 e
16 respectivamente, e a Figura 17 mostra o comportamento
da tenso nos terminais do capacitor C1.
Na Figura 18 tem-se o rendimento do conversor em
funo da potncia processada.

38

0A

Figura 14 - Tenso e corrente na chave S1.


Escalas: 200V/div, 10A/div, 10s/div.

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

100
95
90
85
80

Vo
60V

75
70
100

300

500

700

900

1100

1300

1500

Figura 18 Rendimento.

VI. CONCLUSES
Figura 15 - Tenso de sada.
Escalas: 500mV/div, 2ms/div.

i Lo

0A

Figura 16 - Corrente no indutor de sada.


Escalas: 5A/div, 10s/div.

VC1

Este artigo apresentou a anlise de um retificador trifsico


empregando o conversor CC-CC Zeta, operando no modo de
conduo contnua, para correo do Fator de Potncia.
A utilizao do conversor Zeta em conduo contnua
permite diminuir os picos da corrente na chave principal e
nos elementos magnticos, e conseqentemente o valor eficaz
da corrente nos mesmos. Dessa forma, tem-se uma
diminuio das perdas por conduo.
De acordo com os resultados obtidos, tem-se um
conversor CA-CC com as seguintes caractersticas:
estrutura simples e robusta;
alto fator de potncia com conduo contnua;
portanto, mais adequado para aplicaes em alta
potncia;
naturalmente isolado;
opera tanto como elevador quanto abaixador de tenso;
permite a regulao da tenso de sada com um nico
estgio de processamento de energia, e empregando
uma nica chave controlada;
em caso de falha a chave pode ser acionada para abrir,
protegendo o sistema;
sada do tipo de fonte de corrente, facilitando a
associao de vrios mdulos em paralelo.
Diante dessas caractersticas os autores acreditam que esta
estrutura pode ser de muita utilidade para certas aplicaes
industriais.
REFERNCIAS BIBLIOGRFICAS

60V

Figura 17 - Tenso no capacitor de acoplamento.


Escalas: 2V/div, 10s/div.

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

[1] A.C. Prasad, P.D. Ziogas, S. Manias, An Active Power


Factor Correction Technique For Three-Phase Diode
Rectifiers, IEEE-PESC89, pp. 58-66.
[2] J. He, N. Mohan, C. Wong, Unity Power Factor ThreePhase Diode Bridge AC-DC Converter with Soft
Switchings, PCC-Yokohama, pp. 514-519, 1993.
[3] L. Malasani et alli, Single-Switch Three-Phase AC-DC
Converter with High Power Factor and wide Regulation
Capability, IEEE-PESC, pp. 279-285, 1992.
[4] J. W. Kolar, H. Ertl, and F. C. Zach, A Comprehensive
Design Approach For a Three-Phase High-Frequency
Single Switch Discontinuous-Mode Boost Power Factor
Corrector Based on Analytically Derived Normalized

39

Converter Component Ratings, in IEEE/IAS93 Conf.,


pp. 931-938.
[5] D. Simonetti, J. Sebastian, and J. Uceda, Single-Switch
Three-Phase Power Factor Preregulator Under Variable
Switching Frequency And Discontinuous Input Current,
in IEEE Power Electronics Specialists Conf., 1993, pp.
657-662.
[6] O. Huang and F. Lee, Harmonic Reduction In A Single
Switch Three-Phase Boost Rectifier With High Order
Harmonic Injected PWM, in IEEE Power Electronics
Specialists Conf., 1996, pp. 1266-1271.
[7] K. Schenk and S. Cuk, A Simple Three-Phase Power
Factor Corrector With Improved Harmonic Distortion, in
IEEE Power Electronics Specialists Conf., 1997, pp. 399405.
[8] E. Ismail and R. W. Erickson, A Single Transistor
Three-Phase Resonant Switch For High Quality
Rectification, in IEEE Power Electronics Specialists
Conf., 1992, pp. 1341-1351.
[9] C. T. Pan and T. C. Chen, Step-up/down Three-Phase
AC to DC Converter with Sinusoidal Input Current and
Unit Power Factor, in IEE Proc. Power Electronics
Applications, 1994, vol. 141, no 2, pp. 77-84.
[10]V. Vlatkovic et alli, Analysis and Design of a ZeroVoltage Switched Three-Phase PWM Rectifier with
Power Factor Correction, IEEE-PESC, 1992, pp. 13521360.
[11]E. Ismail and R. W. Erickson, A New Class of Low
Cost Three-Phase High Quality Rectifier with ZeroVoltage Switching, IEEE-APEC, 1993, pp. 182-189.
[12]J. C. Fagundes, C. M. T. Cruz and I. Barbi, Active
Power Factor Correction in a Three-Phase Rectifier by
Switching the AC Line Current, COBEP93, 1993, pp.
46-51.
[13]M.M. Casaro, Retificador Trifsico com Alto Fator de
Potncia Usando o Conversor CC-CC Zeta no Modo de
Conduo Contnua, Dissertao de Mestrado, INEP/
EEL/UFSC, Florianpolis, SC, 1996.
[14]A. F. de Souza, Retificadores Monofsicos de Alto
Fator de Potncia com Reduzidas Perdas de Conduo e
Comutao
Suave,
Tese
de
Doutorado,
INEP/EEL/UFSC, Florianpolis, SC, 1998.

40

DADOS BIOGRFICOS
Denizar Cruz Martins, nasceu em So Paulo So Paulo,
em 24 de Abril de 1955. Formou-se em Engenharia Eltrica e
obteve o ttulo de Mestre em Engenharia Eltrica pela
Universidade Federal de Santa Catarina, Florianpolis SC
em 1978 e 1981, respectivamente. Concluiu o Doutorado no
INPT, Toulouse Frana, em 1986. Atualmente professor
titular do Depto. de Engenharia Eltrica da Universidade
Federal de Santa Catarina, Florianpolis SC. O Prof.
Denizar j realizou mais de 30 consultorias tcnicas e obteve
02 patentes de inveno. Sua rea de atuao compreende:
desenvolvimento de conversores para tratamento de energia
solar e simulao de Conversor Estticos. membro da
SOBRAEP, da SBA e do IEEE.
Marcio Mendes Casaro, Nasceu em Assis, So Paulo, em 5
de maio de 1972. Concluiu o curso de Engenharia Eltrica
pela Escola de Engenharia de Lins, Lins, So Paulo, em 1994
e obteve o grau de Mestre em Engenharia Eltrica pela
Universidade Federal de Santa Catarina em
1996.
Atualmente atua como professor no Curso Superior de
Tecnologia em Eletrnica na modalidade Automao de
Processos Industriais, pelo Centro Federal de Educao
Tecnolgica do Paran, Ponta Grossa, Paran. Sua rea de
interesse inclui aplicaes em Eletrnica de Potncia, em
especial, fontes de alimentao com correo de fator de
potncia.
Ivo Barbi, nasceu em Gaspar (SC), em 1949. Formou-se em
Engenharia Eltrica pela Universidade Federal de Santa
Catarina UFSC, em 1973. Em 1976 recebeu o ttulo de
Mestre pela mesma Universidade e em 1979 recebeu o ttulo
de Doutor pelo Institut National Polytechnique de Toulouse,
Frana. Desde 1974 professor da UFSC e atualmente
professor titular do Departamento de Engenharia Eltrica.
membro fundador da SOBRAEP tendo sido seu primeiro
presidente. Desde 1992, Editor Associado na rea de
Conversores de Potncia da IEEE Transactions on Industrial
Electronics. Suas reas de atuao compreendem modelagem,
anlise, projeto e aplicaes de conversores estticos
operando em alta freqncia e correo de fator de potncia
de fontes de alimentao.

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

NORMAS PARA PUBLICAO DE TRABALHOS EM DUAS COLUNAS


NA REVISTA ELETRNICA DE POTNCIA
Jos Antenor Pomilio1
DSCE FEEC UNICAMP
C.P. 6101
13081-970 Campinas - SP
Brasil
Resumo - O objetivo deste documento instruir os
autores sobre a preparao dos trabalhos para publicao
na revista Eletrnica de Potncia. Solicita-se aos autores
que utilizem estas normas quando da elaborao da
verso final de seus trabalhos. Sugestes so bem vindas e
devem ser enviadas ao editor. Informaes adicionais
sobre procedimentos e normas podem ser obtidas tambm
diretamente com o editor. Este texto foi redigido segundo
as normas nele contidas.
Abstract The objective of this document is to instruct
the authors about the preparation of the paper for its
publication on the Eletrnica de Potncia journal. The
authors should use these guidelines for preparing the final
version of their article. Suggestions are welcome and can
be send to the editor. Additional information about
procedures and guidelines can be obtained directly with
the editor. This text was written according to these
guidelines.

NOMENCLATURA
p
vqd
iqd

Nmero de par de plos.


Componentes da tenso de estator.
Componentes da corrente de estator.
I. INTRODUO

No processo inicial de submisso, os autores devem enviar


ao editor 4 cpias do trabalho. O texto deve ser escrito em
portugus, e preferencialmente digitado em duas colunas por
pgina, de acordo com as prescries desta norma. No caso
de autores estrangeiros, sero aceitos trabalhos em ingls ou
espanhol. Os textos submetidos em portugus e espanhol
devem conter tambm o abstract.
Caso seja pertinente, deve ser includa imediatamente aps
o resumo uma nomenclatura das variveis utilizadas no texto.
Este item no deve levar numerao de referncia, assim
como os itens agradecimentos, referncias bibliogrficas e
dados biogrficos.
Os autores que forem notificados da aceitao de seu
trabalho, devem enviar para o editor, dentro de um prazo
mximo de 40 dias, o seguinte material:
1) Uma cpia do trabalho original que foi submetido

revista e uma cpia do trabalho revisado onde devem ter


sido includas as revises indicadas pelos revisores.
Obrigatoriamente, a cpia do trabalho revisado dever
obedecer s presentes normas.
2) Caso o trabalho, ou parte dele, j tenha sido
apresentado e publicado em alguma revista ou
conferncia, nacional ou internacional, deve ser enviado
ao editor da revista uma declarao dos autores com
estas informaes (quando e onde). Caso o trabalho
nunca tenha sido publicado na sua totalidade, deve ser
enviada ao editor da revista uma declarao com esta
informao.
3) Nome do autor que assumir a responsabilidade de
receber (e enviar) informaes do (para o) editor da
revista.
4) Endereo completo do autor correspondente,
incluindo fax, telefone e e-mail (se houver). Caso o
autor correspondente troque de endereo, antes do
trabalho ter sido publicado na revista, o editor deve ser
comunicado o mais rpido possvel.
Toda troca de correspondncia entre o autor e o editor da
revista, deve incluir o nome do trabalho e o cdigo de
referncia.
Por segurana, o autor correspondente deve manter sob
seus cuidados uma cpia dos manuscritos, revises,
correspondncias e materiais que permitam refazer o trabalho
em caso de extravio. Aps o manuscrito revisado estar pronto
para ser enviado revista, o autor correspondente deve
manter em seu poder, uma cpia de excelente qualidade do
mesmo.
A. Apresentao do Texto
Apenas excepcionalmente sero aceitos trabalhos com o
ultrapassando 8 (oito) pginas. Isto poder ocorrer, a critrio
do editor, caso o trabalho tenha um carter tutorial.
Deve-se usar, obrigatoriamente, as unidades do Sistema
Internacional (SI ou MKS).
Cabe ao(s) autor(es) do trabalho a preparao dos originais
e, posteriormente, envi-los ao editor, de acordo com estas
normas. Os trabalhos que estiverem fora dos padres
estabelecidos nesta norma, sero devolvidos aos autores para
as devidas correes. A comisso Editorial no assumir
qualquer responsabilidade quanto correes, e possveis
erros da reproduo dos originais para publicao.

Nota de rodap na pgina inicial poder ser utilizada apenas pelo editor
para indicar o andamento do processo de reviso.

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

41

B. Edio do Texto
A editorao dos trabalhos deve ser feita em folhas com
formato A4 (297 mm x 210 mm) que apresentem uma
qualidade adequada para reproduo. Deve-se utilizar
impresso a laser ou de qualidade equivalente. A numerao
das pginas dever ser feita a lpis na margem inferior do
verso das folhas.
O espaamento entre linhas deve ser simples, e a cada
ttulo ou subttulo, deve-se deixar uma linha em branco.
Como processador de texto, estimula-se o uso do
processador word for windows.
1) Tamanho das letras utilizadas no trabalho: Os
tamanhos das letras especificadas nesta norma, seguem o
padro do processador word for windows e o tipo de letra
utilizado o Times New Roman. A Tabela I mostra os
tamanhos padres de letras utilizadas nas diversas sees do
trabalho.
TABELA I
Tamanhos e Tipos de Letras Utilizadas no Texto
Estilo
Tamanho
Normal
Cheia
(pontos)
8
texto de tabelas
9
legendas de figuras
10
instituio
dos texto do resumo
autores, texto em ttulos de tabelas
geral.
12
nomes dos autores
14
ttulo do trabalho

Itlica

ttulo do resumo e
subttulos

2) Formatao das pginas: Na formatao das pginas as


margens superior e inferior devero ser fixadas em 25 mm, a
margem esquerda em 18 mm e a margem direita em 12 mm.
As colunas de textos devero apresentar uma largura igual a
87 mm e um espaamento entre si de 6 mm. A tabulao a ser
utilizada na primeira linha dos pargrafos dever ser fixada
em 4 mm.

II. ESTILO DO TRABALHO


A. Organizao Geral
Os trabalhos a serem publicados na revista devem conter 8
partes principais, a saber: 1) Ttulo; 2) Autores e Instituies
de origem; 3) Resumo e Abstract; 4) Introduo; 5) Corpo do
trabalho; 6) Concluses; 7) Referncias Bibliogrficas; 8)
Dados Biogrficos. Esta ordem deve ser respeitada, a menos
que os autores usem alguns itens adicionais, a saber: 9)
Nomenclatura; 10) Apndices; 11) Agradecimentos.
Como regra geral, as concluses devem vir logo aps o
corpo do trabalho e imediatamente antes das referncias
bibliogrficas. A seguir sero feitos alguns comentrios sobre
cada um dos itens acima mencionados.
1) Ttulo - O ttulo do trabalho deve ser o mais sucinto
possvel, indicando claramente o assunto de que se trata.
Deve estar centrado no topo da primeira pgina, sendo
impresso em negrito, tamanho 14 pontos, com todas as letras
em maisculo.
2) Autores e Instituies de Origem - Abaixo do ttulo do
trabalho, tambm centrados na pgina, devem ser informados
os nomes dos autores e da(s) instituio(es) a que
pertencem. Podero ser abreviados os nomes e sobrenomes

42

intermedirios e escritos na sua forma completa o primeiro


nome e o ltimo sobrenome (letras do tipo 12 pontos).
Imediatamente abaixo do nome dos autores, informar as
instituies a que pertencem e os endereos completos (letras
do tipo 10 pontos).
3) Resumo - Esta parte considerada como uma das mais
importantes do trabalho. baseado nas informaes contidas
neste resumo que os trabalhos tcnicos so indexados e
armazenados em bancos de dados. Este resumo deve conter
no mximo 200 palavras de forma a indicar as idias
principais apresentadas no texto, procedimentos e resultados
obtidos. O resumo no deve ser confundido com uma
introduo do trabalho e muito menos conter abreviaes,
referncias bibliogrficas, figuras, etc. Na elaborao deste
resumo, como tambm em todo o trabalho, deve ser utilizada
a forma impessoal como, por exemplo, ... Os resultados
experimentais mostraram que ... ao invs de ...os resultados
que ns obtivemos mostraram que....
A palavra Resumo deve ser grafada em estilo itlico e em
negrito. J o texto deste Resumo ser em estilo normal e em
negrito.
4) Nomenclatura - A nomenclatura consiste na definio
das grandezas e smbolos utilizados ao longo do trabalho.
No obrigatria a sua incluso e este item no numerado
como subttulo. Caso os autores optem por no incluir este
item, as definies das grandezas e smbolos utilizados devem
ser includas ao longo do texto, logo aps o seu aparecimento.
No incio destas normas apresentado um exemplo para este
item.
5) Introduo - A introduo deve preparar o leitor para o
trabalho propriamente dito, dando uma viso histrica do
assunto, e servir como um guia a respeito de como o trabalho
est organizado, enfatizando quais so as reais contribuies
do mesmo em relao aos j apresentados na literatura. A
introduo no deve ser uma repetio do Resumo, e deve ser
a primeira seo do trabalho a ser numerada como subttulo.
6) Corpo do Trabalho - Os autores devem organizar o
corpo do trabalho em diversas sees, as quais devem conter
de forma clara, as informaes a respeito do trabalho
desenvolvido, facilitando a compreenso do mesmo por parte
dos leitores.
7) Concluses - As concluses devem ser as mais claras
possveis, informando aos leitores sobre a importncia do
trabalho dentro do contexto em que se situa. As vantagens e
desvantagens deste trabalho em relao aos j existentes na
literatura, assim como os resultados obtidos, as possveis
aplicaes prticas e recomendaes de trabalhos futuros.
8) Agradecimentos - Os agradecimentos a eventuais
colaboradores no recebem numerao e devem ser colocadas
no texto, antes das referncias bibliogrficas.
9) Referncias Bibliogrficas - As citaes das referncias
bibliogrficas ao longo do texto, devem aparecer entre
colchetes, antes da pontuao das sentenas nas quais
estiverem inseridas. Devem ser utilizados somente os
nmeros das referncias bibliogrficas, evitando-se uso de
citaes do tipo ...conforme referncia [2]....
Os trabalhos que foram aceitos para publicao, porm
ainda no foram publicados, devem ser colocados nas
referncias bibliogrficas, com a citao no Prelo.
Os artigos de peridicos e anais devem ser includos

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

iniciando-se pelos nomes dos autores (iniciais seguidas do


ltimo sobrenome), seguido do ttulo do trabalho, onde foi
publicado (em itlico), nmero do volume, pginas, ms e
ano da publicao.
No caso de livros, aps os autores (iniciais seguidas do
ltimo sobrenome), o ttulo deve ser em itlico , seguido da
editora, da edio e do local e ano de publicao.
No final destas normas, mostrado um exemplo de como
devem ser as referncias bibliogrficas.
10) Dados Biogrficos - Os dados biogrficos dos autores,
devero estar na mesma ordem de autores colocados no incio
do trabalho, e devero conter basicamente os seguintes dados:
Nome Completo (em negrito e sublinhado);
Local e ano de nascimento;
Local e ano de Graduao e Ps-Graduao;
Experincia Profissional (Instituies e empresas em
que j trabalhou, nmero de patentes obtidas, reas de
atuao, atividades cientficas relevantes, sociedades
cientficas a que pertencem, etc.).
Na ltima pgina do artigo os autores devem equalizar a
altura das colunas.
B. Organizao das Sees do Trabalho
A organizao do trabalho em ttulos e subttulos, serve
para dividi-lo em sees, que ajudam o leitor a encontrar
determinados assuntos de interesse dentro do trabalho.
Tambm auxiliam os autores a desenvolverem de forma
ordenada seu trabalho. Os ttulos devem ser organizados em
sees primrias , secundrias e tercirias.
As sees primrias so os ttulos de sees propriamente
ditos. So grafados em letras maisculas no centro da coluna,
separadas por uma linha em branco anterior e uma posterior,
e utilizam numerao romana e seqencial.
As sees secundrias so os subttulos das sees. Apenas
a primeira letra das palavras que a compe, so grafadas em
letra maiscula, na margem esquerda da coluna sendo
separada do resto texto por uma linha em branco anterior. A
designao das sees secundrias feita com letras
maisculas, seguidas de um ponto. Utilizam grafia em itlico.
As sees tercirias so subdivises das sees
secundrias. Apenas a primeira letra da primeira palavra que
a compe grafada em letra maiscula, seguindo o
espaamento dos pargrafos. A designao das sees
tercirias feita com algarismos arbicos, seguidos de um
parntese. Utilizam grafia em itlico.

III. OUTRAS NORMAS


A. Figuras e Tabelas
As tabelas e figuras (desenhos ou reprodues
fotogrficas) devem ser intercaladas no texto logo aps serem
citadas pela primeira vez, desde que caibam dentro dos
limites da coluna; caso necessrio, utilizar toda a rea til da
pgina. A legenda deve ser situada acima da tabela, enquanto
que na figura deve ser colocado abaixo da mesma. As tabelas
devem possuir ttulos e so designadas pela palavra Tabela,
sendo numeradas em algarismos romanos, seqencialmente.
J as figuras no necessitam de ttulo e so designadas pela
palavra Figura, numeradas em algarismos arbicos,
seqencialmente. A designao das partes de uma figura,
feita pelo acrscimo de letras minsculas ao nmero da

Eletrnica de Potncia, vol. 6, n 1, Dezembro de 2001

figura, separadas por ponto, comeando pela letra a, como por


exemplo, Figura 1.a.
Com o intuito de facilitar a compreenso das figuras, a
definio dos eixos das mesmas deve ser feita utilizando-se
palavras e no letras, exceto no caso de formas de onda e
planos de fase. As unidades devem ser expressas entre
parnteses. Por exemplo, utilize a denominao
Magnetizao (A/m), ao invs de M (A/m).
As figuras e tabelas devem ser posicionadas no incio ou
no final das colunas, evitando-as no meio das colunas. Devem
ser evitadas tabelas e figuras, cujas dimenses ultrapassem as
dimenses das colunas.
B. Abreviaes e Siglas
As abreviaes a serem utilizadas no texto, devem ser
definidas na primeira vez em que aparecerem, como por
exemplo, ... Modulao por Largura de Pulso (PWM)....
C. Equaes
A numerao das equaes deve ser colocada entre
parnteses, na margem direita, como no exemplo abaixo. As
equaes devem ser editadas de forma compacta, e devem
estar centralizadas na coluna. Caso no seja usada no incio
do texto do trabalho uma nomenclatura, as grandezas que
surgirem nas equaes devem ser definidas logo aps as
mesmas. A seguir mostrado um exemplo.
3 Vi
I L = I o +
.
(4)
2 Z
Onde:
IL - Corrente de pico no indutor ressonante.
Io - Corrente de carga.
Vi - Tenso de alimentao.
Z - Impedncia caracterstica do circuito ressonante.

AGRADECIMENTOS
Os autores agradecem a Fulano de Tal, pela colaborao
na editorao deste trabalho. Este projeto foi financiado pelo
CNPq (processo xxyyzz).
REFERNCIAS BIBLIOGRFICAS
[1] C.T. Rim, D.Y. Hu, G.H. Cho, Transformers as
Equivalent Circuits for Switches: General Proof and D-Q
Transformation-Based Analysis, IEEE Transactions. on
Industry Applications, vol. 26, no. 4, pp. 832-840,
July/August 1990.
[2] N. Mohan, T. M. Undeland, W. P. Robbins, Power
Electronics: converters, applications, and design, John
Wiley & Sons, 2a Edio, Nova Iorque, 1995.
DADOS BIOGRFICOS
Jos Antenor Pomilio, nascido em 1960 em Jundia (SP)
engenheiro eletricista (1983), mestre (1986) e doutor em Eng.
Eltrica (1991) pela Universidade Estadual de Campinas,
onde docente desde 1984. De 1988 a 1991 foi chefe do
grupo de eletrnica de potncia do Lab. Nacional de Luz
Sncrotron. Em 1993/1994 realizou um estgio de psdoutoramento junto Universidade de Pdua Itlia.
Atualmente presidente da SOBRAEP. Suas reas de
interesse so fontes de alimentao, qualidade de energia e
acionamento de mquinas eltricas.

43