Escolar Documentos
Profissional Documentos
Cultura Documentos
SISTEMAS DIGITALES
INTEGRANTES
ESPE
SISTEMAS DIGITALES
Contenido
Tabla de Figuras............................................................................................................................ 1 Tablas ............................................................................................................................................ 1 Tema de la prctica: ..................................................................................................................... 2 Consultar sobre ............................................................................................................................. 2 Diseo de secuencias establecidas utilizando registros universales ........................................ 2 Contador binario 74192 ............................................................................................................. 5 Conexin en cascada del contador ........................................................................................... 8 Disear un contador del 0 al 15 utilizando el C.I. 74192. ............................................................. 9 Realice la simulacin del circuito diseado en el apartado anterior ........................................... 10 Utilizando C.I. 74194, disear un sistema que genere ininterrumpidamente la secuencia 3, 5, 0, 7 El registro debe ser inicializado correctamente a travs de las entradas asncronas antes de que comience la generacin de la secuencia. ............................................................................ 12 Bibliografa................................................................................................................................... 15
Tabla de Figuras
Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura
1 Registro universal de 4 bits. ........................................................................................... 2 2 Estructura celda genrica .............................................................................................. 2 3 Registro 74194 ............................................................................................................... 3 4 Diagrama de tiempo del Registro Uiversal .................................................................... 4 5 Disposicin Interna del registro universal ...................................................................... 4 6 Registro en Proteus ....................................................................................................... 4 7 Contador Binario ............................................................................................................ 6 8 Estructura ....................................................................................................................... 7 9 Diagrama de Tiempo del contador 74192...................................................................... 8 10 Conexin en cascada de un contador ......................................................................... 8 11 Conexin de 3 contadores en cascada........................................................................ 9
Tablas
Tabla 1 Tabla de Verdad Registro Universal 74194 ..................................................................... 3 Tabla 2 Tabla de Verdad para diseo de un registro universal .................................................... 5 Tabla 3 Tabla de verdad Contador 74192 .................................................................................... 7 Tabla 4, Tabla de Diseo .............................................................................................................. 9 Tabla 5 Tabla contador ............................................................................................................... 13
ESPE
SISTEMAS DIGITALES
Almacenados en serie, uno a uno. Esta operacin puede ser a derecha (shift right) introducindose el dato por una entrada , o a izquierda (shift left) entrando el dato por la entrada En la siguiente figura se muestra el esquema y estructura interna de un registro universal de 4 bits, llamado as porque incluye todos los modos de escritura posibles.
Para el diseo de registros hay que tener en cuenta el modo de funcionamiento asncrono o sncrono que pueden tener algunas entradas de control. En la siguiente figura se muestra la estructura de una celda genrica para el registro de la figura anterior, donde se ha supuesto que todas las operaciones, salvo la de borrar, clear, son sncronas.
ESPE
SISTEMAS DIGITALES
El registro que se utiliza en la prctica es el 74LS194 para realizar secuencias, este registro es uno universal.
Diagrama Lgico interno, la siguiente figura describe como se encuentra formando internamente, el registro universal 74194. Diagrama de Tiempo
ESPE
SISTEMAS DIGITALES
ESPE
SISTEMAS DIGITALES
Se puede observar que con la tabla mostrada la secuencia con los estados Q, Qn+1, y las conexiones de S0, S1, SR y SL, para obtener de esta manera la secuencia deseada. Contador binario 74192
Es un contador de dcadas Up/Dw (Alto, Bajo) en BCD (8421), Utiliza entradas separadas de reloj, contador adelante y contador atrs, en el modo de conteo, los circuitos funcionan de forma sncrona. Cambio sincrnico del estado de las salidas con la transicin BAJO a ALTO en las entradas de reloj. El funcionamiento sncrono es proporcionado, por tener todos los registros flip-flops simultneos, de modo que las salidas, cambian juntas segn la lgica de control. Este modo de funcionamiento, elimina los picos de conteo de salida que, normalmente se asocian con los contadores asncronos (ondulacin de reloj). Las entradas y salidas son totalmente compatibles con dispositivos TTL, NMOS y CMOS, con un ancho de operatividad de 4,5V a 5,5V. Las salidas de los cuatro flip-flops maestro-esclavo se disparan por una transicin de nivel BAJO a ALTO de cualquiera de las entradas de conteo
ESPE
SISTEMAS DIGITALES
(reloj). La direccin de conteo se determina, segn la entrada de conteo que es pulsada, mientras que la otra entrada de conteo se mantiene alta. El circuito integrado 74LS192, dispone de cuatro entradas de datos (Da - Dd) para cargar las salidas (Qa - Qd) a un determinado estado, aplicando los datos a dichas entradas. Se aplica el nivel bajo L a la patilla 11 de carga ('load'), esta operacin de carga es independiente del nivel de reloj y del estado del contador, a partir de haber aplicado el nivel bajo, en la salida del contador, se tendrn los datos de carga en las salidas (Qa, Qb, Qc, Qd). Y a partir de este momento segn el nivel aplicado en la entrada de reloj Up/Dw, as har avanzar o retroceder el contador, har cambiar el estado previo de las salidas. [1] En la imagen siguiente, se aprecian la posicin y nombre de los pines del CI. Este dispositivo contador tiene dos entradas de reloj; la de conteo ascendente (subida, patilla 5) y la de conteo descendente (bajada, patilla 4). La cuenta se produce durante la transicin del nivel L a nivel H en cualquiera de estas dos entradas que cambiar el estado de la cuenta, segn el nivel aplicado en estas entradas Eu (5) y Ed (4).[1]
La entrada de PAC (puesta a cero, patilla 14, Clear) permite situar las salidas del contador, en el estado 0, cuando se le aplica el nivel H. Esta entrada es igualmente independiente del nivel aplicado en las entradas de carga o de las de conteo, bien ascendente o descendente. La salida acreedora (descuento o 'Borrow', patilla 13) producir un impulso de longitud similar al de conteo, cuando el contador alcance el estado 0 y pase a 9. En cambio la salida acarreo ('Carry', patilla 12) producir un impulso de longitud similar al de conteo, cuando el contador alcance el estado mximo 9 y salte a 0, en el caso del CI 74LS193, por ser binario, lo har cuando la salida pase de 1111 (F) a 0.[1]
ESPE
SISTEMAS DIGITALES
Contador BCD (realiza el conteo de 0 a 9) que genera el conteo tanto en forma ascendente como descendente, (ALTO, BAJO) dependiendo de la conexin de los pines count up, count down, load y MR (clear), en funcin a la tabla ya vista.
Disposicin interna. Internamente el contador est hecho con flip-flops JK, y flip-flops tipo D como se puede observar en la figura siguiente, una de las formas de observar tambin su correcto funcionamiento y describir como trabaja, es con la tabla de tiempos funciona de acuerdo a la conexin alto/bajo de los distintos pines, que tambin se puede observar en la posterior figura.
En primer lugar se observar en repeticin la figura 7 para observar de una mejor manera la disposicin interna del contador, as se observa.
Figura 8 Estructura
Se observa su composicin interna del mismo de esta manera se observa los dos relojs.
ESPE
SISTEMAS DIGITALES
ESPE
SISTEMAS DIGITALES
Esta parte como se conoce el contador da del 0-9, una parte no habra inconveniente, alguno pero para, la parte del conteo de 0 a 5, si entonces. Al disear.
Tabla 4, Tabla de Diseo
Q2 0 0 0 0 1 1 1 1
Q1 0 0 1 1 0 0 1 1
Q0 0 1 0 1 0 1 0 1
f 0 0 0 0 0 0 1 X
ESPE
SISTEMAS DIGITALES
00 0 1 0 0
01 0 0
11 1 X
10 0 0
De esta manera se tendra lo deseado una parte solo contara hasta el nmero 5 y retornara a 0.
NOT
U3
15 1 10 9 2 74LS14 5 4 11 14 D0 D1 D2 D3 UP DN PL MR 74192 Q0 Q1 Q2 Q3 TCU TCD 3 2 6 7 12 13 7 1 2 6 4 5 3
U1
A B C D BI/RBO RBI LT 7447 QA QB QC QD QE QF QG 13 12 11 10 9 15 14
5K 1
U4:A
C2
470u 2
U7:A
1 7404 9
U5:A
8 2 1 4023
U2
15 1 10 9 5 4 11 14 D0 D1 D2 D3 UP DN PL MR 74192 Q0 Q1 Q2 Q3 TCU TCD 3 2 6 7 12 13 7 1 2 6 4 5 3
U8
A B C D BI/RBO RBI LT 7447 QA QB QC QD QE QF QG 13 12 11 10 9 15 14
10
ESPE
SISTEMAS DIGITALES
11
ESPE
SISTEMAS DIGITALES
Utilizando C.I. 74194, disear un sistema que genere ininterrumpidamente la secuencia 3, 5, 0, 7. El registro debe ser inicializado correctamente a travs de las entradas asncronas antes de que comience la generacin de la secuencia.
Al realizar la tabla y el anlisis de estos nmeros 3 5 0 7 0011 0101 0000 0111
0011
0111
0101
0000
12
ESPE
SISTEMAS DIGITALES
Entonces se observa la secuencia de los nmeros dados y se puede asumir que se necesita un desplazamiento hacia la derecha, iniciando en 7 entonces de esta manera se puede plantear la tabla de verdad.
Tabla 5 Tabla contador
No 3 5 0 7
QA 1 X X 0
QB 0 1 0 1
QC 1 0 0 1
QD 1 1 0 1
QA+1
QB+1
QC+1
QD+1
X X 0 1
1 0 1 0
0 0 1 1
1 0 1 1
S1 0 0 1 0
S0 1 1 1 1
SR X X X 1
SL X X X X
Se observa claramente un desplazamiento hacia la derecha con una excepcin cuando tiene un valor de 0, el siguiente paso es 7 entonces para que esto se d se tiene que S1 y S0, debe estar en 1, cuando est el valor en 5 cuando se desea realizar el desplazamiento hacia la derecha con SR=1, se tiene un 6 y cuando se activa esto el RESET tambin se activa, cumplimento de esta manera con lo deseado.
Simulacin
RV5
3 4 5 6 2 7 11 9 10 1
75%
U6
D0 D1 D2 D3 SR SL CLK S0 S1 MR 74194 Q0 Q1 Q2 Q3 15 14 13 12
U20
7 1 2 6 4 5 3 A B C D BI/RBO RBI LT 7447 QA QB QC QD QE QF QG 13 12 11 10 9 15 14
5K 1
U25:A
2 74LS14
C3
470u
U24
8 2 1
U10:A
9 NOT
U7:C
6 7404 5
4073
U11 U7:D
12 NAND 7404 13 4
U7:B
3 7404
13
ESPE
SISTEMAS DIGITALES
14
ESPE
SISTEMAS DIGITALES
Bibliografa
[1] [2] [3] http://www.hispavila.com/3ds/tutores/ls192.htm http://www.datasheetcatalog.org/datasheets/320/387574_DS.pdf http://www.datasheetcatalog.org/datasheets/320/387579_DS.pdf
15
ESPE
SISTEMAS DIGITALES
Materiales y Equipos. Materiales: 2 circuito integrado 74192 74LS192 (contador decadico) 3 circuito integrado 74LS47 74LS48 (decodificador de BCD a 7 segmentos) 1 circuito integrado 74LS194 (registro universal 4 bits) Compuertas bsicas Resistencias de 220 W 3 displays Leds (8 minimo) Cables con banana rojo y negro Cable para conexiones protoboard Dipswitch Reloj automatico con 7414
Herramientas: Fuente de voltaje ( 5 VDC ) Multmetro Protoboard Manual TTL. Manual ECG o NTE Pinzas de corte y de punta
16