Você está na página 1de 19

SENAI (CIMATEC)

MEMRIAS

SALVADOR 2010

SENAI (CIMATEC)

MEMRIAS
Trabalho realizado disciplina de Eletrnica Digital, Turma 24858, Curso Mecatrnica, pro !" #$bio, E%uipe& 'lo(sio )unes, 'm*rico +om im, Elba ,oares, #elipe de 'ssis e #ranc-elle ,oares!

SALVADOR 2010

Introduo

,.o dispositi/os %ue armazenam in orma01es codi icadas digitalmente %ue podem representar n2meros, letras, caracteres %uais%uer, comandos de opera01es, endere0os ou ainda %ual%uer outro tipo de dado! 's mem3rias encontram seu grande emprego no campo da in orm$tica, sendo utilizadas principalmente em computadores e peri *ricos! ,.o tamb*m utilizadas principalmente em computadores e peri *ricos, tais como& pro4etos espec( icos e 5its! Elas acessam in orma01es em lugares denominados localidades de mem3rias! Cada uma das localidades de uma mem3ria possui um con4unto de bits no %ue nos permite o seu acesso! ' esse con4unto de bits damos o nome de endere0o! Esse conceito * $cil compreens.o, pois como o pr3prio nome diz, o con4unto de bits representa o endere0o da localidade onde est$ armazenada uma in orma0.o! 'rmazena dados para endere0amentos, programa0.o e para constituir o con4unto de programas internos para uncionalidade do pr3prio sistema! 6utro tipo de aplica0.o consiste em utiliz$7 las para e8ecutarem %uais%uer un01es de circuitos combinacionais, e ainda, com o au8(lio de contadores comuns e con/ersores, gerarem maneiras de modo mais simples! ormas de onda de di/ersas

Class ! "ao Das M#$%r as

9odemos classi icar as mem3rias segundo /$rias caracter(sticas, sendo as principais&

:!

Acesso ou tempo de acesso: ' in orma0.o * acessada atra/*s de endere0os,

%ue s.o um con4unto de bits associados s posi01es de mem3ria! 6 tempo de acesso de uma mem3ria * o tempo necess$rio desde a entrada de um endere0o at* o momento em %ue a in orma0.o apare0a na sa(da! )o caso de mem3rias de leitura;escrita, tamb*m * o tempo para a in orma0.o ser gra/ada! < poss(/el ter acesso a uma dada posi0.o de mem3ria de duas maneiras di erentes& 'cesso se%=encial > < preciso percorrer todas as posi01es anteriores

at* chegar posi0.o dese4ada! 'ssim, o tempo de acesso depende da posi0.o! 'cesso aleat3rio > < poss(/el %ue se chegue ao endere0o diretamente!

6 tempo de acesso independe ent.o da posi0.o! 2! Volatilidade: 's mem3rias /ol$teis s.o a%uelas %ue, perdem as in orma01es

armazenadas ao se desligar a alimenta0.o! ?m e8emplo t(pico s.o as @'M! 's mem3rias n.o /ol$teis s.o a%uelas %ue mesmo sem alimenta0.o, continuam com as in orma01es armazenadas! E8emplos s.o as mem3rias magn*ticas e as mem3rias @6M, 9@6M e E9@6M! A! Troca de dados: )o %ue se re ere troca de dados com outros componentes

do sistema, as mem3rias podem ser de escrita;leitura Be8& @'MC ou mem3rias de apenas leitura Be8& @6MC! 4! Tipo de armazenamento: Duanto ao tipo de armazenamento as mem3rias

classi icam7se em& permanece! DinEmicas > )ecessitam %ue a in orma0.o se4a re7inserida Est$ticas > ,.o a%uelas em %ue, uma /ez inserido, o dado l$

periodicamente, caso contr$rio esta in orma0.o * perdida!

Estrutura &#ral # or&an 'ao d# u$a $#$%r a

9ara acessar as localidades, o bloco possui uma s*rie de terminais de entrada de endere0os %ue s.o ligados a um con4unto de ios denominado barra de endere0os B address busC! 9ara a entrada e sa(da dos dados, o bloco possui uma s*rie de terminais ligados barra de dados Bdata busC! 'l*m disto, o bloco possui terminais de controle ligados barra de controle Bcontrol busC! Barra de endereos: @espons$/el pelo endere0amento de um sistema t(pico

com microprocessador! Barra de dados: Entrada e sa(da de dados! Barra de controle: Terminais de controle!

' igura acima es%uematiza uma mem3ria eletrnica t(pica com os barramentos indicados! ' simbologia da igura mostra %ue a barra de dados * bidirecional, isto indica %ue a mem3ria em %uest.o * do tipo leitura;escrita!

De orma geral, as mem3rias em termos da %uantidade de dados armazenados, s.o especi icadas pela nota0.o )8m, onde o ) letra indica o n2mero de localidades de mem3ria e o m indica o n2mero de bits de in orma0.o por localidade! 9or e8emplo& 25F88 :G8:F :28M8A2

' designa0.o G B5iloC signi ica um ator 2:H I :H24, e a M BmegaC signi ica um ator de 22H I :H485JF! 9or e8emplo, a mem3ria :28M8A2 possui :288:H485JFI:A42:JJ28 localidades com A2 bits em cada uma, necessitando de 2J terminais para endere0amento! E8emplo& F4 G 8 8& F4 8 :H24 I F5!5AF localidades, com 8 bitsB: b-teC em

cada uma, necessitando de :F terminais para endere0amento! 2 M 8 :F& 28 :!H48!5JF I 2!HKJ!:52 localidades, com :F bits,

necessitando 2: terminais para endere0amento! ' pala/ra de endere0o, de inida como o con4unto de n(/eis l3gicos necess$rios para o endere0amento de uma determinada localidade de mem3ria para o acesso ao dado! 9ara acilitar a escrita da pala/ra de endere0o, bem como a sua utiliza0.o em programa0.o, * comum transcre/er7se este con4unto de bits para o he8adecimal, principalmente no caso de mem3rias de alta capacidade Bagrupando7se os bits em grupos de 4C!

M#$%r as ROM # ar(u t#tura

Caracter(sticas principais& 9ermitir somente a leitura dos dadosL Mem3ria apenas de leituraL 'cesso aleat3rioL ).o7/ol$teis Bn.o perdem seus dados armazenados com o desligamento da

alimenta0.oCL 'rmazenamento de programas de sistemas operacionais em computadores e

outros sistemas digitaisL 9odem ser utilizadas em circuitos de gera0.o de caracteres e para constru0.o

de um circuito combinacional %ual%uerL 9odem ser consideradas como circuitos combinacionais, pois apresentam as un0.o das combina01es entre as /ari$/eis de entrada

sa(das de dados em Bendere0amentoC!

' igura acima * um bloco representati/o de uma mem3ria @6M, com terminais e barramentos conhecidos e mais um terminal de controle, para habilita0.o de pastilha ou chip! 6 terminal de controle para habilita0.o ou sele0.o de pastilha, C, *, na realidade, uma entrada de n(/el l3gico para ati/ar ou n.o as sa(das da @6M! ,e aplicarmos a esta entrada um n(/el l3gico H, as sa(das ser.o habilitadas, ou se4a, ser.o internamente comutadas para ornecer os dados, con orme uncionamento normal de endere0amento! 9or*m, se aplicarmos um n(/el :, estas ser.o desabilitadas, assumindo estados de alta impedEncia, liberando a barra de dados para utiliza0.o por outros dispositi/os presentes no sistema controlado normalmente por microprocessadores! 6 tra0o sobre o C,, indica %ue a habilita0.o da pastilha * eita com n(/el H, sendo esta uma orma de nomenclatura muito utilizada na pr$tica! ' escolha da ati/a0.o por n(/el H de/e7se, tamb*m, ao ato desta proporcionar maior imunidade ao ru(do, pois, em situa0.o contr$ria, ha/eria maior susceptibilidade para o acionamento dos blocos dentro do sistema, rente a este atos transiente indese4ado!

Arquitetura das Memrias ROM 'bai8o /emos em blocos, a ar%uitetura b$sica de uma @6M gen*rica, com os respecti/os terminais e barramentos de entrada e sa(da!

:!

6 primeiro bloco consiste num decodi icador de endere0os Bgerador de

produtos cannicosC, respons$/el por ati/ar B ornecer n(/el :C um io de sa(da por /ez, em un0.o do endere0amento! 2! 6 segundo bloco * constitu(do por uma matriz de dados, %ue * um arran4o de

linha e colunas %ue, atra/*s de um elo de liga0.o, possibilita a gra/a0.o de dados pelo abricante e conse%=entemente leitura pelo usu$rio! A! 9ara a sa(da dos dados, a mem3ria possui um con4unto de cha/es, %ue

con orme habilita0.o do terminal C,, possibilita a cone8.o das sa(das Bn(/el HC, ou as dei8a em alta impedEncia Bn(/el :C, desconectando7as da barra de dados do sistema! 'bai8o, segue o circuito da mem3ria @6M! ' matriz de dados * constru(da por um con4unto de diodos B ormando uma s*rie de portas 6?C! ' presen0a do diodo d$ origem ao n(/el M:N na localidade, e a sua ausOncia, ao n(/el MHN!

M#$%r as )ROM

Caracter(sticas principais& 9ermitem o armazenamento dos dados pelo pr3prio usu$rio, por*m eito de

modo de initi/oL 'p3s a programa0.o a 9@6M torna7se uma @6ML 6 princ(pio b$sico de programa0.o ou armazenamento de dados em uma

9@6M, * o de destruir, atra/*s de n(/el de tens.o con/eniente especi icado pelo abricante, as pe%uenas liga01es semicondutoras e8istentes internamente nas localidades onde se %uer armazenar a pala/ra de dados, con orme endere0amento eitoL altera0.oL ).o7/ol$tilL 'cesso aleat3rio e de apenas leitura! 'p3s a instala0.o o processo * irre/ers(/el, n.o sendo poss(/el nenhuma

M#$%r as E)ROM

Caracter(sticas principais& @6M program$/el e apag$/elL 9ermitem a programa0.o de modo semelhante das 9@6MsL 9odem ser normalmente apagadas, mediante banho de luz ultra/ioleta B:5 a5H

minutosCL Tamb*m conhecidas com ?P9@6M B?ltra/iolet 9@6MC!

Qdenti ica0.o dos terminais& 'H 7 ':H& barra de endere0osL DH > DJ& barra de dadosL CE& habilita0.o da pastilha B un0.o de ati/ar o bloco atra/*s de n(/el H, e %uando em

n(/el : o dei8a desati/adoCL 6E& habilita0.o da sa(da B un0.o de habilitar ou desabilitar apenas o barramento de

sa(da, agindo semelhante ao CECL 9RM& habilita0.o da programa0.oL

Ppp& tens.o de programa0.o!

M#$%r as EE)ROM

Caracter(sticas principais& '/an0o tecnol3gico em rela0.o s E9@6MsL 's altera01es de programa0.o s.o e etuadas pelo pr3prio sistema no %ual a

mem3ria este4a inseridaL 9ermitem %ue o apagamento dos dados se4a eito MeletricamenteN, isoladamente por

pala/ra de dados, sem necessidade de reprograma0.o total!

' escrita de uma pala/ra de dados, alterando a programa0.o, * obtida atra/*s do endere0amento e respecti/a aplica0.o de pala/ra nos terminais da barra de dados, isto com o terminal 6E em n(/el :, e o de habilita0.o da escrita S, em n(/el H, dentro de um ciclo de tempo m(nimo, especi icado em manual pelo abricante do CQ!

M#$%r as RAM

Caracter(sticas principais& T 's mem3rias @'M, permitem a leitura e escrita dos dadosL T 9ossuem acesso aleat3rio ou randmico! Pem da( o nome B@andom 'ccess Memor-CL T ,.o /ol$teis, pois perdem seus dados armazenados com o desligamento da alimenta0.oL T 9ossuem um tempo de acesso muito reduzidoL T Duanto ao armazenamento, s.o est$ticas B,@'MC ou dinEmicas BD@'MCL T 's ,@'MUs est$ticas possuem como c*lula b$sica de mem3ria o lip7 lopL T 's D@'MUs possuem circuitos mais simples, por*m necessitam de re7inser0.o de dados peri3dica Bre reshC, sua c*lula b$sica armazena cada dado por e eito capaciti/o de cada micro7elemento semicondutor interno, por isto tem a /antagem de alta capacidade de armazenamento por circuito integrado!

)este

es%uema /emos

um bloco de mem3ria ,@'M, com terminais e barramentos de endere0amento e de dados e mais um terminal de controle @;S de dupla un0.o, para possibilitar a leitura ( R / W = 1 ) , ou escrita ( R / W = 0 ) dos dados nas localidades endere0adas!

9ara escre/er um dado, selecionamos a c*lula, o %ue * eito por um circuito de endere0amento %ue az ,EV I : e passamos o sinal de controle para escrita, abai8o mostra a c*lula de mem3ria nesta situa0.o!
( R / W = 0 )!

Depois aplicamos o dado no terminal D, %ue est$ ent.o con igurado como entrada! ' igura

Pemos %ue a porta )E superior ter$ n(/el H na sa(da, e com isto, as cha/es controladas nas entradas do lip7 lop estar.o echadas con igurando assim um lip7 lop tipo D! Caso dese4emos azer a leitura, selecionamos igualmente a c*lula azendo ,EVI:, e desta /ez ( R / W = 1 ) , assim o dado armazenado * obtido em D, /e4amos no desenho abai8o a c*lula nesta situa0.o!

Pemos %ue a porta )E superior tem n(/el : na sa(da, isto az com %ue as cha/es de entrada do lip7 lop este4am abertas! 's portas )E %ue constituem o lip7 lop est.o agora

desconectadas Bestado de alta impedEnciaC e de/ido a sua caracter(stica construti/a, reconhecem esta situa0.o como um n(/el :, o %ue az com %ue o lip7 lop mantenha o estado anterior BD I DaC! En%uanto isto, a porta )E in erior tem n(/el H na sa(da, o %ue az com %ue a porta de sa(da este4a echada, e com isto o bit armazenado no lip7 lop estar$ no terminal D! 9or im cabe obser/ar %ue nos circuitos integrados as c*lulas de mem3ria s.o constru(das com di/ersas tecnologias e circuitos, e este nosso e8emplo oi a%ui apresentado de/ido ao seu car$ter did$tico! )o %ue se segue, /amos representar esta c*lula gen*rica como um elemento na composi0.o de blocos de mem3ria!

6 uncionamento do bloco acima * resumido na tabela& ,EV H : : @;S W H : D Tri7,tate Escrita Veitura

Arquitetura das Memrias RAM Pamos, por e8emplo, pensar numa @'M est$tica 484 como a mostrada na igura&

X$ /imos %ue um bloco de mem3rias assim especi icado cont*m 4 posi01es cada uma com %uatro bits! 9odemos notar %ue o bloco * composto de um decodi icador de endere0os com dois terminais B': e 'HC %ue ati/ar$ a entrada ,EV da linha de c*lulas interligadas horizontalmente selecionada! 6s terminais de dados BDC est.o interligados, mas por posicionamento do bit na pala/ra de dados, isto por%ue no endere0amento de cada con4unto atra/*s de ,EV, os outros n.o endere0ados est.o na situa0.o de alta impedEncia Btri7stateC e, portanto desconectados do io comum! Pemos tamb*m as entradas
R/W

interligadas de

modo a se controlar simultaneamente a leitura ou escrita para todas as posi01es! Pamos, por e8emplo, armazenar o dado 5:F BH:H:2C, na posi0.o ::F endere0ada por H:! ,e a pastilha n.o esti/er selecionada, ,e a pastilha oi selecionada, controle
R/W
CS = 1

, o n(/el H na sa(da das portas E ap3s o in/ersor,

az com %ue ,EVIH em todas as c*lulas azendo com %ue elas i%uem em alta impedEncia!
CS = 0 ,

e o endere0amento * B':IH e 'HI:C, a segunda linha do

seletor de endere0os estar$ em : azendo ,EVI: para a segunda linha de c*lulas! Com o em H BescritaC aplicamos os dados nos terminais, agora con igurados como entradas BDAIH, D2I:, D:IH eDHI:C sendo estes ent.o armazenados pelas c*lulas! Com a passagem de
R/W

para :, para leitura, os dados ir.o permanecer armazenados,


CS = 1 !

mesmo se a c*lula or de7selecionada com

Pale ainda lembrar mais uma /ez %ue a

in orma0.o ser$ perdida caso se desligue a alimenta0.o da pastilha! Este mesmo processo de escrita pode ser estendido para outras localidades, para isto, basta endere0ar, passar
R/W

para H e aplicar os dados s entradas D! 9ara a leitura de uma in orma0.o de/emos selecionar a pastilha CS = 0 e com R / W

igual a :, endere0ar a posi0.o, obtendo desta orma a in orma0.o nos terminais D!, %ue agora est.o con iguradas como sa(das! 6 bloco %ue acabamos de descre/er * mostrado na igura!

Expanso da Capacidade da Memria RAM Pamos estudar agora como podemos e8pandir a capacidade de uma mem3ria @'M, %ue * algo %ue ocorre re%=entemente na pr$tica, ressaltamos %ue o processo /ale tamb*m para outras mem3rias! ' e8pans.o pode ser obtida pela pala/ra de dados, pelo aumento de posi01es, ou ainda por ambos, con orme a situa0.o! Pamos come0ar ilustrando o aumento pela e8pans.o da pala/ra de dados! Pamos ormar uma @'M 25F88 partir de dois blocos de 25F84! ' e8pans.o * mostrada na igura abai8o!

)otamos %ue os terminais de endere0amento B'J a 'HC, de sele0.o de pastilha CS e de controle de leitura;escrita R / W s.o interligados, 4$ estas opera01es s.o comuns aos dois blocos na no/a mem3ria! ' barra de dados, agora * composta pela associa0.o da barra de cada mem3ria B4 bitsC resultando em uma pala/ra de dados maior B8 bitsC, aumentando assim a capacidade de mem3ria! )esta no/a mem3ria, o endere0o da posi0.o inicial * HH:F BHHHHHHHH2C, e o inal ##:F B::::::::2C!

Con"luso

R#!#r*n" as

YYY!carlos elgueiras!hpg!ig!com!br;Cursos;!!!;Memorias!doc YYY!dee!ce et7ma!br;pessoal;orlando;ar%ui/ospd ;asdaulaH2!pd YYY! aatesp!edu!br;publicacoes;Mem3rias!pd

Você também pode gostar