SISTEMAS DIGITALES

Circuitos Secuenciales

Circuitos secuenciales
Los valores de las seales de salida dependen de los valores de las seales de entrada actuales y de los que ha habido anteriormente (historia del circuito) Las variables llamadas estados guardan toda la informacin sobre la historia del circuito y permiten predecir la salida actual en base a su contenido y al de las seales de entrada actuales
Las variables de estado se guardan en uno o m!s bits de informacin Considerando como entradas las entradas del circuito y las variables de estado" el diseo de un circuito secuencial es igual al de uno combinacional#
2

+escripcin de los circuitos secuenciales

,abla de estados
-ara cada estado actual &(t) especifica los estados siguientes &(t'1) en funcin de las entradas actuales -ara cada estado actual &(t) especifica las salidas actuales en funcin de las entradas tambi.n actuales
/ntradas $ % /stado actual &1(t) &2(t) /stado siguiente &1(t'1) &2(t'1) )alidas ( )

+iagrama de estados
0ersin gr!fica de la tabla de estados

0/0 1/1 P0 0/1 1/1 0/0 P5 0/0 P4 0/0 P3 P1 1/0

P2

0/X

1/1

1/1

1/1

)eales de relo2
3uy importantes en los circuitos secuenciales" pues son la referencia de tiempo
Las variables de estado deben cambiar con los flancos de relo2

/lemento biestable
/s el circuito secuencial m!s simple y presenta dos estados estables ,iene dos estados que se codifican con una variable (por e2emplo &)
5675 L8( L8( 5675

L8(

5675

5675

L8(
4

Cmo controlar un elemento biestable

+el biestable inicial se pasa a la: ;!scula <=) con puertas >8<

@uncionamiento de una b!scula <=)

-roblema de estabilidad si < y ) pasan de A1B a ACB simult!neamente

-ar!metros de temporiEacin de una b!scula <=)

<etardo de propagacin tp
-aso de ba2o a alto tpL5 -aso de alto a ba2o tp5L

Fnchura mGnima del pulso tpH(min)

6mplementacin de una b!scula <=) utiliEando puertas >F>+

;!scula <=) con AenableB

C permite o impide que las entradas < y ) lleguen a la b!scula# Las puertas >F>+ hacen el papel de inversores para las seales < y ) (cuando CJ1)

1C

ALatchB tipo +
La salida & sigue a la entrada + validada con C

11

-ar!metros de temporiEacin de un ALatchB tipo +

<etardos de propagacin (de C y de +) ,iempo de AsetupB (+ antes del flanco de C) ,iempo de AholdB (+ despu.s del flanco de C)

12

@lip=@lop tipo=+ (activado por flanco)

Los AlatchB son activos por nivel" los A@lip=@lopB lo son por flanco
1*

-ar!metros de temporiEacin de un @lip=@lop +

<etardo de propagacin (desde el flanco de CLK) ,iempo de AsetupB (+ antes del flanco de CLK) ,iempo de AholdB (+ despu.s del flanco de CLK)

11

@lip=@lop + (ho2a comercial ?15C?1)

14

@lip=@lop + (ho2a comercial ?15C?1)

19

@lip=@lop + (ho2a comercial ?15C?1)

1?

@lip=@lops tipo L=K

1D

@lip=@lops tipo ,
3uy importantes para realiEar contadores

1I

<egistros y AlatchesB de varios bits

?1M1?4 +ispone de una seal de AclearB asGncrono CL<NL

2C

<egistro de D bits (octal)

?1M*?1 )alida triestado controlada por 8/NL

21

8tros registros octales

CLK

?1M2?* AclearB asGncrono CL<NL

?1M*?? AenableB de relo2 />NL

22

-ar!metros de temporiEacin en circuitos secuenciales

;iestables + con tset=up y thold

+1

t@@1
+
CLK

&

&1

tcomb
Lgica combinacional

t@@2

+2

+
CLK

&

&2

f(F";"##)

CLK +1 &1
tcombNmin

t@@1 ' tcombNmaM ' tset=up O ,clocP

,clocP

F
t@@1

;
t@@1

thold O t@@1 ' t combNmin

F
tcombNmaM tset=up thold tcombNmin

;
tcombNmaM

+2 &2

f(F)
t@@2

f(;) f(F)
2*

Contadores
Cualquier circuito secuencial cuyo diagrama de estados es un Qnico ciclo
/> </)/, /> /> /> /> />
21

/> />

/>

/>

/>

/>

/>

Contador sGncrono 6
)e colocan @lip=@lops , en cascada y se utiliEa una lgica de AenableB para sus relo2es

L);

Lgica de AenableB serie 3);

24

Contador sGncrono 66

L);

0ersin con lgica de AenableB en paralelo

Lgica de AenableB paralelo 3);

29

Contador de 1 bits ?1M19* 3)6

2?

@uncionamiento del contador ?1M19*

Libre =R 19 Cuenta si />- y />, est!n activos ;orrado (Clear) si CL< est! activo (no efectQa cuenta) Carga F;C+ en &F&;&C&+ si L+ est! activo y CL< est! desactivado (no efectQa cuenta) ,odas las operaciones tienen lugar con flanco positivo de CLK <C8 se activa si />, es activo y si CountJ14 (salida de acarreo)
2D

@uncionamiento libre del contador binario de 1 bits ?1M19*

@uncionamiento como divisor por 19

2I

5o2a comercial de contadores binarios ?15C191 ?15C19* y de d.cadas ?15C19C ?15C192

*C

5o2a comercial de contadores binarios y de d.cadas

*1

Cronogramas de los contadores

*2

)ecuencia de cuenta modificada

)e carga C1C1 (4) despu.s de que Count J 14 4" 9" ?" D" I" 1C" 11" 12" 1*" 11" 14" 4" 9" S @uncionamiento como divisor por 11
**

)olucin alternativa
truco para ahorrar entradas en la puerta

;orrado despu.s de que Count J 1C1C (1C) C" 1" 2" *" 1" 4" 9" ?" D" I" 1C" C" 1" 2" *" S @uncionamiento como divisor por 11 contador mdulo 11
*1

8tro e2emplo de cuenta" de * a 12

*4

/ncadenado de contadores
<C8 (ripple carry out) se activa en el estado 14" si />, est! activo

*9

<egistros de desplaEamiento
TtiliEados para el mane2o de datos serie como <)=2*2" transmisin y recepcin de mdem" /thernet" )8>/," etc# <egistro de desplaEamiento con entrada serie )/<6> y salida serie )/<8T,

*?

Conversin serie a paralelo

Las salidas de los @lip=flops pueden utiliEarse como salida paralelo 1&##>& <egistro de desplaEamiento con entrada serie y salida paralelo /l nQmero de ciclos de relo2 define el desplaEamiento
*D

5o2a comercial del <egistro de desplaEamiento de D bits (entrada serieU salida paralelo) ?15C191

*I

Conversin paralelo a serie

Las entradas de dato + pueden multipleMarse con entradas paralelo 1+##>+ mediante una seal de control L8F+U)56@, <egistro de desplaEamiento con entrada paralelo y salida serie muM
1C

Circuito con todas las conversiones

6gual al anterior" pero utiliEando las salidas paralelo 1&##>& <egistro de desplaEamiento entrada paralelo y salida paralelo

11

<egistro de desplaEamiento universal ?1M1I1

+esplaEamiento a la iEquierda +esplaEamiento a la derecha Carga Flmacenamiento
12

5o2a comercial del registro de desplaEamiento universal ?15C1I1

1*

5o2a comercial del registro de desplaEamiento universal ?15C1I1

11