REPBLICA BOLIVARIANA DE VENEZUELA UNIVERSIDAD PEDAGGICA EXPERIMENTAL LIBERTADOR INSTITUTO DE MEJORAMIENTO PROFESIONAL DEL MAGISTERIO NCLEO ACADMICO TCHIRA

LOGICA COMBINACIONAL (SUMADORES RESTADORES Y 0011 0010 1010 1101 COMPARADORES) 0001 0100 1011

AUTORES: Delgado Coraima C.I 20.627.136 Gonzales Alexander C.I 13.550.213 Rodrguez Luis C.I 21.542.022 Torres Niuman C.I 18.354.796 TUTOR: Lic. Housenman Quintero CATEDRA: Electrnica Digital San Cristbal, 11 de Enero del 2014

LOGICA COMBINACIONAL
0011 0010 1010 1101 0001 0100 1011

SUMADORES, RESTADORES Y COMPARADORES

0011 0010 1010 1101 0001 0100 1011

La funcin aritmtica digital ms bsica es la suma de dos dgitos binarios. Un circuito de combinacin que realiza esta suma aritmtica de dos bits se denomina un semi - sumador. Uno que realiza la suma de tres bits dos bits significativos y un bit previo de acarreo, se denomina un sumador completo.

EJEMPLO
0011 0010 1010 1101 0001 0100 1011

b c

SUMADOR
0011 0010 1010 1101 0001 0100 1011

El sumador - completo es un circuito de combinaciones que forma la suma aritmtica de tres bits. Consiste de tres entradas y dos salidas. Dos de las variables de entrada, denotadas por X e Y, representan los dos bits significativos que deben sumarse. La tercera entrada, Z, representa el acarreo de la posicin significante previa ms baja.

EJEMPLO
0011 0010 1010 1101 0001 0100 1011

TABLA DE VERDAD a s b
C in a b 0 0 1 1 0 0 1 1 C in 0 1 0 1 0 1 0 1 s

Co

0 0 0 0 1 1 1 1

1
0 1 1 0 1 0 0 1

2
0 0 0 1 0 1 1 1

Co

MAPA DE KARNAUGH
0011 0010 1010 1101 0001 0100 1011

S = xyz + xyz + xyz + xyz = x y z

0011 0010 1010 1101 0001 0100 1011

C = xy + xz + yz = xy + (xy + xy) = xy + (x y)z

SEMI - RESTADOR
0011 0010 1010 1101 0001 0100 1011

El circuito semi restador efecta la diferencia entre dos nmeros binarios de un solo bit X y Y (variables de entrada) y que tiene por salidas 2 funciones.

EJEMPLO
0011 0010 1010 1101 0001 0100 1011

a-b
b c

RESTADOR
0011 0010 1010 1101 0001 0100 1011

Un restador completo es un circuito combinacional que lleva a cabo una sustraccin entre dos bits, tomando en cuenta en un 1 se ha tomado por una etapa significativa ms baja. Este circuito tiene tres entrada y dos salidas. Las tres entradas x, y y z, denotan al minuendo, sustraendo y a la toma previa, respectivamente. Las dos salidas, D y B, representan la diferencia y la salida tomada, respectivamente.

EJEMPLO
0011 0010 1010 1101 0001 0100 1011

TABLA DE VERDAD

a D b
a b C in

a 0 0 0 0 1 1 1 1

b 0 0 1 1 0 0 1 1

C in 0 1 0 1 0 1 0 1

Co C in

1
0 1 1 0 1 0 0 1

2
0 1 1 1 0 0 0 1

Ci + 1

S = abc + abc + abc + abc = c(ab + ab) + c (ab + ab ) = c(ab) + c (ab) = cm+ cm) = cm = c(ab) Ci +i = C abc abc abc abc ab c a b
0011 0010 1010 1101 0001 0100 1011

COMPARADORES
0011 0010 1010 1101 0001 0100 1011

Un circuito Comparador detecta una coincidencia de valores de dos o ms seales lgicas. Este circuito se puede representar a partir de la siguiente tabla de verdad.
A 0 0 1 1 B 0 1 0 1 SALIDA 1 = IGUALES; 0 = DISTINTOS 1 0 0 1

De la tabla de verdad se obtiene la siguiente ecuacin: S = AB + AB

La salida ser 1, si A=B, sino ella ser 0. Los 0011 0010 1010 1101 0001 0100 1011 comparadores ms sofisticados presentan elementos lgicos con dos salidas adicionales: una para la salida , si A >B, y la otra salida 1 cuando B > A. Existen comparadores de ms de dos bit , en este caso, se torna esencial el uso de un inversor (compuerta NOT) para cada bit y puertas AND con tantas entradas como nmero de bits de entrada y se necesita apenas una puerta OR. Los chip disponibles comercialmente no slo tienen salidas para A=B, sino tambin para A<B y para A>B.

A partir de la ecuacin encontrada S = AB + AB podemos construir el siguiente circuito lgico de 2 bits:

0011 0010 1010 1101 0001 0100 1011

EJEMPLO
0011 0010 1010 1101 0001 0100 1011

El circuito est basado en la puerta OR EXCLUSIVO, que da 0 si las entradas son iguales y 1 si son distintas. Si las dos palabras, son iguales, las cuatro puertas OR EXCLUSIVO deben dar 0. Despus se pueden pasar estas cuatro salidas por una puerta OR, que dar 0 si las palabras son iguales y 1 si son diferentes. En nuestro ejemplo hemos usado una puerta NOR en la etapa final para invertir el sentido de la comparacin: 1 significa igual y 0 desigual.

Circuito Lgico de u

Co!"#r#dor de $ %it&

0011 0010 1010 1101 0001 0100 1011