Eletronica I - 5 FET Parte II v1 - 01 PRN PDF

Universidade Federal do Piau
Centro de Tecnologia
Departamento de Engenharia Eltrica
ELETRNICA I
Prof. Marcos Zurita
zurita@ufpi.edu.br
Teresina - 2010
Transistores de Efeito de Campo
- Parte II - MOSFETs
2
Eletrnica I Prof. Marcos Zurita
e
1. O Transistor MOSFET
e
2. O MOSFET Tipo Depleo
e
2.1. Caractersticas
e
2.2. Polarizao
e
3. O MOSFET Tipo Intensificao
e
3.1. Caractersticas
e
3.2. Regies de Operao
e
3.3. O MOSFET Canal p
e
3.4. Curva de Transferncia
e
3.5. Polarizao
e
4. A Tecnologia CMOS
e
Bibliografia
3
1. O Transistor MOSFET
4
O Transistor MOSFET
e
o mais importante componente semicondutor
fabricado atualmente.
e
Em 2009 foram fabricados cerca de 8 milhes de
transistores MOSFET para cada pessoa no mundo;
e
Esse nmero dever dobrar at 2012.
e
Possuem elevada capacidade de integrao, isto ,
possvel fabrica-los nas menores dimenses alcanveis
pela tecnologia empregada.
e
So componentes de simples operao e possuem
muitas das caractersticas eltricas desejveis para um
transistor, especialmente para aplicaes digitais.
5
e
Intel i7-980X: 1,17 bilhes de MOSFETs em 248 mm
2
.
6
e
MOSFET: Transistor de Efeito de Campo de Metal-
xido-Semicondutor (do ingls, Metal Oxide
Semiconductor Field Effect Transistor);
e
So transistores formados pela associao entre um
condutor, um isolante xido e SCs tipo p e n (um deles
fortemente dopado).
e
Assim como o JFET, seu princpio de funcionamento
baseia-se no controle do canal de conduo entre os
terminais fonte (S) e dreno (D) atravs da porta de
controle (G).
e
Existem dois tipos de MOSFETs:
e
Tipo Depleo (ou Induo);
e
Tipo Intensificao (ou Enriquecimento);
7
2. O MOSFET Tipo Depleo
8
O MOSFET Tipo Depleo
e
Neles o canal de conduo conecta duas regies SCs
fortemente dopadas do mesmo tipo do canal (p ou n),
nas quais esto conectados os terminais S e D.
e
Acima do canal, a porta de controle (G) formada por
uma placa condutora sobre uma camada dieltrica.
e
Toda a estrutura dis-
posta sobre um substrato
SC de tipo oposto ao do
canal (p ou n).
e
Um quarto terminal (SS)
conecta o substrato a fim
de tambm polariza-lo.
p+ p+
n
Fonte/Source (S) Dreno/Drain (D)
Porta/Gate (G)
Substrato/Body (SS)
Metal
xido
Semicondutor
p
9
e
Dimenses fsicas do MOSFET tipo Depleo canal n.
10
e
Estrutura bsica do MOSFET tipo Depleo de
canais p e n.
e
A existncia de um canal SC cujo tipo de dopagem o
mesmo das regies de dreno (D) e fonte (S), garantem a
conduo mesmo na ausncia de polarizao da porta
de controle (G).
n+ n+
p
Porta/Gate (G)
Substrato/Body (SS)
Metal
xido
Semicondutor
n
p+ p+
n
Porta/Gate (G)
Substrato/Body (SS)
Metal
xido
Semicondutor
p
11
e
Assim como o JFET, a estrutura fsica do MOSFET
simtrica em relao ao canal.
e
Porm, muitas vezes, conveniente que haja uma distin-
o entre os terminais do canal.
e
Nos MOSFETs essa distino
feita normalmente pela conexo
do substrato (SS) a um dos ter-
minais do canal, passando este
ento a ser denominado o ter-
minal fonte (S).
e
O terminal dreno (D), assim
como nos JFETs, comumente
associado ao dissipador trmico
nos dispositivos de potncia.
canal n canal p
12
2.1. Caractersticas
13
Caractersticas
e
Considere um MOSFET tipo Depleo, canal n, com o
substrato (SS) conectado ao fonte (S), polarizado por
uma tenso v
DS
(entre D e S) e outra v
GS
(entre G e S).
n+ n+
p
S D G
SS
n V
DS
V
GS
14
Anlise para v
GS
= 0V e v
DS
= 0V
e
A regio de depleo correspondente a juno entre o
substrato e as regies n+ concentra-se quase totalmente
no lado do substrato, uma vez que a dopagem dessas
regies muito maior que a do substrato.
e
J na juno entre o
substrato e o canal n,
a regio de depleo
distribui-se de forma
mais igualitria pois
ambos possuem do-
pagens em concen-
traes semelhantes.
S D
G
SS
n
p
V
DS
= 0V
n+ n+
Regio de depleo
do substrato
Regio de depleo
do canal n
V
DS
= 0V
15
Anlise para v
GS
= 0V e v
DS
> > > > 0V
e
O potencial positivo do dreno atrai os eltrons livres do
canal n criando uma corrente I
DS
.
n+ n+
p
S D G
SS
n V
DS
V
GS
I
DS
16
e
Como v
DS
> 0V, as regies n+ e o canal n permanecem
reversamente polarizadas em relao ao substrato.
e
A ddp crescente ao longo do canal (de 0 V a v
DS
) estabe-
lece uma regio de depleo tambm crescente na dire-
o da regio n+ do dreno.
S D
G
SS
p
V
DS
n+ n+
Regio de depleo
do substrato
Regio de depleo
do canal n
17
e
Uma vez estabelecida uma ddp no canal, o capacitor
(formado pela placa condutora do gate, o dieltrico xido
e o prprio canal) entrar em operao.
e
A ddp entre a placa inferior do capacitor (canal) e a
placa superior (gate) deixa ser nula (como era quando
v
DS
= 0V) para tornar-se crescente na direo do dreno.
Potencial da placa inferior
(canal n)
Potencial da placa superior
(gate)
ddp
v
ds
V
0
L
x
18
e
Conceitos fundamentais de eletrosttica demonstram
que num capacitor submetido a uma ddp h o acumulo
de cargas nas interfaces entre as placas e o dieltrico,
cuja polaridade oposta ao das placas.
e
Sabe-se tambm que quanto maior for a ddp maior ser
a quantidade de cargas acumuladas, pois:
e
Como a ddp neste caso no constante, pode-se
reescrever a Eq. 5.1 em funo da longitude no canal:
Q=CV (Eq. 5.1)
Q x=CV x (Eq. 5.2)
19
e
Como a placa inferior desse capacitor o prprio canal
n, o acmulo de cargas polarizadas negativamente na
interface inferior do dieltrico repelir parte dos eltrons
do canal, aumentando ainda mais a depleo nas
proximidades do dreno.
*as cargas polarizadas positivamente no
dieltrico no esto representadas.
Placa superior
Placa inferior
(canal n)
Dieltrico
Cargas negativas
20
e
Para determinar a corrente que fluir no canal sob essas
condies considere um elemento diferencial do canal,
de rea W.y(x) e espessura dx.
L
t
ox
dx
x
0 L
W
y(x)
21
e
Sabendo que a corrente dada pelo fluxo total de
cargas num dado intervalo de tempo, temos que:
e
O tempo necessrio para os portadores de atravessarem
o elemento diferencial dx pode ser calculado por sua
velocidade de deriva:
e
Logo, a Eq. 5.3 pode ser reescrita como:
I =
d Q
T
d t
(Eq. 5.3)
dt =
dx
v
n
(Eq. 5.4)
I =v
n
d Q
T
d x
(Eq. 5.5)
22
e
Conforme a teoria de semicondutores, a velocidade de
deriva pode ser expressa como:
e
Aplicando na Eq. 5.5 temos:
e
Por outro lado, a quantidade total de cargas no elemento
diferencial do canal ser dada por:
onde: Q
n
(x) a carga devido a dopagem do canal, e;
Q
c
(x) a carga devido ao capacitor do gate
v
n
=-
n
E (Eq. 5.6)
I =-
n
E
d Q
T
d x
(Eq. 5.7)
dQ
T
x=dQ
n
x-dQ
c
x
(Eq. 5.8)
23
e
A carga devido a dopagem do canal no volume do
elemento diferencial pode ser expressa por:
e
Por outro lado, a carga devido ao capacitor do gate
expressa na Eq. 5.2 pode ser reescrita como:
onde
ox
a constante dieltrica do xido do gate.
e
Aplicando as Eqs. 5.9 e 5.10 na Eq. 5.8, temos:
dQ
n
x=q N
D
Wy x dx
(Eq. 5.9)
dQ
c
x=
ox
Wdx
t
ox
V x
(Eq. 5.10)
dQ
T
x=W
|
q N
D
y x-
ox
t
ox
V x
dx (Eq. 5.11)
24
e
Aplicando a Eq. 5.9 na 5.5 e fazendo C
ox
=
ox
/t
ox
temos:
e
Aplicando E= dV/dx, temos:
e
Integrando ambos os lados temos:
e
Logo, para V(x) = v
DS
, temos:
I =-
n
W
|
q N
D
y x-C
ox
V x
E
(Eq. 5.12)
I dx=-
n
W
|
q N
D
y x-C
ox
V x
dV x
(Eq. 5.13)
|
0
L
I dx=-
n
W
|
0
V
DS
|
q N
D
y x-C
ox
V x
dV x
(Eq. 5.14)
I =-
n
W
L
|
q N
D
y L v
DS
-
1
2
C
ox
v
DS
2
(Eq. 5.15)
25
e
Deve-se notar que V(x) s igual a v
DS
na interface entre
o canal n e a regio n+ do dreno, ou seja, quando x=L,
por isso y(x) torna-se y(L) na Eq. 5.13.
e
O termo y(L) indica portanto, o estreitamento do canal.
Quanto menor y(L), mais estreito ser o canal.
e
A exemplo do que ocorria no JFET, o aumento de v
DS
neste tipo de MOSFET tambm provocar o aumento da
regio de depleo, estreitando cada vez mais o canal.
e
A partir de um dado valor de tenso (v
DS
=V
P
) o estreita-
mento do canal atinge um valor limite e a corrente
atravs dele no cresce mais.
e
Uma vez que, sob v
DS
= V
P
, o estreitamento mximo,
y(L) torna-se mnimo, podendo-se assumir que y(L) 0.
26
e
Desta forma, a corrente mxima no canal, obtida quando
v
DS
= V
P
, pode ser estimada pela Eq. 5.15 assumindo-se
y(L) = 0, ou seja:
Anlise para v
GS
< 0V e v
DS
> 0V
e
Assim como no JFET, a aplicao de tenses negativas
em v
GS
, provocar o aumento ainda maior da regio de
depleo, fazendo com que o estrangulamento seja
atingido a partir de valores menores de v
DS
.
I
DSS
=
1
2
n
C
ox
W
L
V
P
2
(Eq. 5.16)
27
e
Desde que o estreitamento do canal funo da ddp
entre o gate e o canal, a Eq. 5.15 pode ser reescrita para
o caso em que v
GS
0 simplesmente substituindo-se v
DS
por essa diferena, ou seja:
e
Da mesma forma, quando a ddp entre o gate e o canal
atingir o valor limite (v
DS
+ v
GS
= V
P
) o estreitamento do
canal ser mximo, e a corrente nele poder ser
estimada assumindo-se y(L) = 0, ou seja:
I =-
n
W
L
|
q N
D
y Lv
DS
-v
GS
-
1
2
C
ox
v
DS
-v
GS
(Eq. 5.17)
I =
1
2
n
C
ox
W
L
v
DS
-v
GS
2
(Eq. 5.18)
28
e
Reescrevendo a Eq. 5.18 em funo de I
DSS
temos:
e
Ou seja, assim como o JFET, na regio de saturao, a
corrente no canal do MOSFET Tipo Depleo tambm
descrita pela Equao de Shockley.
Anlise para v
GS
> 0V e v
DS
> 0V
e
Ao se aplicar uma tenso positiva em v
GS
, a ddp entre a
placa superior do capacitor (gate) e a placa inferior
(canal n) cai, reduzindo assim a magnitude da carga
expulsa do canal (Q
c
) por efeito capacitivo (Eq. 5.8).
I
D
=I
DSS
1-
v
GS
V
T
2
(Eq. 5.19)
29
e
Por essa razo, a regio de depleo passa a ser
reduzida a dimenses inferiores quelas apresentadas
sob v
GS
= 0 V.
e
Consequentemente, a corrente (I
D
) no canal, quando na
saturao, atinge valores acima de I
DSS
.
e
A dependncia quadrtica entre a corrente e a ddp no
canal (Eq. 5.19) conduz a um rpido crescimento de I
D
para valores positivos de v
GS.
e
Deve-se ter prudncia para no ultrapassar os limites de
operao do dispositivo!
e
Para v
GS
<0: O MOSFET opera no Modo Depleo.
e
Para v
GS
>0: O MOSFET opera no Modo Intensificao.
30
e
Curvas tpicas de um MOSFET Tipo Depleo canal n.
31
e
Curvas tpicas de um MOSFET Tipo Depleo canal p.
32
2.2. Polarizao
33
Curvas de transferncia
tpicas de um JFET e de
um MOSFET tipo deple-
o (ambos canal n).
Polarizao do MOSFET Tipo Depleo
e
As semelhanas entre as curvas caractersticas de um JFET
e de um MOSFET Tipo Depleo permitem a utilizao das
mesmas anlises para
determinar a polarizao
de ambos.
e
Logo, o esboo da curva
de transferncia o pri-
meiro passo para a solu-
o grfica da polarizao
deste dispositivo.
33
34
e
A curva de transferncia do MOSFET tipo Depleo
evidencia os mesmos parmetros daquela do JFET:
e
I
DSS
: interseo da curva com o eixo vertical (I
D
).
e
V
P
: interseo da curva com o eixo horizontal (v
GS
).
Esboo da Curva de Transferncia
e
Uma vez que esse dispositivo tambm obedece a Eq. de
Schockley, o esboo da curva de transferncia pode ser feito
com o auxlio de uma tabela semelhante a aquela do JFET:
I
D
v
GS
2 I
DSS
-0,4 V
P
I
DSS
0
I
DSS
/2 0,3 V
P
I
DSS
/4 0,5 V
P
0 V
P
Inclui um valor
positivo de v
GS
!
(Tab. 5.1)
35
Polarizao Fixa
Ex.: Para o nMOS tipo depleo, determinar i
DQ
e v
GSQ
.
36
i
DQ
0,7 mA
Sol.: A determinao do ponto de operao atravs do
mtodo grfico consiste simplesmente em encontrar
a interseo entre a reta de
polarizao (v
GSQ
=v
GG
) e a
curva de transferncia do
dispositivo.
37
Autopolarizao
Ex.: Para o nMOS abaixo determine:
a) i
DQ
e v
GSQ
.
b) v
DS
.
38
Sol.:
e
a) A reta de polarizao para este circuito dada pela
Eq. 4.15:
e
Um ponto dessa reta est na origem (0,0) e o segundo
pode ser encontrado arbitrando
-se um valor para i
D
ou v
GS
.
e
Arbitrando v
GS
=6V i
D
=2,5mA.
e
O esboo da curva de transfe-
rncia pode ser feito com o
auxlio da Tab. 5.1.
v
GS
= -R
S
i
D
= -2,410
3
I
D
39
e
Traando curva de transferncia e a reta de polarizao e
determinando o ponto de operao (Q), temos:
e
i
DQ
= 1,7 mA
e
v
GSQ
= -4,3 V
e
b) v
DS
pode ser determinado
pela eq. da malha de sada:
v
DS
=V
DD
-i
D
R
D
R
S
v
DS
=20-1,710
-3
6,210
3
2,410
3
v
DS
=5,38V
40
Polarizao por Divisor de Tenso
a) i
DQ
e v
GSQ
.
b) v
DS
.
41
Sol.:
e
a) A tenso de gate dada pelo divisor de tenso, logo:
e
A reta de polarizao para este circuito dada pela Eq.
4.21:
e
Os pontos notveis dessa reta
so:
e
v
GS
=0V i
D
=10 mA.
e
i
D
=0 v
GS
=1,5 V.
e
O esboo da curva de transfe-
rncia pode ser feito com o
auxlio da Tab. 5.1.
v
GS
= v
G
-R
S
i
D
= 1,5-150 I
D
v
G
= V
DD
R
2
/ R
1
R
2
= 1810/10110 = 1,5V
42
e
Traando curva de transferncia e a reta de polarizao e
determinando o ponto de operao (Q), temos:
e
i
DQ
= 7,6 mA
e
v
GSQ
= 0,35 V
e
b) v
DS
pode ser determinado
pela eq. da malha de sada:
v
DS
=V
DD
-i
D
R
D
R
S
v
DS
=18-7,610
-3
1,810
3
150
v
DS
=3,18V
43
Tipo de Polarizao Configurao Principais Equaes Soluo Grfica
Fixa
Autopolarizao
Divisor de Tenso
v
GS
=R
S
i
D
v
GS
=-V
GG
v
GS
=v
G
-R
S
i
D
v
G
=V
DD
R
2
R
1
R2
44
3. O MOSFET Tipo Intensificao
45
O MOSFET Tipo Intensificao (Enriquecimento)
e
Sua estrutura assemelha-se muito a de um MOSFET
Tipo Depleo, exceto pelo fato de no ter um canal de
conduo fisicamente implantado.
n+ n+
p
Porta/Gate (G)
Substrato/Body (SS)
Metal
xido
Semicondutor
46
e
Dimenses fsicas do MOSFET tipo Intensificao canal
n.
47
e
Estrutura bsica do MOSFET Tipo Intensificao de
canais p (pMOS) e n (nMOS).
e
A inexistncia de um canal de conduo entre as regies
de dreno (D) e fonte (S) tornam esse tipo de dispositivo
um circuito normalmente aberto, a menos que algum tipo
de ao externa seja aplicada (atravs do gate).
n+ n+
p
Porta/Gate (G)
Substrato/Body (SS)
Metal
xido
Semicondutor
p+ p+
n
Porta/Gate (G)
Substrato/Body (SS)
Metal
xido
Semicondutor
48
Simbologia
e
A simbologia dos MOSFETs Tipo Intensificao segue a
mesma lgica dos de Tipo Depleo.
e
A distino entre os terminais
do canal continua a ser feita
pela conexo do substrato (SS)
a um dos terminais, que passa
a ser denominado o terminal
fonte (S).
e
Em dispositivos discretos, a
dissipao trmica continua
a ser feita atravs do terminal
de Dreno (D).
canal n canal p
49
3.1. Caractersticas
50
Caractersticas
e
Considere um nMOS tipo Intensificao, com o substrato
(SS) conectado ao fonte (S), polarizado por uma tenso
v
DS
(entre D e S) e outra v
GS
(entre G e S).
n+ n+
p
SS
G
D
V
DS
S
51
Anlise para v
GS
= 0V e v
DS
> 0V
e
Como no existe um canal condutor entre as regies dos
terminais S e D, o que prevalece so duas junes pn
reversamente polarizadas.
e
A resistncia entre D e S da ordem de 10
12
.
e
A corrente no canal desprezvel (da ordem de pA a nA).
n+ n+
p
SS
Regio de depleo
do substrato
G
D
V
DS
S
52
Anlise para v
GS
0V e v
DS
0V
e
Ao se aplicar uma tenso positiva em v
GS
, o campo
eltrico gerado ir atrair cargas negativas para a regio
do substrato imediatamente abaixo da camada de xido
do gate e ao mesmo tempo repelir as lacunas majorit-
rias dessa regio.
n+ n+
p
SS
Regio de depleo
do substrato
G
D
V
DS
S
- - - - - - - - - - - -
53
e
Ao se elevar v
GS
at um valor suficientemente alto (V
T
) a
quantidade de cargas acumuladas torna-se suficiente
para estabelecer um canal de conduo tipo n, na forma
de uma fina camada de eltrons.
e
Esse canal dito canal n induzido ou canal n de
inverso, por ser gerado a partir da inverso de uma
regio tipo p em tipo n.
n+ n+
p
SS
Regio de depleo
do substrato
G
D
V
DS
S
Canal n induzido
54
Anlise para v
GS
V
T
e v
DS
> 0V
e
Uma vez estabelecido o canal de conduo (v
GS
V
T
), a
elevao da tenso v
DS
ir provocar o estreitamento do
canal na direo da regio do dreno, a exemplo do que
ocorria nos MOSFETS tipo depleo.
n+ n+
p
SS
Canal n induzido
Regio de depleo
do substrato
G
D
V
DS
S
55
e
Uma vez que a profundidade do canal induzido depende
diretamente da quantidade de cargas negativas acumu-
ladas abaixo do dieltrico, que por sua vez depende da
ddp entre o gate e o canal, deduz-se que:
e
quanto maior for v
DS
, menor ser essa ddp e;
e
mais estreito o canal se tornar prximo ao dreno.
v
DS
= 0
v
DS
= v
GS
- V
T
56
e
Para determinar a corrente que fluir no canal sob essas
condies considere um elemento diferencial do canal,
de rea W.y(x) e espessura dx.
L
t
ox
dx
x
0 L
W
y(x)
V(x)
57
e
Assim como foi feito na anlise do MOSFET tipo
depleo, podemos deduzir a corrente no canal atravs
do fluxo de cargas que, conforme a Eq. 5.7, dada por:
Onde Q a carga negativa (eltrons livres) induzida no
substrato pelo potencial positivo do gate.
e
Matematicamente, o campo eltrico dado por:
e
Aplicando a Eq. 5.20 na Eq. 5.7 temos:
E=-
dV x
dx
(Eq. 5.20)
I =-
n
E
d Q
d x
I =
n
dQ
dx
d V x
d x
(Eq. 5.21)
58
e
A partir do momento em que v
GS
atinge o valor limiar (V
T
),
a carga negativa induzida no substrato torna-se proporci-
onal diferena entre essa tenso e a do canal, logo:
Sendo
ox
a constante dieltrica do xido do gate e V(x) a
tenso na posio x do canal, cujo valor excursiona entre
0 (em x=0) e V
DS
(em x=L).
dQ
c
x=C dV =
ox
Wdx
t
ox
| v
GS
-V
T
-V x
(Eq. 5.22)
Potencial da placa inferior
(canal n)
Potencial da placa superior
(gate)
ddp
v
ds
V
0
L
x
59
e
Aplicando a Eq. 5.22 na Eq. 5.21 temos:
e
Onde C
ox
a capacitncia por unidade de rea, dada por:
e
Passando dx para o outro lado da equao, podemos
integrar ambos os lados como:
e
Aplicando as integraes da Eq. 5.25 obtemos:
I
D
=
n
C
ox
W
|
v
GS
-V
T
-V x
dV
dx
(Eq. 5.23)
C
ox
=
ox
t
ox
(Eq. 5.24)
|
0
L
I dx=
n
C
ox
W
|
0
V
DS
|
v
GS
-V
T
-V x
dV x
(Eq. 5.25)
I
D
=
n
C
ox
W
L
|
v
GS
-V
T
v
DS
-
v
DS
2
2

(Eq. 5.26)
60
e
Se a tenso no canal for elevada at que v
DS
= v
GS
- V
T
, a
ddp na extremidade do canal cair ao valor mnimo ne-
cessrio para manter o canal existindo (V
T
) e a corrente
I
D
no crescer mais, mesmo que se aumente v
DS
.
e
O valor de v
DS
para o qual a corrente atravs do canal
satura identificado como v
DSsat
, onde:
e
Na saturao (v
DS
= v
DSsat
), a Eq. 5.26 torna-se:
I
D
=
1
2
n
C
ox
W
L
v
GS
-V
T
2
(Eq. 5.28)
v
DSsat
=v
GS
-V
T
(Eq. 5.27)
61
e
Curva de transferncia e curvas caractersticas de dreno
tpicas de um nMOS.
62
e
Embora a Eq. 5.28 descreva a corrente na regio de
saturao como um valor independente do aumento de
v
DS
, em dispositivos reais observa-se um ligeiro aumento
dessa corrente em funo de v
DS
.
e
Para refletir esse aumento da corrente a equao pode
ser adequada incluindo-se o fator (1+v
DS
):
e
Onde o parmetro de modulao do comprimento do
canal, sendo definido como o inverso da Tenso Early (V
A
).
e
Tipicamente, varia entre 5x10
-3
e 3x10
-2
V
-1
.
I
D
=
1
2
n
C
ox
W
L
v
GS
-V
T
2
1v
DS
(Eq. 5.29)
(Eq. 5.30)
=
1
V
A
63
e
Tenso de Early (V
A
): graficamente, corresponde ao
ponto de interseo com o eixo V
DS
das projees das
curvas das correntes de dreno na regio de saturao.
e
Fisicamente, V
A
diretamente proporcional ao compri-
mento do canal (L).
-V
A
= -1/
64
3.2. Regies de Operao
65
e
Conforme os valores de v
DS
e v
GS
, possvel estabele-
cer em que regio de operao o MOSFET se encontra:
e
I - Regio de Triodo:
e
v
GS
V
T
e v
DS
< v
GS
- V
T
e
II - Regio de Saturao:
e
v
GS
V
T
e v
DS
v
GS
- V
T
e
III - Regio de Corte:
e
v
GS
< V
T
e
IV - Regio de Ruptura:
e
v
DS
> V
DSmax
V
GS5
V
GS4
V
GS3
V
GS2
V
GS1
Linha de estrangulamento
(Lugar geomtrico dos
valores de v
DSsat
)
I II
III
IV
V
GS6
66
Regio de Triodo (v
GS
V
T
e v
DS
< v
GS
V
T
)
e
Tambm chamada Regio hmica ou Regio Linear.
e
Para que o MOSFET opere nessa regio, duas
condies devem ser satisfeitas:
e
O canal esteja estabelecido (v
GS
V
T
);
e
O canal no esteja estrangulado (v
DS
< v
DSsat
);
e
A corrente no canal pode ser calculada pela Eq. 5.26:
e
O produto
n
C
ox
pode ser tambm expresso como k'
n
:
I
D
=
n
C
ox
W
L
|
v
GS
-V
T
v
DS
-
v
DS
2
2

k '
n
=
n
C
ox
(Eq. 5.31)
67
e
Na regio de triodo o MOSFET comporta-se como um
resistor controlado pela tenso v
GS
.
e
Para valores suficientemente baixos de v
DS
, as curvas i
D
-
v
DS
podem ser consideradas lineares.
0 50 100 150 200
0,3
0,2
0,1
0
v
GS
V
T
68
e
Se v
DS
for suficientemente baixo, o termo quadrtico da
Eq. 5.26 pode ser desprezado, desta forma:
e
Para que o termo quadrtico da Eq. 5.26 possa ser
desprezado e a Eq. 5.31 considerada devemos ter:
e
A resistncia do canal nessa condio pode ento ser
determinada como:
I
D
=
n
C
ox
W
L
|
v
GS
-V
T
v
DS
(Eq. 5.32)
v
DS

v
GS
-V
T
5
(Eq. 5.33)
R
DSlin
=
V
DS
I
D
=
|
n
C
ox
W
L
v
GS
-V
T
-1
(Eq. 5.34)
69
Ex.: No circuito abaixo, o transistor nMOS cujo V
T
=1V e
n
C
ox
W/L=0,1 mA/V
2
, opera como resistncia varivel.
Determine:
a) O valor CC de V
DS
.
b) O valor CC de I
D
.
c) O valor CA de V
S
.
3
2
1
NMOS
+2V
Ve = 50cos(wt) mV
20 k
3,5 V
Vs
R
D
70
Sol.:
e
a) Como o nMOS opera na regio de triodo, possvel
determinar I
D
com base na Eq. 5.26:
e
Pelo circuito externo, a corrente dada por:
e
Igualando as duas equaes, temos V
DS
= 0,354V.
e
Conforme a Eq. 5.33, notamos que o circuito opera
especificamente na parte linear da regio de triodo, o
que nos permitiria ter utilizado a Eq. 5.32.
I
D
=0,1
|
3,5-1v
DS
-
v
DS
2
2

= 0,1| 2,5v
DS
-0,5v
DS
2
mA
I
D
=
2-v
DS
20
mA
71
e
b) I
D
pode ser determinado a partir da malha de sada:
e
c) Como R
D
forma um divisor de tenso com a resistn-
cia do canal do nMOS, o valor CA de v
S
pode ser calcu-
lado determinando-se R
DSlin
(Eq. 5.34):
logo, Vs :
I
D
=
2-v
DS
20
mA =
2-0,354
20
= 82 A
R
DSlin
= | 0,13,5-1
-1
= 4k
V
S
=
4
204
50cost = 8,33cost mV
72
Regio de Saturao (v
GS
V
T
e v
DS
v
GS
V
T
)
e
Tambm chamada Regio de Amplificao.
e
Para que o MOSFET opere nessa regio, duas
condies devem ser satisfeitas:
e
O canal esteja estabelecido (v
GS
V
T
);
e
O canal esteja estrangulado (v
DS
v
DSsat
);
e
A corrente no canal pode ser calculada pela Eq. 5.29:
e
Os termos constantes da eq. podem ser expressos por:
I
D
=
1
2
n
C
ox
W
L
v
GS
-V
T
2
1v
DS
k=
1
2
n
C
ox
W
L
(Eq. 5.35)
73
e
Reescrevendo a Eq. 5.29 em termos de k, para =0:
e
A resistncia do canal na regio de saturao, para uma
tenso v
GS
constante, pode ser determinada fazendo-se:
logo:
e
Alternativamente, R
DSsat
pode ser aproximada por:
R
DSsat
=
|
n
C
ox
W
L
v
GS
-V
T
-1
(Eq. 5.38)
R
DSsat
=
|
I
D
V
DS
V
GS
=constante
-1
(Eq. 5.37)
R
DSsat
=
V
A
I
D
(Eq. 5.39)
I
D
=k v
GS
-V
T
2
(Eq. 5.36)
74
Ex.: Para um nMOS cujo k'
n
(W/L)=0,2mA/V
2
, V
T
=1,5V e
=0,02V
-1
, operando com V
GS
=3,5V, determine:
a) A corrente I
D
para V
DS
=2V e para V
DS
=10V.
b) A resistncia de sada R
DSsat
.
Sol.:
e
a) Como V
GS
> V
T
e V
DS
V
GS
- V
T
, sabemos que o nMOS
est operando na saturao. Desta forma, I
D
pode ser
determinado pela Eq. 5.29:
p/ V
DS
=2V: I
D
= 0,50,23,5-1,5
2
10,022 = 416 A
p/ V
DS
=10V: I
D
= 0,50,23,5-1,5
2
10,0210 = 480 A
75
e
b) Na saturao, a resistncia de sada dada pela Eq.
5.38, logo:
R
DSsat
=
|
0,02
2
0,210
-3
3,5-1,5
2
-1
= 125 k
76
Regio de Corte (v
GS
< V
T
)
e
Tambm chamada Regio Sublimiar (subthreshold).
e
Para que o MOSFET opere nessa regio necessrio
apenas que a tenso de gate seja inferior a tenso de
limiar (v
GS
< V
T
), necessria para estabelecer o canal de
conduo.
e
Na regio de corte, a corrente no MOSFET nula:
e
Embora considere-se que no haja corrente no canal
nessa regio, dispositivos reais apresentam uma
pequena corrente para valores de v
DS
pouco abaixo de
V
T
.
i
D
=0
(Eq. 5.40)
77
Regio de Ruptura (v
DS
> V
DSmax
)
e
No propriamente uma regio de operao desejvel, pois
pode causar a queima do componente.
e
Na ruptura a corrente no canal limitada apenas pelo circuito
externo ao MOSFET.
78
3.3. O MOSFET Canal p
79
e
O MOSFET tipo intensificao canal p, ou simplesmente
pMOS, opera pelos mesmos princpios de um nMOS,
entretanto, algumas diferenas devem ser notadas:
e
As lacunas so os portadores de carga do canal;
e
As tenses v
GS
e v
DS
so negativas;
e
A tenso de limiar (V
T
) negativa;
e
A corrente i
D
atravessa o canal do fonte para o dreno.
e
Matematicamente, alguns
termos das equaes devem
ser substitudos:
e
n

p
.
e
k'
n
k'
p
.
p+ p+
n
Porta/Gate (G)
Substrato/Body (SS)
Metal
xido
Semicondutor
80
e
Curva de transferncia e curvas caractersticas de dreno
tpicas de um pMOS.
81
3.4. Curva de Transferncia do
MOSFET
82
e
Conforme estudado, a curva de transferncia de um
MOSFET tipo intensificao bastante distinta das
curvas do MOSFET tipo depleo e do JFET.
Curvas de transferncia tpicas de um pMOS e um nMOS.
83
e
Uma rpida anlise da Eq. 5.36 (i
D
= k(v
GS
V
T
)
2
) revela
que h apenas um ponto notvel, isto , i
D
para v
GS
=V
T
,
que neste caso igual a zero.
e
Por essa razo, o esboo da curva de transferncia
deste dispositivo conta apenas com um ponto conhecido
(i
D
=0, v
GS
=V
T
), sendo os demais 3 pontos (no mnimo)
determinados diretamente atravs da Eq. 5.36.
e
A inexistncia de um valor limite de corrente na Eq. 5.36,
e a presena do expoente quadrtico tornam desvanta-
josa a elaborao de uma tabela para acelerar o esboo
da curva, como foi feito para o JFET.
e
Desta forma, o primeiro passo para o esboo da curva
de transferncia a determinao do valor de k.
84
Encontrando a Constante k
e
Ao se trabalhar com dispositivos MOS discretos muito
comum no se ter acesso aos parmetros construtivos
do componente, isto , os valores de
n
, C
ox
, W e L.
e
Ao invs disso, os fabricantes geralmente fornecem a
tenso de limiar (V
T
ou V
GS(Th)
) e o valor da corrente de
dreno (I
D(on)
ou I
D(ligado)
) para uma tenso especfica de
gate (V
GS(on)
ou V
GS(ligado)
).
e
Com base nos valores fornecidos possvel determinar
o valor da constante k definida na Eq. 5.35 fazendo-se:
k =
1
2
n
C
ox
W
L
=
I
D on
V
GS on
-V
T
2
(Eq. 5.41)
85
e
De posse do valor de k, a determinao dos pontos da
curva se d diretamente atravs da Eq. 5.36, bastando
arbitrar valores de v
GS
para encontrar o respectivo i
D
.
e
Se os valores V
GS(on)
e I
D(on)
tiverem sido fornecidos, eles
podem ser utilizados como o segundo ponto conhecido
da curva, restando apenas determinar outros dois.
Sugesto:
e
3 ponto: arbitrar v
GS
entre V
T
e V
GS(on)
.
e
4 ponto: arbitrar v
GS
> V
GS(on)
.
e
Caso se conhea os parmetros construtivos do MOS ao
invs de um ponto especfico da curva, sugere-se
arbitrar os pontos para v
GS
=2V
T
, v
GS
=3V
T
, e v
GS
=4V
T
.
86
e
Ex.: Curva de transferncia de um nMOS tipo intensifica-
o esboada a partir de um ponto conhecido da curva.
87
3.5. Polarizao
88
Polarizao do MOSFET Tipo Intensificao
e
As curvas de transferncia de um MOSFET tipo Deple-
o e tipo Intensificao so bastante distintas entre si.
e
Consequentemente, a soluo grfica da polarizao
deles tambm difere.
e
A polarizao fixa
continua existindo,
sendo seu mtodo
de resoluo idn-
tico ao do tipo
Depleo.
Curvas de transferncia tpicas de um MOSFET
tipo Depleo e tipo Intensificao
89
89
Polarizao por Realimentao de Dreno
e
Polariza o dispositivo simplesmente atravs de um
resistor entre os terminais de gate e dreno (R
G
ou R
GD
).
e
Caracteriza-se por reinjetar na
entrada (gate) parte do sinal de
sada.
e
O ponto de polarizao
torna-se dependente da
malha de sada (V
DD
, R
D
,
i
D
e V
DS
).
90
90
e
Uma vez que a polarizao definida em regime de corrente
contnua (CC), os capacitores podem ser eliminados nessa
anlise.
e
Iniciando a anlise pela tenso de gate, temos:
logo:
substituindo v
DS
, temos:
e
A Eq. 5.43 descreve uma
reta com 2 pontos notveis:
v
G
=v
D
v
GS
=V
DD
-R
D
i
D
(Eq. 5.43)
v
GS
=v
DS
(Eq. 5.42)
v
GS
=V
DD
, i
D
=0
v
GS
=0, i
D
=v
DD
/ R
D
91
e
A interseo da reta descrita pela Eq. 5.43 com a curva
de transferncia do dispositivo determinam o ponto de
operao (Q) definido pelo par i
DQ
e v
GSQ
.
92
e
a) i
DQ
e v
GSQ
.
b) v
DS
.
93
Sol.:
a) 1 passo: Determinar o valor de k:
2 passo: Determinar os pontos da curva de transferncia:
1 pt: p/ v
GS
=V
T
i
D
=0 (i
D
=0, v
GS
=3V)
2 pt: p/ v
GS
=v
GS(on)
i
D
=i
D(on)
(i
D
=6mA, v
GS
=8V)
3 pt: p/ v
GS
=6V i
D
=k(6-5)
2
(i
D
=2,16mA, v
GS
=6V)
4 pt: p/ v
GS
=10V i
D
=k(10-5)
2
(i
D
=11,76mA, v
GS
=10V)
3 passo: Determinar a equao da reta de polarizao:
k =
I
Don
V
GS on
-V
T
2
=
610
-3
8-3
2
= 0,2410
-3
A/ V
2
v
GS
= v
DD
-R
D
i
D
= 12-210
3
I
D
94
4 passo: Traar a curva de transferncia e...
95
a reta de polarizao:
96
5 passo: Extrair os parmetros do ponto de operao (Q) a
partir da interseo no grfico:
e
i
DQ
12,75 mA
e
v
GSQ
6,4 V
b) Conforme a Eq. 5.42, v
DS
= v
GS
, logo:
v
DS
= v
DSQ
= 6,4V
97
Polarizao por Divisor de Tenso
e
Polariza o dispositivo estabelecendo a tenso de gate
atravs de um divisor de tenso (R
1
e R
2
).
e
Permite estabelecer o ponto de
operao com um grau arbitrrio
de dependncia da sada, atravs
do ajuste de R
S
.
e
Quanto maior o valor de R
S
, maior
o grau de dependncia do ponto
de operao com a corrente de
sada.
97
98
e
Eliminando os capacitores para a anlise de polarizao e
iniciando a anlise pela tenso no gate, temos:
A tenso no fonte dada por:
Logo, v
DS
ser :
e
A Eq. 5.45 descreve uma reta
com 2 pontos notveis:
v
GS
= v
G
-v
S
= v
G
-R
S
i
D
(Eq. 5.45)
v
GS
=0, i
D
=V
G
/ R
S
v
GS
=V
G
, i
D
=0
v
S
=R
S
i
D
v
G
=v
DD
R
2
R
1
R
2
(Eq. 5.44)
99
e
A interseo da reta descrita pela Eq. 5.45 com a curva
de transferncia do dispositivo determinam o ponto de
operao (Q) definido pelo par i
DQ
e v
GSQ
.
100
a) i
DQ
e v
GSQ
.
b) v
DS
.
101
Sol.:
a) 1 passo: Determinar o valor de k:
2 passo: Determinar os pontos da curva de transferncia:
1 pt: p/ v
GS
=V
T
i
D
=0 (i
D
=0, v
GS
=5V)
2 pt: p/ v
GS
=v
GS(on)
i
D
=i
D(on)
(i
D
=3mA, v
GS
=10V)
3 pt: p/ v
GS
=15V i
D
=k(15-5)
2
(i
D
=12mA, v
GS
=15V)
4 pt: p/ v
GS
=20V i
D
=k(20-5)
2
(i
D
=27mA, v
GS
=20V)
3 passo: Determinar a equao da reta de polarizao:
k =
I
Don
V
GS on
-V
T
2
=
310
-3
10-5
2
= 0,1210
-3
A/V
2
v
GS
= v
G
-R
S
i
D
= 18-0.8210
3
I
D
v
G
= V
DD
R
2
/ R
1
R
2
= 4018/2218 = 18V
102
4 passo: Traar a curva de transferncia e a reta de
polarizao:
103
5 passo: Extrair os parmetros do ponto de operao (Q) a
partir da interseo no grfico:
e
i
DQ
6,7 mA
e
v
GSQ
12,5 V
b) Para determinar o valor de v
DS
basta aplicar o i
DQ
encontrado na equao da malha de sada:
v
DS
= V
DD
-I
DQ
R
D
R
S
v
DS
= 40-6,710
-3
310
3
0,8210
3
= 14,4V
104
Tipo Configurao Principais Equaes Soluo Grfica
Realimentao de
Dreno
Divisor de Tenso
v
GS
=v
G
-R
S
i
D
v
G
=V
DD
R
2
R
1
R2
v
GS
=V
DD
-R
D
i
D
v
GS
=v
DS
105
4. A Tecnologia CMOS
106
CMOS
e
MOS Complementar (Complementary MOS).
e
Consiste no emprego de transistores MOS de ambas as
polaridades em uma nica pastilha.
e
Aplica-se tanto a circuitos analgicos quanto digitais.
p
n+ p+
Cavidade n
n+ p+ n+ p+
SS
N
S
N
G
N
D
N
D
P
G
P
S
P
SS
P
nMOS pMOS
SiO
2
Isolante
xido
107
e
Ex.: Inversor lgico CMOS
Vi Vo
0 ~5V
5V ~0V
108
e
Robert L. Boylestad, Louis Nashelsky,
Dispositivos Eletrnicos e Teoria de
Circuitos, 8 Edio, Prentice Hall, 2004.
e
Adel S. Sedra, Kenneth C. Smith,
Microeletrnica, 4 Edio, Makron Books,
1999.
e
David Comer, Donald Comer, Fundamentos de
Projeto de Circuitos Eletrnicos, LTC, 2005.
e
Lee, Tomas. H., A Review of MOS Device
Physics, School of Engineering and Applied
Sciences, Harvard, Setembro de 2001.

Eletronica I - 5 FET Parte II v1 - 01 PRN PDF

Enviado por

Dados do documento

Descrição original:

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Eletronica I - 5 FET Parte II v1 - 01 PRN PDF

Enviado por

Direitos autorais:

Formatos disponíveis

Universidade Federal do Piau

Você também pode gostar