Escolar Documentos
Profissional Documentos
Cultura Documentos
Cuando hablamos con alguien, en primer lugar llamamos su atencin y entonces se transmite el mensaje, una palabra cada vez. Cuando terminamos, realizamos una pausa para indicar que hemos concludo. Lo mismo se cumple con la lectura o la escritura, se comienza una oracin con la letra mayscula, y lee o escribe una palabra cada vez, con intervalos de cierto perodo. Estas ormas de comunicacin humanas son serie, no paralelas. Los sistemas microprogramables basados en C!" internamente est#n dise$ados para la trans erencia de datos en buses o lneas de % bits o mltiplos de %. &s el bus de datos est# optimizado para el tratamiento de datos en paralelo lo cual es mucho m#s r#pido que el tratamiento serie. 'i la velocidad de trans erencia de datos en paralelo es mucho m#s r#pida, (porqu) se utiliza la transmisin de datos serie*. &lgunas respuestan se dan a continuacin+ ,. !ara realizar la comunicacin de datos en paralelo se requiere gran cantidad de hilos conductores, pues debe ser establecido un hilo para cada bit de datos, adem#s de las se$ales de control. Esto encarece notablemente la comunicacin en uncin de la distancia. La comunicacin serie requiere -, . / hilos. -. "na entrada salida0serie puede ser transmitida a trav)s de pares de cobre, cable coa1ial, ibra ptica, va r#dio o va sat)lite, lo que proporciona comunicacin con equipos remotos 2redes locales3 o muy remotos 24nternet a trav)s de las redes tele nicas y de datos3. .. La comunicacin paralelo no posee el alto grado de estandarizacin que ha alcanzado la comunicacin serie, lo que permite la intercominicacin entre equipos, por ejemplo mediante 5'-.-, "'6 o 7ire8ire.
=iveles para cada est#ndar. =ivel Lgico :,: 2>arca3 =ivel Lgico :;: 2Espacio3 <<L Lazo -; m& 5' -.-C ?@ -; m& A.@ a A,?@ ; ; m& B.@ a B,?@
Enlace TTL
"n optoacoplador consiste en un led y un ototransistor los cuales, unidos, trabajan como un r)le. Cuando la se$al de entrada polariza en directo al led, la luz emitida por el diodo provoca que el transistor conduzca. Como no e1iste cone1in electrica entre el diodo y el transistor, se obtiene un aislamiento el)ctrico entre el transmisor y el receptor, que es otra ventaja de este tipo de inter az.
Interfaz TTL/20mA En la siguiente igura se muestra como obtener la inter az <<L0-;m& a trav)s de un optoacoplador con una linea transmisora y otra receptora.
La lnea transmisora <E9 provee los niveles <<L 2;0?@3. "n nivel lgico :,: 2?@3 en <E9 ser# invertido a ;@ por el F/,/ 2un inversor trigger schmitt usado para proveer mejor inmunidad al rudo en el circuto3G este nivel, aplicado al c#todo del led provoca que conduzca, emitiendo luz in rarroja a la base del ototransistor. Ello provoca que el ototransistor pueda conducir. 'i un :;: lgico aparece en <E9 se aplicar#n ? voltios al c#todo del led y no conducir#, manteniendo el ototransistor en corte y comport#ndose como un circuito abierto 2se abre el lazo de corriente3. Es importante notar que el ototransistor no suministra los -;m& , este se comporta solo como un interruptor que cerrado permite que la corriente luya y abierto impide el paso de corriente. Cuando -; m&, o un :,: lgico, es aplicado al optoacoplador de la parte in erior de la igura, el ototransistor conduce y aplica un nivel :;: a la entrada inversora, el cual colocar# un :,: lgico en la entrada de la lnea receptora 5E9. 'i no luye corriente en el lazo, el ototransistor estar# al corte y B?@ se aplicar#n a la entrada inversora por la resistencia de /F; ohm a positivo 2en pullAup3. El inversor colocar# en :;: lgico en 5E9, la entrada a la lnea receptora.
RS232
Es una de las normas m#s populares empleadas en la comunicacin serie 2su insercin en el !C incremento su popularidad3. 7ue desarrollada en la d)cada de los C; para gobernar la intercone1in de terminales y >H9E>. Est# patrocinada por la E4& 2&sociacin de 4ndustrias El)ctricas3. 9ado su inter)s se ver# con mas pro undidad mas adelante en la norma 5'-.-
#elocidad de transmisin
La velocidad de transmisin de datos es e1presada en bits por segundo o baudios. El baudio es un concepto m#s general que bit por segundo. El primero queda de inido como el nmero de estados de la se$al por segundo, si slo e1iste dos estados 2que pueden ser representados por un bit, que identi ica dos unidades de in ormacin3 entonces baudio es equivalente a bit por segundo. 6audio y bit por segundo se di erencian cuando es necesario m#s de un bit para representar m#s de dos estados de la se$al. La velocidad de transmisin queda limitada por el ancho de banda, potencia de se$al y ruido en el conductor de se$al. La velocidad de transmisin queda b#sicamente establecida por el reloj. 'u misin es e1aminar o muestrear continuamente la lnea para detectar la presencia o ausencia de los niveles de se$al ya prede inidos. El reloj sincroniza adem#s todos los componentes internos.
La ase de relo"
Cuando se establece la comunicacin es necesario implementar una base de tiempo que controle la velocidad. En un microcontrolador, se utilizara la base de tiempos del reloj del sistema, si bien, en t)rminos gen)ricos se utilizara uno de los siguientes m)todos+ a. >ediante la divisin de la base de reloj del sistema. por ejemplo mesiante un contador temporizador programable. b. & trav)s de un oscilador <<L. !ara cambiar recuencia hay que cambiar el cristal.
c. Ienerador de razn de baudios. E1isten di erentes dispositivos especializados que generan di erentes recuencias de reloj.
'odos de transmisin
E1isten dos modos b#sicos para realizar la transmisin de datos y son+
Las transmisiones asncronas son aquellas en que los bits que constituyen el cdigo de un caracter se emiten con la ayuda de impulsos suplementarios que permiten mantener en sincronismo los dos e1tremos. En las transmisiones sncronas los caracteres se transmiten consecutivamente, no e1istiendo ni bit de inicio ni bit de parada entre los caracteres, estando dividida la corriente de caracteres en bloques, envi#ndose una secuencia de sincronizacin al inicio de cada bloque.
La transmisin as$ncrona
Cuando se opera en modo asncrono no e1iste una lnea de reloj comn que establezca la duracin de un bit y el caracter puede ser enviado en cualquier momento. Esto conlleva que cada dispositivo tiene su propio reloj y que previamente se ha acordado que ambos dispositivos transmitir#n datos a la misma velocidad. =o obstante, en un sistema digital, un reloj es normalmente utilizado para sincronizar la trans erencia de datos entre las di erentes partes del sistema. El reloj de inir# el inicio y in de cada unidad de in ormacin as como la velocidad de transmisin. 'i no e1iste reloj comn, algn modo debe ser utilizado para sincronizar el mensaje. En realidad, la recuencia con que el reloj muestrea la lnea de comunicacin es mucho mayor que la cadencia con que llegan los datos. !or ejemplo, si los datos est#n llegando a una cadencia de -/;; bps, el reloj e1aminar# la lnea unas ,D-;; veces por segundo, es decir, ocho veces la cadencia binaria. La gran rapidez con que el reloj muestrea la lnea, permite al dispositivo receptor detectar una transmisin de , a ; o de ; a , muy r#pidamente, y mantener as la mejor sincronizacin entre los dispositivos emisor y receptor. El tiempo por bit en una lnea en que se trans iere la in ormacin a -/;; bps es de unos /,C microsegundos 2, seg0-/;;3. "na recuencia de muestreo de -/;; veces por segundo nos permitir# muestrear el principio o el inal del bit. En ambos casos detectaremos el bit, sin embargo, no es e1tra$o que la se$al cambie ligeramente, y permanezca la lnea con una duracin un poco m#s larga o m#s corta de lo normal. !or todo ello, una recuencia de muestreo lenta no sera capaz de detectar el cambio de estado de la se$al a su debido tiempo, y esto dara lugar a que la estacin terminal no recibiera los bits correctamente.
transmitir se le asigna un :;:. !or todo lo anterior, un cambio de nivel de :,: a :;: lgico le indicar# al receptor que un nuevo car#cter ser# transmitido.
#elocidad de transmisin
En la transmisin asncrona por cada caracter se enva al menos , bit de inicio y , bit de parada as como opcionalmente , bit de paridad. Esta es la razn de que los baudios no se correspondan con el nmero de bits de datos que son transmitidos.
Ejemplo+ 9eterminar cu#ntos bits de datos y caracteres son transmitidos de manera asncrona en , segundo si se transmite a una velocidad de -/;; baudios con , bit de inicio, - bits de parada, , bit de paridad y C bits de datos por caracter+ !ara transmitir un caracter se necesitar#+ , bit inicio B C bits datos B , bit paridad B - bits parada K,; bits. Como la velocidad de transmisin es -/;; baudios y cada caracter consume ,; bits, se transmitir#n -/; caracteres por segundo 2-/;;0,;3. Como cada caracter posee C bits de datos ser#n transmitidos -/; L C K ,//; bits de datos por segundo. La caracterstica undamental del ormato de transmisin asncrono es su capacidad de manejar datos en tiempo real, con un intervalo de longitud arbitraria entre caracteres sucesivos. &l inal de cada caracter, la lnea va a , en el bit de parada y permanece en ese estado durante un nmero arbitrario de bits ociosos. El inicio del nuevo caracter estar# de inido por la transicin a ; del bit de inicio.
En la siguiente igura se muestra la mayor velocidad asncrona posible con el bit de paridad.
La transmisin s$ncrona
Es un m)todo m#s e iciente de comunicacin en cuanto a velocidad de transmisin. Ello viene dado porque no e1iste ningn tipo de in ormacin adicional entre los caracteres a ser transmitidos.
Cuando se transmite de manera sncrona lo primero que se enva es un octeto de sincronismo 2:sync:3. El octeto de sincronismo realiza la misma uncin que el bit de inicio en la transmisin asncrona, indicando al receptor que va ha ser enviado un mensaje. Este carater, adem#s, utiliza la se$al local de reloj para determinar cu#ndo y con qu) recuencia ser# muestreada la se$al, es decir, permite sincronizar los relojes de los dispositivos transmisor y receptor. La mayora de los dispositivos de comunicacin llevan a cabo una resincronizacin contra posibles desviaciones del reloj, cada uno o dos segundos, insertando para ello caracteres del tipo :sync: peridicamente dentro del mensaje. Los car#cteres de sincronismo deben di erenciarse de los datos del usuario para permitir al receptor detectar los caracteres :sync:. !or ejemplo, el cdigo &'C44 utiliza el octeto ,;;,;,,;.
E1isten ocasiones en que son de inidos dos caracteres de sincronismo, ello puede ser necesario si, por cualquier motivo el caracter :sync: original se desvirtuara, el siguiente permitir# la reinicializacin del receptor. En segundo lugar, puede ocurrir que el equipo receptor necesite un tiempo adicional para adaptarse a la se$al entrante. Cuando se transmite de orma sncrona, es necesario mantener el sincronismo entre el trasnmisor y el receptor cuando no se envan caracteres, para ello son insertados caracteres de sincronismo de manera autom#tica por el dispositivo que realiza la comunicacin.
El receptor0transmisor sncrono debe indicar adem#s cu#ndo el sincronismo ha sido logrado por parte del receptor.
La paridad puede ser par o impar. -aridad par El bit de paridad ser# cero, cuando el nmero de bit :unos: que contienen los datos a transmitir sea un nmero par, y el bit de paridad ser# uno cuando los datos que se mandan contienen un nmero impar de unos. 9ato ;;;; ;;;, ;,;, ;;;, ;,;, ;,;, ;;;; ;;;; !aridad , , ; ;
La suma de los bits que son unos, contando datos y bit de paridad dar# siempre como resultado un nmero par de unos. En las siguientes iguras se muestra como se puede realizar un generador de paridad y un detector de paridad con puertas lgicas orAe1clusivas 2EEH53.
-aridad impar
!aridad ; ; , ,
En el sistema de paridad impar, el nmero de unos 2datos B paridad3 siempre debe ser impar. E"emplo! 'e quieren transmitir los datos C.J y /.J con paridad impar.
C.J tiene un nmero par de unos, por lo que el bit de paridad a insertar debe ser , para que se cumpla que el nmero de unos 2datos B paridad3 siempre debe ser impar+ 9; . 9, . 9; 9. ; 9/ ; 9? ; 9C . 9F . 64< 9E !&549&9 . / 0unos0
/.J tiene un nmero impar de unos, por lo que el bit de paridad a insertar debe ser ; para que se cumpla que el nmero de unos 2datos B paridad3 siempre debe ser impar+ 9; . 9, . 9; 9. ; 9/ ; 9? ; 9C . 9F 0 64< 9E !&549&9 0 3 0unos0
'upongamos que se comete un error en la recepcin de /.J en la posicin m#s signi icativa 29F3. Esto signi ica que se ha recibido el caracter C.J 2bit >'6 complementado3, el receptor discrimina este error al recibir un nmero par de unos 2bit 9;, 9,, 9C, 9F y paridad3+ 9; . 9, . 9; 9. ; 9/ ; 9? ; 9C . 9F 0.0 64< 9E !&549&9 0 1 0unos0
Como ue de inida paridad impar, se detecta el error pues deberia haber un nmero impar de unos y hay cuatro. Como respuesta a la deteccin el sistema podra solicitar la transmisin de este caracter nuevamente. !or ltimo, y consider#ndo lo anterior, indicar que el m)todo de deteccin de errores mediante paridad slo es v#lido cuando alla un bit, si por ejemplo allan dos, no se detectar# el error.
'2todo c3ec4sum
!uede e1istir el caso en que, por ejemplo, se alteren dos bits en un caracter transmitido y si se ha implementado la comprobacin de paridad, el error no ser# detectado. E1isten otros m)todos de deteccin de errores como son la comprobacin de redundancia cclica 2C5C3 y la comprobacin de suma 2checMsum3. !or su simplicidad, ser# abordado el m)todo checMsum.
El m)todo checMsum puede ser utilizado tanto en la transmisin sncrona como en la asncrona. 'e basa en la transmisin, al inal del mensaje, de un byte 2o bytes3 cuyo valor sea el complemento a dos de la suma de todos los car#cteres que han sido transmitidos en el mensaje. El receptor implementar# una rutina que suma todos los bytes de datos recibidos y al resultado se le sumar# el ltimo byte 2que posee la in ormacin en complemento a dos de la suma de los caracteres transmitidos3 y si la recepcin del mensaje ha sido correcta, el resultado debe ser cero. Ejemplo+ 4ndicar el ltimo caracter a transmitir cuando se implementa el m)todo de checMsum. Los datos a transmitir ser#n /;J, .?J y ;EJ. 'e realiza la suma+
40H + 35H + 0EH = 83H
Con5ersin serie/paralelo6
Como un sistema microprogramable basado en C!" es un dispositivo que inherentemente maneja los datos de orma paralela, debe realizarse una conversin para obtener el ormato de datos serie que requiere los dispositivos peri )ricos que pueda tener conectados a trav)s de la comunicacin serie. E1isten dos ormas en se pueden implementar la conversin serie0paralelo. Esta puede ser conversin por so tNare y conversin por hardNare.
Como ejemplo se implementar# una rutina de conversin para la comunicacin asncrona con , bit de inicio y - bits de parada con una velocidad de .;; bauds. La transmisin de datos 9ebe realizarse una rutina que permita la transmisin de datos por la patilla 5&; del microcontrolador. La rutina de transmisin puede ser llamada por interrupcin, cada vez que un dato serie quiera ser transmitido o por que se establezca en una o varias partes del lujo del programa que ejecuta el microcontrolador. 'e asumir# que ser#n transmitidos ,, bits. "n bit de inicio, % bits de datos y - bits de parada. 'e asumir# que los % bits a transmitir estar#n en el registro de trabajo o acumulador y que la recuencia de transmisin ser# de .;; baudios. La rutina debe en primer lugar colocar la lnea a cero 2que debe previamente estar en :,:3 durante el tiempo de un bit para establecer el bit de inicio, posteriormente el acumulador ser# enviado a puerto 5&;, lo que transmitir# el bit menos signi icativo de datos a trav)s de 5&;. 9espu)s de un tiempo equivalente a la duracin de , bit, un contador debe ser establecido para controlar el nmero de veces que el acumulador debe ser rotado a la derecha para transmitir cada bit, el acumulador es entonces rotado a la derecha y se envia a 5&; su contenido para transmitir el segundo bit de dato. El bit a ser transmitido estar# siempre en el bit menos signi icativo del acumulador. El procedimiento de rotacin y demora ser# repetido hasta que los % bits de datos sean transmitidos, inalmente la lnea 25&;3 ser# colocada a , lgico durante el tiempo de dos bits. La recepcin de datos
"na rutina de recepcin por so tNare puede ser llamada cada un milisegundo para detectar la presencia de un bit de inicio, o por interrupcin. La rutina lee la entrada 5&, y monitoriza su estado. 'i el valor en 5&, es :,:, se debe retornar al programa principal, si es :;:, es indicador de la presencia de un bit de inicio y se deber# comenzar el ensamblaje del car#cter que est# transmitiendo el peri )rico remoto. Cuando el bit de inicio es detectado, se espera el intervalo de tiempo equivalente a la duracin de ,0- bit para comprobar nuevamente la entrada 5&,, esto se realiza para asegurar el muestreo del bit de inicio en el centro de su intervalo y evitar iniciar la recepcin cuando el :;: haya sido provocado por ruidos en la lnea. !ara obtener el tiempo de ,0- bit se tiene en consideracin la recuencia de transmisin. La duracin de un simbolo a transmitir a .;; bauds ser# ,0.;; de segundo, o lo que es lo mismo .,.. msegG por ello la duracin de ,0- bit ser# de ,,CCF mseg. 9espu)s de haberse asegurado la presencia del bit de inicio, se espera el tiempo de duracin de , bit para encuestar la primera unidad de in ormacin del dato a recibir en la mitad de su intervalo. !osteriormente, un contador es establecido con el nmero de bits de datos que ser#n recibidos, el cual decrementar# con cada bit recibido. El bit ledo en !&, pasa al acumulador y se rota a la izguierda a trav)s del acarreo, posteriormente se realiza una rotacin a la derecha con el acarreo al registro donde debe almacenarse el resultado de la recepcin. Esta operacin de doble rotacin permite que un bit sea recibido sin que el bit previo sea destrudo. El acarreo acta como almacenador intermedio entre el acumulador y el registro. 9espu)s que el primer bit de dato es recibido, el contador ser# decrementado despu)s de una demora de un bit, que permitir# comprobar el pr1imo bit de dato a recibir en la mitad del intervalo. Este proceso contina hasta que los % bits de datos queden almacenados en el registro. Cuando el proceso se ha completado, el primer bit recibido estar# almacenado en el bit menos signi icativo del registro y el ltimo dato en el bit m#s signi icativo del registro. 9espu)s de que los bits de datos han sido recibidos, el programa debe chequear los bits de parada. !ara ello el valor presente en 5&, ser# rotado dos veces a la izquierda con acarreo, si en algn momento el acarreo no vale :,:, habr# e1istido un error de encuadre 2 raming3 y deber# ser abortada la recepcin. 'i los dos bits est#n presentes, el dato presente en el registro debe ser salvado por el microcontrolador y retornar al programa principal. & rutina se le puede a$adir una seccin que compruebe un bit de paridad. 9espu)s de aceptar los % datos, se puede tomar un noveno 2con in ormacin de paridad3 y comprobar su estado de manera tal que si es detectada una paridad incorrecta, sea generado un mensaje de error y el dato se ignore. La ventaja de la conversin por so tNare es la simplicidad en el hardNare. La desventaja radica en que e1iste una p)rdida en la e iciencia del trabajo del sistema por el tiempo que se debe tomar en la ejecucin de estas rutinas. <ambi)n la velocidad de transmisin puede
quedar comprometida. !or todo ello, en la mayora de los sistemas la conversin serie0paralelo es implementada en t)rminos de hardNare.
Los datos paralelos a ser convertidos por la seccin de transmisin entran al registro bu er y son trans eridos al registro para la transmisin de datos. Los datos son desplazados a la salida a trav)s de la lnea de salida serie a una velocidad determinada por el reloj y la seccin de control. Los bits de inicio, parada y bit de paridad ser#n a$adidos autom#ticamente por la "&5<. Los datos a ser convertidos en paralelo entrar#n a trav)s de la lnea de entrada serie al registro para la recepcin de datos. Los datos serie ser#n desplazados en este registro a una razn determinada por el reloj del receptor y la seccin de control. Los bits de inicio y de parada ser#n discriminados de los datos asncronos recibidos y la palabra recibida ser# trans erida al registro bu er de salida paralelo. La seccin de estado0control no slo controla la razn de transmisin0recepcin, )sta genera interrupcin, comprueba paridad, determina el nmero de bits de parada, comprueba el error de encuadre, etc.
E1isten microcontroladores que incluyen internamente la circuiteria equivalente a una "&5<, lo que proporciona una mayor e icacia pues el programa se libera de la necesidad de inplementar la conversin serie0paralelo y la deteccin de errores. <ambi)n e1isten "&5< en circuitos integrados para ser enlazados a un microprocesador. Este dispositivo implementa la conversin asncrona paralelo0serie para convertir el ormato de palabra que maneja el microprocesador y el ormato de datos usado en la transmisin serie. & la "&5< se le deben especi icar varios par#metros+ a. b. c. d. 6its de datos por caracter 2usualmente de ? a %3. 6its de parada 2,, ,,? y -3. 6it de paridad, para utilizar su capacidad de deteccin de error. @elocidad de transmisin.
La "&5< comprueba de manera autom#tica cuando debe ocurrir la sincronizacin del bit de parada. 'i en este momento es detectado un ;, un bit de estado 2error de encuadre o ramming error3 se activar#. El sistema podr# leer el estado de este bit despu)s de la lectura de cada caracter y determinar que hacer. Htro tipo de error que comprueba el "&5< es el error de paridad, si es includo en el protocolo de comunicacin. Cuando se inserta la generacin0comprobacin de paridad la "&5< inserta 2despu)s de los bits de datos3 un bit adicional, el cu#l se obtiene realiz#ndo una operacin lgica H5 e1clusiva con los bits de datos que han sido transmitidos dar# como resultado un , 2paridad impar3 o en ; 2paridad par3. !or ejemplo, si es establecida la paridad impar el transmisor insertar# un bit de paridad de orma tal que el nmero de unos de los bits de datos m#s el bit de paridad sea una cantidad siempre impar. El error de so reescritura 8o5er7rite9 La "&5< presenta una estructura interna con doble bu er, ello le permite tener un caracter almacenado en el registro almacenador 2bu er3 de la recepcin mientras que el registro de desplazamiento serie paralelo contina ensamblando un nuevo caracter. Cuando el registro almacenador posee un dato, se le indica al sistema que controla la "&5<, por ejemplo un microprocesador, que debe leer el caracter que ha ensamblado. Esto el microprocesador debe realizarlo antes de que el registro serie0paralelo ensamble un nuevo caracter 2por ejemplo el tiempo que la "&5< en ensamblar un dato es de apro1imadamente , mseg a DC;; baudios3. 'i el microprocesador no lee el dato antes de que se ensamble el pr1imo caracter, se perder# la in ormacin del caracter previo, pues el nuevo que ha sido enlazado ocupar# su lugar en el registro bu er receptor. Cuando esto ocurre se produce un error de sobreescritura 2overNrite3, convenientemente indicado por el "&5< a trav)s de un bit de la palabra de estado.
La sincronizacin de la recepcin
!ara realizar la sincronizacin del dato recibido se debe comprobar el bit en la mitad del intervalo del tiempo que dura para evitar la lectura de alsas transiciones producto del ruido en la lnea. !ara la sincronizacin se utiliza un reloj e1terno de perodo <C que cumple la relacin+ Td = K * Tc , donde O, generalmente, toma el valor ,C. <d es el tiempo de duracin de cualquier bit de datos transmitidos, bit de paridad, bit de parada o bit de inicio. !ara lograr la sincronizacin entre el transmisor y el receptor tanto <c como O deben ser el mismo para ambos, ello permitir# que el bit de datos se compruebe en el momento preciso sin necesidad de conectar una lnea adicional de reloj para lograr el sincronismo. & continuacin vamos a ver como se sincroniza el dato en una transmisin asncrona. En la igura siguiente se observa como despu)s de detectado el bit de inicio y transcurridas % transiciones de reloj, ha transcurrido un tiempo igual a la mitad del bit de in ormacin que establece el inicio de la recepcin de un nuevo caracter. & partir de ese tiempo se leer#n los datos cada ,C pulsos de reloj.
Esto permite comprobar la in ormacin en la mitad del intervalo de cada bit de in ormacin.
La norma RS232
Como antes se adelant, la norma 5'-.- es una de las m#s populares que se utilizan en la comunicacin serie, y es la que se utiliza en los !CPs, si bien hoy da est# ampliamente superada por la transmisin serei a trav)s de "'6, de manera que est# remitiendo su uso 2por ejemplo, ya no se implementa en ordenadores port#tiles3. 'e desarroll en la d)cada de los C; para gobernar la intercone1in de terminales y >H9E>. La norma 5'-.- resuelve tres aspectos en la comunicacin que se establece entre el +TE, Equipo <erminal de 9atos, por ejemplo un !C y el +CE, Equipo para la comunicacion de datos, por ejemplo un ratn+ ,. Caracter$sticas el2ctricas de la se:al! 'e establece que la longitud m#1ima entre el 9<E y el 9CE no debe ser superior a los ,? metros y la velocidad m#1ima de transmisin es de -;.;;; bps. Los niveles lgicos no son compatibles <<L, considerando+ a. , lgico entre A.@ y A,?@ b. ; lgico entre B.@ y B,?@ -. Caracter$sticas mecnicas de los conectores! 'e utiliza un conector -? patillas, 96 -?, o de D patillas, 96 D, donde el conector macho identi ica al 9<E y el conector hembra al 9CE. .. +escripcin funcional de las se:ales usadas! Las se$ales est#n b#sicamente divididas en dos grupos+ a. 'e$ales primarias, que son normalmente utilizadas para la trans erencias de datos b. 'e$ales secundarias, utilizadas para el control de la in ormacin que ser# trans erida. La norma 5'-.- est# de inida tanto para la transmisin sncrona como para la asncrona, pero cuando se utiliza esta ltima, slo un conjunto de terminales 2de los -?3, es utilizado.
#elocidad
La velocidad est# estandarizada segn la norma 5' -.-C en baudios+ a. b. c. d. e. . g. h. i. j. F? ,,; ,?; .;; C;; ,-;; -/;; /%;; DC;; ,D-;;
Conectores
96-? patillas macho y hembra
&mbos conectores son totalmente compatibles entre s y e1isten adaptadores para pasar de un conector a otro
T;+ 8Transmit +ata< transmisin de datos< salida< pat6 29! 'e$ales de datos que se transmiten del 9<E al 9CE. En principio, los datos no se pueden transmitir si alguno de los terminales 5<', C<', 9'5 9<5 est# desactivado. R;+ 8Recei5e +ata< recepcin de datos< entrada< pat6 39! 'e$ales de datos transmitidos desde el 9CE al 9<E. +TR 8+ata Terminal Read)< terminal de datos preparado< salida< pat6 209! 'e$al del 9<E que indica que est# conectado, generalmente en :;: indica que el 9<E est# listo para transmitir o recibir. +SR 8+ata Set Read)< dispositi5o preparado< entrada< pat6 =9! 'e$al del 9CE que indica que el dispositivo est# en modo de transmisin de datos. RTS 8Re>uest To Send< peticin de en5$o< salida< pat6 19! 'e$al del 9<E al 9CE, noti ica al 9CE que el 9<E dispone de datos para enviar. 'e emplea en lneas semiduple1 para controlar la direccin de transmisin. "na transicin de , a ; avisa al 9CE que tome las medidas necesarias para prepararse para la transmisin. CTS 8Clear To Send< preparado para transmitir< entrada< pat6 /9! 'e$al del 9CE al 9<E indicando que puede transmitirle datos. C+ 8Carrier +etect< deteccin de portadora< entrada< pat6 ?9! 'e$al del 9CE que ha detectado la se$al portadora enviado por un modem remoto o que la lnea tele nica est# abierta. RI 8Rin* Indicator< tim re o indicador de llamada entrante< entrada< pat6 229! 'e$al del 9CE indicando que est# recibiendo una llamada por un canal conmutado. S, 8,@+9 8S)stem ,round Si*nal ,round< masa de se:al< pat6 A9! >asa comn para todos las lneas. &, 8,@+9 8S3ield -rotecti5e ,round< tierra de proteccin< pat6 .9! El conductor esta el)ctricamente conectado al equipo.
"na secuencia normal, a trav)s de la 5'-.-, es la siguiente+ ,. &mbos dispositivos son alimentados, indicando encendido 2si ha sido establecido en el equipo3. El 9<E activa el terminal 9<5 y el 9CE activa el terminal 9'5. "na inter ase 5'-.- bien dise$ada no comunicar# hasta que estos dos terminales est)n activos. El 9<E esperar# la activacin del terminal 9'5 y el 9<E la activacin del terminal 9<5. &unque 9<5 y 9'5 algunas veces pueden ser utilizados para el control del lujo, estos terminales solo indican que los dispositivos est#n conectados.
-. El 9<E pregunta al 9CE si este est# listo. El 9<E activa la lnea 5<'. El 9CE si est# listo, responde activando la lnea C<'. !uestos de acuerdo ambos equipos, se puede entrar a comunicar. .. Los datos son trans eridos en ambos sentidos. El 9<E enva in ormacin al 9CE a trav)s del terminal <E9. El 9CE enva in ormacin al 9<E a trav)s del terminal 5E9.
Interfaz TTLBRS232
!ara una comunicacin ull duple1 desde la "&5< de un microprocesador o microcontrolador deben conectarse un mnimo nmero de se$ales, concretamente <E9 y 5E9 as como la masa 2I=9, 'I o 'ignal Iround3. 'in embargo una inter az tpica 5'-.- requiere al menos F se$ales.
Las lneas adicionales se utilizan para la puesta de acuerdo entre el 9<E 2por ejemplo un !C3 y el 9CE 2por ejemplo un ratn3. El terminal para transmitir datos 2<E93 es utilizado para trans erir datos del 9<E al 9CE, por lo que debe ser conectado a la lnea receptora serie del peri )rico. 9e manera id)ntica la lnea receptora de datos 25E93 debe ser conectada a la lnea transmisora del peri )rico. !ara convertir <<L a 5'-.- se pueden usar circutos tpicos de transistores y diodos discretos o los circuitos integrados >C,/%% y >C,/%D, sin embargo, e1iste un circuto integrado muy popular que permiten esta conversin. El >&E-.- es un conversor de nivel <<L05'-.-. 'lo es necesario este circuito integrado y / condensadores. La inter az
mnima con el >&E-.- entre un dispositivo con salida serie <<L o C>H' y el conector 5'-.- se muestra en la siguiente igura.
El 'A;232
+escripcin! El >&E-.- dispone internamente de / conversores de niveles <<L al estandar 5'-.- y viceversa, para comunicacin serie como los usados en los ordenadores, el CH>, y el CH>-. !uede encontrar mas in ormacin en >&E-.-.!97.
&uncionamiento! El circuito integrado lleva internamente - conversores de nivel de <<L a 5'-.- y otros - de 5'-.- a <<L con lo que en total podremos manejar / se$ales del puerto serie del !C, por lo general las mas usadas sonG <E9, 5E9, 5<', C<', estas dos ltimas son las usadas para el protocolo handshaMing pero no es imprescindible su uso. !ara que el >&E-.- uncione correctamente debemos poner unos condensadores e1ternos, todo esto lo podemos ver en la siguiente igura en la que solo se han cableado las lineas <E9 y 5E9 que son las mas usualmente usadas para casi cualquier aplicacion.
En el >&E-.- todos los condensadores deben ser de , micro aradio para llegar hasta ,-; Obps o de ,;; nano aradios para llegar hasta C/ Obps. !ara el >&E-.-& los condensadores han de ser de ,;; nano aradios y se consiguen hasta -;; Obps. Csos! Este integrado es usado para comunicar un microcontrolador o sistema digital con un !C o sistema basado en el est#ndar 5'-.-. Caracter$sticas a D/5< condensadores de .00 n&!
#cc! de /,?v a ?,?v. Consumo! / m& 2,? m& con carga a la salida de . Oohm3. Entradas compati les TTL ) C'ES6 Tensin de entrada m%ima RS232! B0A .;v. Tensin de Salida RS232! B0A ,?v.
<ensin de salida tpica de B0A%v con carga nominal de ? Oohm en 5'-.-. Resistencia entrada RS232! ? Oohm 2a masa3. Resistencia entrada TTL/C'ES! /;; Oohm 2a positivo3. Las entradas se pueden de"ar al aire6 o Entrada <<L al aire, se considera un :;: al invertirse en la salida. o Entrada 5'-.- al aire, se considera un :,: al invertirse en la salida. Salidas cortocircuita les cont$nuamente! o 'alida 5'-.-+ B0A -- m&. o 'alida <<L0C>H'+ a masa A,; m&, a positivo B.; m&. +ata Rate! -;; Obps 2mn ,,C Obps3.
o
Los terminales marcados como <19, 519 y Ind corresponden al conector 5'-.- del !C mientras que los terminales marcados como 59 y <9 van directamente a sistema con las se$ales <<L. Este tipo de inter az puede verse en ratones o elementos de control de puntero del !C. Los puntos de alimentacin son de B?@.
RS232 en el -C
El puerto serie de un ordenador trabaja en modo asncronico. En puerto serie recibe y enva in ormacin uera del ordenador mediante un determinado so tNare de comunicacin o un driver del puerto serie. La in ormacin se enva al puerto car#cter a car#cter. Cuando se ha recibido un car#cter, el puerto serie enva una se$al por medio de una interrupcin indicando que el car#cter est# listo. Cuando el ordenador ve la se$al, los servicios del puerto serie leen el car#cter. E1isten dos tipos de inter aces 5'-.- puesto que la norma ue dise$ada para dos tipos de equipos, el 9<E 2Equipo <erminal de 9atos3 y el 9CE 2Equipo de Comunicacin de 9atos3. E1isten entonces dos tipos de inter az 5'-.-, la 9<E 2conector macho3 y la 9CE 2conector hembra3+
4nter az 9<E 2macho3 en el !C. 4nter az 9CE 2hembra3 en los modem, ratones y otros dispositivos.
!or tanto en un !C se utilizan conectores 96D macho, de D patillas, por los que se conectan los dispositivos al puerto serie. Los conectores hembra que se enchu an tienen una colocacin de patillas di erente, de manera que se conectan la patilla , del macho con la patilla , del hembra, la patilla - con el -, etc...
5'-.- no admite comunicaciones a m#s de ,? metros y -; Obps 2se puede utilizar mayor distancia y velocidad, pero no es el est#ndar3. La comunicacin es e ectuada con -? terminales di erentes, cada uno con su uncin. 5'-.- est# de inida tanto para la comunicacin sncrona como asncrona, pero cuando se utiliza esta ltima slo se utiliza un conjunto de los -? terminales. =ormalmente, las comunicaciones serie en el !C tienen los siguientes par#metros+ D.C;; baudios, , bit de 'tart, % bits de 9atos, , bit de 'top y sin paridad. En la igura siguiente se puede ver un ejemplo de la transmisin en <<L del dato binario 0.0..00.. La lnea en reposo est# a nivel lgico alto 2B? voltios3.
En la igura siguiente se puede ver un ejemplo de la transmisin en 5'-.- del dato binario 0.0..00.. La lnea en reposo est# a nivel lgico alto 2A,? voltios3.
CH>/ -E%A-E7
Las direcciones e 45R usadas por los puertos serie ueron de inidas al dise$ar el !C, sin embargo, las del CH>. y CH>/ no se han de inido o icialmente, aunque est#n aceptadas por convenios. El 46>A!C utilizaba la "&5< %-?;, siendo la ,C??;& una de las ltimas que se utilizan.
-?
9CE 29ispositivo3, entrada en el 9<E 2!C3. 9CE 29ispositivo3, salida en el 9<E 2!C3.
9ir
9escripcin Carrier 9etect, deteccin de portadora 5eceive 9ata, recepcin de datos <ransmit 9ata, transmisin de datos 9ata <erminal 5eady, terminal de datos preparado 'ystem Iround 'ignal Iround, tierra de se$al 9ata 'et 5eady, dispositivo preparado 5equest to 'end, peticin de envo Clear to 'end, preparado para transmitir 5ing 4ndicator, indicador de llamada entrante
5E9 <E9
66 6&
,;/ ,;.
9<5
C9
,;%.-
I=9
&6
,;-
C F
9'5 5<'
CC C&
,;F ,;?
C<'
C6
,;C
54
CE
,-?
9CE 29ispositivo3, entrada en el 9<E 2!C3. 9CE 29ispositivo3, salida en el 9<E 2!C3.
Adaptador de G a 2/ patillas
Htra orma de cone1in, en este caso sin control de lujo, se hara considerando que como cada 9<E espera la activacin del terminal 9'5 al mismo tiempo que activa el 9<5, se unan en cada 9<E, para que cada 9<E se de a s mismo la posibilidad de transmisin.
Lo mismo se hara con 5<' y C<'. <ambi)n se conectar# el terminal C9 a 9<5. &lgunos programas no trabajan si este terminal no est# activo. 9e manera que como C9 es entrada en ambos 9<E, se debe mantener activo conect#ndolo a 9<5.
(it por se*undo! o 9e ine la velocidad m#1ima, en bits por segundo 2bps3, a la que se transmiten los datos a trav)s del puerto. =ormalmente, se establece a la velocidad m#1ima admitida por el equipo o dispositivo con el que se est# comunicando. (its de datos! o Cambia el nmero de bits de datos a utilizar para cada car#cter transmitido y recibido. El equipo o dispositivo con el que comunica debe tener la misma con iguracin que aqu. La mayor parte de los caracteres se transmiten con siete u ocho bits de datos. -aridad! o Cambia el tipo de comprobacin de errores a utilizar para el puerto seleccionado. El equipo o dispositivo con el que se comunica debe tener la misma con iguracin que aqu. 'e debe elegir una de las siguientes+ @in*una! signi ica que no se agregar# ningn bit de paridad a los bits de datos enviados desde este puerto. Esto deshabilitar# la comprobacin de errores. -ar! signi ica que el bit de paridad se establece a , si se necesita para que el nmero de unos 2,3 de los bits de datos sea par. Esto habilitar# la comprobacin de errores. Impar! signi ica que se agrega un bit de paridad si se necesita para que el nmero de unos 2,3 de los bits de datos sea impar. Esto habilitar# la comprobacin de errores. 'arca! signi ica que se agrega un bit de paridad, pero siempre est# establecido a ;.
Espacio! signi ica que se agrega un bit de paridad, pero siempre est# establecido a ,. (it de parada! o Cambia el tiempo entre cada car#cter que se transmite 2cuando el tiempo se mide en bits por segundo3. Control de flu"o! o Cambia la orma en que se controla el lujo de datos. @in*uno ;on/;off, llamado en ocasiones protocolo de enlace so tNare, es el m)todo de so tNare est#ndar para controlar el lujo de datos entre dos mdems. Control de flu"o Hard7are, llamado en ocasiones protocolo de enlace hardNare, es el m)todo est#ndar de controlar el lujo de datos entre un equipo y un dispositivo serie.
'i colocamos la sonda negra del polmetro en la masa del conector, la tensin de las patillas ., / y F ser# negativa 2A,,,?/v3. En el resto de patillas la tensin es apro1imadamente de ; 2;,,Cv3
<ambi)n podemos utilizar un programa de diagnstico como C3ec4It para lo cual hemos de realizar las siguientes cone1iones.
Ca le de cone%in
!ara realizar la cone1in entre el !C y un microcontrolador circuito podemos usar di erentes alternativas. "na manera es utilizar un cable serie machoAhembra no cruzado, y en el circuito un conector hembra 96D para circuito impreso.
En la placa de circuito impreso donde se encuentra el !4C y donde se colocar# el conector 96D hembra sera conveniente realizar la intercone1in entre patillas que se describe en la siguiente igura.
Las cones1iones que presenta la igura garantizan que cualquier programa de comunicacin acepte la transmisin del !4C, si bien se realizar# sin control de lujo. La salida 9<5 2patilla /, <erminal de 9atos !reparado3 entrega se$al a la entrada 9C9 2patilla ,, 9eteccin de !ortadora3 y a la entrada 9'5 2patilla C, 9ispositivo !reparado3. !or otro lado la salida 5<' 2patilla F, !eticin de Envo3, entraga se$al a la entrada C<' 2patilla %, !reparado para el Envo3. Esta con iguracin no es necesaria ni para Jyperterminal de 8indoNs ni para <erminal<H6.
CS(
Los ordenadores personales actuales an conservan pr#cticamente todos los puertos heredados desde que se dise$ el primer !C de 46>. !or razones de compatibilidad an seguiremos viendo este tipo de puertos, pero poco a poco ir#n apareciendo nuevas m#quinas en las que no contaremos con los tpicos conectores serie, paralelo, teclado, etc... y en su lugar slo encontraremos puertos "'6 o 7ireNare. Conectores como el de la salida paralelo 2o Centronics3, la salida serie 25'-.-3 o el conector del teclado han su rido muy pocas variaciones. 'i bien es cierto que estos conectores todava hoy cumplen su uncin correctamente en casos como la cone1in de un teclado o un ratn, se han quedado ya des asados cuando tratamos de conectar dispositivos m#s r#pidos como por ejemplo una c#mara de video digital. "'6 26us 'erie "niversal3 nace como un estandar de entrada0salida de velocidad mediaA alta que permite conectar dispositivos que hasta ahora requeran de una tarjeta especial para sacarles todo el rendimiento, lo que ocasionaba un encarecimiento del producto adem#s de ser productos propietarios ya que obligaban a adquirir una tarjeta para cada dispositivo. !ero adem#s, "'6 nos proporciona un nico conector para solventar casi todos los problemas de comunicacin con el e1terior, pudiendose ormar una aut)ntica red de peri )ricos de hasta ,-F elementos. >ediante un par de conectores "'6 que ya hoy en da son estandar en todas las placas base, y en el espacio que hoy ocupa un slo conector serie de D pines nos va a permitir conectar todos los dispositivos que tengamos, desde el teclado al modem, pasando por ratones, impresoras, altavoces, monitores, scaners, camaras digitales, de video, plotters, etc... sin necesidad de que nuestro !C disponga de un conector dedicado para cada uno de estos elementos, permitiendo ahorrar espacio y dinero. &l igual que las tarjeta 4'& desaparecieron, todos los conectores anteriormente citados tambi)n desaparecer#n de nuestro ordenador, eliminando adem#s la necesidad de contar en la placa base o en una tarjeta de e1pansin los correspondientes controladores para dispositivos serie, paralelo, ratn !'0-, joysticM, etc... "'6 es !n! 2!lug and !lay3 y permite la cone1in :en caliente:, es decir, que se pueden conectar y desconectar los peri )ricos sin necesidad de reiniciar el ordenador.
Caracter$sticas de CS(
Cable de / hilos. o - de alimentacin para dispositivos ma1 ;,?&. o - de transmisin di erencial. !ermite suministrar energa electrica a dispositivos que no tengan un alto consumo y que no est)n a m#s de ? metros, lo que elimina la necesidad de conectar dichos
peri )ricos a la red el)ctrica, con sus correspondientes uentes de alimentacin, como ocurre por ejemplo con los modems e1ternos. 'egmentos de cable de ?m ma1. 9os tipos de conectores. Jasta ,-F dispositivos. Cone1in0descone1in en caliente. &ut)ntico !lug T !lay. >uchos dispositivos pueden uncionar en !C y >&C. <ransmisin de datos entre !CSs. 'i trabajamos bajo 8indoNs necesitaremos como mnimo la versin H'5 -., del 8indoNs D? para que reconozca los dispositivos. 'oportado por 8inD% mediante drivers. =ativo en 8indoNs E!. 5equiere una sla 45R para todos los dispositivos. <opologa en estrella, lo que implica la necesidad de dispositivos tipo :hub: que centralicen las cone1iones, aunque en algunos dispositivos como teclados y monitores ya se implementa esta caracterstica, lo que permite tener un slo conector al !C, y desde estos dispositivos sacar cone1iones adicionales. !or ejemplo en los teclados "'6 se suele implementar una cone1in adicional para el ratn, o incluso otras para joysticM, etc.. y en los monitores varias salidas para el modem, los altavoces... J"6 "'6 e1terno de dos salidas. !osibilidad de encadenar varios J"6 J"6 interno para una baha de .,?: de / salidas. !osibilidad de encadenar varios J"6 @elocidad "'6 o @elocidad baja ,,?>b0s 2,D-O60s3 o @elocidad alta ,->b0s 2,,?>60s3 @elocidad "'6o /%; >bps 2./ >6ps3 o Compatible con "'6 ,.,. "tiliza los cables "'6 e1istentes !eri )ricos+ o 5atn, mdem, joysticM, teclado, altavoces, esc#ner, impresoras, digitalizadoras de vdeo etc. o Est#n apareciendo placas base con puertos "'6 para dispositivos internos o &daptadores !C>C4& A "'6 para portatiles o Conversor "'6 a puerto serie o Con "'6 9isco duros e1ternos, grabadoras, videocamaras
Conectores
Los conectores tipo :&: se utilizan en el !C y los tipos :6: suelen utilizarse en los dispositivos "'6 2tambi)n e1iste otro conector mas peque$o3. !at. , . / =ombre @6"' 9A 9B I=9 9escripcin B? @9C 9ata A 9ata B Iround
Ta la de contenidos
UesconderV , <ransmisin &sncrona - <ransmisin 'ncrona . 'o tNare en CC' o .., <ransmisin o ..- 5ecepcin
/ &utor
Introduccin
"sando LC9s Los displays LC9 permiten que nuestros proyectos tengan una presentacin ptima, a la vez que le proporcionan mayores uncionalidades al operador.
Ta la de contenidos
UesconderV , 4ntroduccin - !rimera parte o -., 9isplays LC9 o -.- Como uncionan los displays LC9 o -.. <ipos de displays LC9 o -./ !ines de cone1in o -.? 4nter aces con microcontroladores o -.C Conjunto de instrucciones o -.F 'ecuencia de inicializacin . 5e erencias
/ &utor
En la mayora de los dispositivos electrnicos modernos se necesita visualizar valores, modi icar par#metros, representar estados o barras de avance, etc)tera. 'i bien e1isten desde hace mucho tiempo los display de siete segmentos, en sus di erentes versiones, en aplicaciones donde sea necesario mostrar valores que e1ceden los / dgitos, ya conviene utilizar un display LC9. La razn primaria al realizar esta eleccin es simple, utilizar displays de segmentos e1ige en la mayora de los casos utilizar t)cnicas de multiple1acin en el microcontrolador, de orma de reducir lneas de entrada 0 salida aplicadas al manejo de los displays porque de otra orma estos se necesitarian de % pines de salida por cada digito. Las t)cnicas de multiple1acin nos permiten manejarlos con menos pines, pero como nada es gratis, se pierden numerosos recursos de memoria para manejar la multiple1acin dentro del micro, adem#s de :robar tiempo: al programa principal. & veces, con programas complejos, se torna di cil mantener bien compensados los tiempos, y ni hablar de los problemas que pueden aparecer cuando hay que manejar interrupciones de otros peri )ricos. <odas estas razones hacen que el display LC9, que adem#s consume menos energa que un sistema de displays de segmentos, se torne una e1celente opcin al momento de elegir el modo de mostrar in ormacin en un proyecto.
<ipos de display LC9 del mercado. Htra de las di erencias que pueden tener entre ellos es la orma de la matriz de puntos con la cual con orman los caracteres. E1isten de ? columnas por F ilas 2el modelo al cual nos re eriremos durante la nota usa este tipo3 y de ? columnas por % ilas. Este ltimo puede utilizar el cursor en la ltima ila de cada caracter. Htra caracteristica que di erencian entre a estos dispositivos es el controlador que utilizan. Citaremos solamente el J9//F%; de la irma Hitac3i, ya que se trata de uno de los m#s di undidos. Este controlador dispone de una tabla de caracteres ya grabados en su memoria 5H>, que el abricante pone en su UNNN.sparM un.com0datasheets0LC90J9//F%;.pd hoja de datosV.
<abla de caracteres del J9//F%;. Cabe aclarar a esta altura, que es muy importante al momento de seleccionar un display LC9, tener en cuenta que tabla de caracteres utiliza. Esto se determina normalmente en su hoja de datos, donde el abricante debe colocar dicha in ormacin. En caso de no tener en cuenta este detalle, seguramente nos encontraremos en problemas al querer representar un car#cter que no e1iste en su tabla.
9e todos modos para estos casos se puede utilizar la memoria de generacin de caracteres, llamada C,RA' en la jerga de los displays LC9. Esta memoria nos permite generar solo % caracteres de inidos por el usuario, as que no se puede abusar de la misma. &dem#s la generacin de estos caracteres se debe realizar cada vez que se inicia el display LC9, carg#ndolos uno por uno en las posiciones de memoria C,RA', para luego al utilizarlos el display los tomara de all y los colocara en la memoria de display, llamada 995&>, que es la misma que se escribe cuando enviamos un car#cter para su visualizacin. La nica di erenciacin que e1iste entre el uso de la tabla de caracteres de 5H> y los caracteres generados en C,RA' es que estos ltimos no quedan grabados en el display, ya que es memoria vol#til, por lo tanto deber#n ser cargados cada vez que se inicializa el display. En cuanto a su uso, para el display es lo mismo tomar el car#cter desde 5H> que desde C,RA'.
7uncin de los pines. !or supuesto adem#s est#n los pines de alimentacin #ss y #dd, un pin de regulacin del contraste llamado #o y algunos modelos de display, con retroiluminador incorporado, pueden incluir dos pines adicionales para la alimentacin del mismo, llamados A y K 2por Anodo y Katodo3. En la hoja de datos del mdulo LC9 que utilicemos el abricante nos in ormara el diagrama de tiempos y estados de las se$ales, para establecer la comunicacin con el mdulo LC9, tanto para enviar ordenes de con iguracin o datos a escribir en el display, estos tiempos deben ser respetados si se quiere llegar a buen puerto con el manejo e icaz del mismo.
"tilizarlo en modo a / u % bits 6orrar la pantalla >over el cursor o mover el te1to dejando el cursor ijo Jacer parpadear el car#cter donde esta posicionado el cursor >ostrar o esconder el cursor 9esplazar el te1to por la pantalla Encender y apagar el display
En la siguiente tabla veremos como ser#n los valores a enviar y los estados de los pines de control para hacerlo.
'ecuencia inicializacin para inter ase a / y % bits . @emos que lo nico que cambia en la inter ase a / bits es que una vez que esta enviado el comando de inicializacin, a partir de all todo envo debe ser realizado enviando primero el nibble alto y luego el nibble bajo de cada byte que estemos enviando. Esto tambi)n incluye a los comandos de inicializacin restantes luego de de inir la inter ase. Como corolario cabe acotar que en la mayor parte de los proyectos que se realizan no es necesario utilizar la lnea R/L, por lo cual se pone esta lnea a nivel bajo 2conectada a I=93 y se respetan los tiempos necesarios y casi la totalidad de los displays LC9 uncionan correctamente de este modo. 'in embargo, los abricantes de displays LC9 aconsejan la utilizacin de la lnea R/L conectada al controlador, cada vez que se escribe sobre el display, antes de enviar un nuevo comando, se pasan las lneas de datos a entradas y se lee el estado del 64< F del byte entregado por el display, de este modo sabremos cuando el display esta listo para recibir un nuevo comando. 'i bien parece una tontera, en aplicaciones complejas, donde los tiempos valen oro, es muy importante no desperdiciarlo, por lo tanto utilizando la lnea R/L se puede optimizar mucho el aprovechamiento de los mismos. 4maginen adem#s la ventaja de adaptarse sin problemas a distintas marcas y modelos de displays, uncionando a distintas condiciones de temperaturas y humedades, sin cambiar una sola lnea de cdigo. http+00NNN.ucontrol.com.ar0NiMi0inde1.php05evistaXucontrol