Você está na página 1de 98

UNIVERSIDADE DE SO PAULO

ESCOLA DE ENGENHARIA DE SO CARLOS


DEPARTAMENTO DE ENGENHARIA ELTRICA




FERNANDO RAMON AYRES PEREIRA




Sistema para Controle de ngulo de Disparo de Tiristores em Sistemas
Trifsicos Utilizando Microcontrolador


V3.0



SO CARLOS
2007
i

FERNANDO RAMON AYRES PEREIRA


SISTEMA PARA CONTROLE DE NGULO DE
DISPARO DE TIRISTORES EM SISTEMAS TRIFSICOS
UTILIZANDO MICROCONTROLADOR


Trabalho de Concluso de Curso
apresentado Escola de Engenharia de So
Carlos, da Universidade de So Paulo

Curso de Engenharia Eltrica com nfase
em eletrnica

ORIENTADOR: Prof. Dr. J os Roferto B. de A. Monteiro


SO CARLOS
2007
ii

iii

Dedicatria

minha famlia e amigos com admirao e gratido por seu incansvel apoio e
dedicao que permitiram minha chegada at este ponto.
iv

v

Agradecimentos
Ao Prof. Dr. Jos Roberto B. de A. Monteiro, pela ateno e apoio durante o
processo de definio e orientao.
Ao Prof. Dr. Livre Docente Digenes Pereira Gonzaga , que nos anos de convivncia
muito me ensinou, contribuindo para meu conhecimento cientfico e intelectual.
Fundao de Amparo Pesquisa do Estado de So Paulo pela concesso da
bolsa de Iniciao Cientfica.
vi

vii

RESUMO
Pereira, F. R. A. Desenvolvimento de sistema para controle de ngulo de
disparo de tiristores em sistemas trifsicos utilizando um nico processador. 2007.
88f. Trabalho de Concluso de Curso Escola de Engenharia de So Carlos, Universidade
de So Paulo, So Carlos, 2007.
O objetivo deste projeto desenvolver uma plataforma para o controle do ngulo de
disparo de tiristores para exercer o acionamento de equipamentos trifsicos, utilizando um
nico microcontrolador e uma nica fase de referncia. Prev-se a configurao da
operao do sistema via comunicao serial SPI ou atravs de sinais digitais externos (sinal
de tenso de 0 a 3,3V). O trabalho busca melhorar as possibilidades de acionamento de
chaves de potncia existentes no mercado fazendo-se uso de um microcontrolador
MSP430.
Palavras-chave: TRIAC, SCR, controle, disparo, microcontrolador, acionamento.
viii

ix

ABSTRACT
Pereira, F. R. A. Desenvolvimento de sistema para controle de ngulo de
disparo de tiristores em sistemas trifsicos utilizando um nico processador. 2007.
88f. Trabalho de Concluso de Curso Escola de Engenharia de So Carlos, Universidade
de So Paulo, So Carlos, 2007.
The objective of this project is to develop a platform to control the trigger angle of
thyristors to perform the drive of three phase equipments, using a single microcontroller and
a single phase reference. It is expected to perform the configuration of the systems
operation mode by serial communication SPI or through external digital signals (signal
voltage from 0 to 3.3V). The work seeks to boost the possibilities of trigger systems for power
keys in the market making use of a MSP430 microcontroller.
Keywords: TRIAC, SCR, control, trigger, microcontroller, driver.
x

xi

Lista de Figuras
Figura 1-1 - Sistema trifsico de tenses alternadas senoidais. ............................................. 1
Figura 1-2 - Diagrama de Blocos completo do Circuito Integrado TCA780 (extrado de [3]). . 3
Figura 1-3 - Diagrama de blocos do circuito integrado TCA780 com referncia de alguns
dispositivos que devem ser adicionados externamente (extrado de [3]). ............................... 8
Figura 1-4 - Diagrama de montagem de um circuito utilizando TCA780 empregado em
chaveamentos utilizando chaves eletrnicas (extrado de [3]). ............................................... 9
Figura 2-1 - Diagrama de blocos do prottipo de auxlio de desenvolvimento e teste. ......... 10
Figura 2-2 - Configurao do regulador de tenso projetado para gerar 3,3V, utilizado no
prottipo de auxlio a testes e ao desenvolvimento,. ............................................................. 11
Figura 2-3 - Circuito astvel configurador para gerar pulsos a 60Hz. ................................... 12
Figura 2-4 - Divisor de tenso utilizado para excursionar a tenso de 0-2,5V para referenciar
o ngulo de disparo de 0-180............................................................................................... 12
Figura 2-5 - Esquema do circuito gerador de pulso. .............................................................. 13
Figura 2-6 - Configurao do buffer utilizado no prottipo para auxilio de testes e
desenvolvimento. ................................................................................................................... 13
Figura 2-7 - Foto do prottipo montado em protoboard para auxiliar no processo de criao
do software de controle da plataforma projetada. ................................................................. 14
Figura 2-8 - Funcionalidades atribudas s portas do microcontrolador MSP430F1232. ...... 15
Figura 2-9 - Configurao utilizada para as fontes de tenso de 3,3V utilizadas no SAT. .... 21
Figura 2-10 - Regulador de tenso utilizado para referncia de positiva do conversor
analgico-digital do microcontrolador. ................................................................................... 21
Figura 2-11 Configurao do circuito do supervisrio de tenso utilizado. ........................ 22
Figura 2-12 - Circuito utilizado como driver para padronizao do sistema RS232. ............. 23
Figura 2-13 - Circuito composto por transistores utilizados para condicionar os sinais da
comunicao serial. ............................................................................................................... 24
Figura 2-14 - Diagrama funcional do CI TLC555 (extrado do datasheet do componente). .. 25
Figura 2-15 - Circuito astvel utilizado no Sistema de Acionamento Trifsico. ..................... 26
Figura 2-16 - Diagrama do barramento de 16 pinos simples utilizado para entrada e sada de
informao da plataforma. ..................................................................................................... 26
Figura 2-17 - Conector utilizado para a programao JTAG. ................................................ 27
Figura 2-18 - Conjunto de jumpers utilizados para a seleo do modo de funcionamento do
sistema. ................................................................................................................................. 28
Figura 2-19 - Conjunto de jumpers utilizados para configurao pelo programador. ............ 29
xii

xiii

Figura 2-20 - Representao com uma viso geral do sistema a ser abordado para gerao
do software. ........................................................................................................................... 32
Figura 2-21 Esboo do hardware do SAT (sem todos os detalhes e interconexes). ........ 33
Figura 2-22 - Diagrama de interrupes da lgica implementada no software de controle do
Sistema de Acionamento Trifsico. ....................................................................................... 39
Figura 2-23 - Fluxograma do bloco de inicializao do sistema. ........................................... 40
Figura 2-24 Fluxograma do bloco de amostragem e processamento dos dados. .............. 43
Figura 2-25 - Fluxograma do bloco de habilitao do sistema. ............................................. 44
Figura 2-26 - Fluxograma do bloco de verificao do buffer serial. ....................................... 45
Figura 2-27 - Fluxograma do bloco de reinicializao dos WDT. .......................................... 46
Figura 2-28 Fluxogramas: (a) incio (b) fim da deteco automtica da contagem mxima
associada RTI de sincronismo. E (c) sincronismo do sistema a partir da RTI de
sincronismo. ........................................................................................................................... 47
Figura 2-29 - Fluxograma da RTI de Timer. .......................................................................... 49
Figura 2-30 - Fluxograma da RTI de falha na alimentao ................................................... 50
Figura 2-31 - Seqncia que deve ser seguida para comunicao serial. ............................ 51
Figura 2-32 - Foto da PCB desenvolvida neste projeto, com a finalidade de formar um
sistema para acionar chaves de potncia em sistemas trifsicos. ........................................ 53
Figura 2-33 - Nmero de contagens do Timer obtido na prtica () e esperados em teoria ()
para os oito experimentos realizados sob diferentes tenses de entrada. ............................ 55
Figura 2-34 - Grfico de relao entre a freqncia de entrada e a contagem mxima
calculada pela rotina de identificao automtica. ................................................................ 56
Figura 2-35 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com
uma tenso de referncia de 0V (0) para gerao de pulsos curtos para SCR. .................. 58
Figura 2-36 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com
uma tenso de referncia de 0,518V para gerao de pulsos longos para SCR. ................. 58
Figura 2-37 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com
uma tenso de referncia de 1,096V para gerao de pulsos longos para TRIAC. ............. 59
Figura 2-38 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com
uma tenso de referncia de 1,838V para gerao de pulsos longos para TRIAC. ............. 59
Figura 2-39 - Circuito de condicionamento da senide de referncia ................................... 60
Figura 2-40 - Circuito para determinao das opes do usurio via botes. ...................... 60
Figura 2-41 - Foto da plataforma de controle do SAT desenvolvida. .................................... 61
Figura 2-42 Montagem para teste do SAT em uma aplicao real. ................................... 61
Figura 2-43 Forma de onda da corrente de um retificador de meia onda com ngulo de
controle igual a 0. Base de tempo de 2,5ms/Div e escala vertical de 5V/Div. ..................... 62
xiv

xv

Figura 2-44 - Forma de onda da corrente de um retificador de meia onda com ngulo de
controle prximo a 180. Base de tempo de 2,5ms/Div e escala vertical de 5V/Div. ............ 62
xvi

xvii

Lista de Tabelas
Tabela 2-1 - Relao das funes previstas para os pinos da porta 1. ................................. 15
Tabela 2-2 - Relao das funes previstas para os pinos da porta 2. ................................. 16
Tabela 2-3 - Relao das funes previstas para os pinos da porta 3. ................................. 16
Tabela 2-4 - Principais componentes de hardware do SAT. ................................................. 33
Tabela 2-5 - Relao dos cdigos para alterao dos estados das portas de sada e seus
significados. ........................................................................................................................... 37
Tabela 2-6 - Relao dos cdigos para inicializao de comunicao serial e cdigos de
erro. ....................................................................................................................................... 52
Tabela 2-7 - Relao dos comandos relacionados para utilizao com o SAT. ................... 52
Tabela 2-8 - Anlise da exatido da amostragem do conversor analgico digital do
microcontrolador MSP430F1232. .......................................................................................... 54
Tabela 2-9 - Conjunto de dados referentes amostragem/converso e clculos para
diferentes tenses de entrada. .............................................................................................. 54
Tabela 2-10 - Relao dos preos dos principais componentes que compem o SAT. ....... 63
xviii

xix

Lista de Siglas e Abreviaturas
AD Analgico-Digital (denominao para conversores que amostram
nveis de tenso analgicos e representa digitalmente).
Bit Binary Digit (Dgito Binrio), a menor unidade de medida de
transmisso de dados usada na Computao e na Teoria da Informao.
BSDL Boundary Scan Description Language, documento do IEEE
que descreve a linguagem de bondary scan.
CA Corrente alternada. Designao para sistema de fase alternada.
CPU Central Processing Unit (Unidade Central de Processamento), a
parte do microcontrolador responsvel pelo processamento.
DA Digital- Analgico (denominao para conversores que relacionam
cdigos digitais com nveis de tenso analgicos).
DC Direct Current (Corrente Contnua). Designao para sistemas de
tenso contnua.
DIP Dual In-line Package, tipo de encapsulamento de circuitos integrados.
DMA Direct Memory Access (Acesso direto memria), mtodo de acesso
memria que permite que dispositivos transfiram dados sem sobrecarregar o processador.
GCC GNU Compiler Collection, conjunto de compiladores de linguagens de
programao produzido pelo projeto GNU.
GNU O projeto GNU um projeto iniciado por Richard Stallman em 1984,
com o objetivo de criar um sistema operacional totalmente livre, que qualquer pessoa teria
direito de usar e distribuir sem ter que pagar licenas de uso.
GPL GNU General Public License (Licena Pblica Geral).
IEEE Instituto de Engenheiros Eltricos e Eletrnicos, uma organizao
proficional sem fins lucrativos.
xx

xxi

JTAG Joint Test Action Group interface para teste e depurao in-circuit.
LACEP Laboratrio de Controle e Eletrnica de Potncia, do Departamento de
Engenharia Eltrica da Escola de Engenharia de So Carlos.
LCD Liquid Cristal Display (Monitor de Cristal Lquido) monitor composto
por cristais polarizadores de luz eletricamente controlados.
LQFP Low-profile Quad Flat Package, tipo de encapsulamento de circuitos
integrados.
PC Personal Computer, computador de uso pessoal.
PCB Printed Circuit Board (Placa de circuito impresso).
PWM Pulse Width Modulation (Modulao por Largura de Pulso), mtodo
utilizado para se controlar a energia de alimentao de sistemas.
QFN Quad Flat pack No lead, tipo de encapsulamento de circuitos
integrados.
RISC Reduced Instruction Set Computer (Computador com um
Conjunto Reduzido de Instrues), linha de arquitetura de computadores que
utiliza um conjunto simples e reduzido de instrues.
SAT Sistema de Acionamento Trifsico.
SCR Silicon Controled Rectifier (Retificadores Controlados de Silcio).
SO Sistema operacional.
SPI Serial Peripheral Interface.
TRIAC TRIode for Alternating Current (Triodo para Corrente Alternada).
UART Universal Asynchronous Receiver/Transmitter, mdulo de
recepo/transmisso serial assncrona.
xxii

xxiii

USART Universal Synchronous Asynchronous Receiver/Transmitter, mdulo
de recepo/transmisso serial sncrona ou assncrona.
xxiv

xxv

Sumrio
1. Introduo .......................................................................................................... 1
1.1 Chaves eletrnicas ......................................................................................... 2
1.2 Eletrnica e microcontroladores ..................................................................... 4
1.3 Programao e a Engenharia de Software .................................................... 6
1.4 Consideraes sobre o CI TCA780 ................................................................ 7
2. Desenvolvimento .............................................................................................. 10
2.1 Projeto de Hardware ..................................................................................... 10
2.1.1 Sistemas de Apoio ao Desenvolvimento ................................................. 10
2.1.2 Projeto da PCB ........................................................................................ 14
2.2 Projeto de Software ...................................................................................... 29
2.1.3 Especificao dos Requisitos do Software ............................................. 31
2.1.4 Desenvolvimento das rotinas de software ............................................... 36
3. Resultados e Discusses ................................................................................. 53
4. Concluses ...................................................................................................... 64
5. Referncias Bibliogrficas ................................................................................ 66
ANEXO A- Esquemtico do SAT. .............................................................................. 67
ANEXO B- Montagem Exemplo Para um Retificador de Meia Onda ......................... 68
ANEXO C- PCB Vista Superior .................................................................................. 69
ANEXO D- PCB Vista Inferior .................................................................................... 70
xxvi

1

1. Introduo
Os sistemas senoidais possuem uma importncia particular na Engenharia Eltrica,
pois formam a maior parte dos sistemas de produo e transporte de energia na forma de
eletricidade. Um sistema trifsico de tenses alternadas senoidais pode ser completamente
especificado por sua freqncia angular, pelo seu perodo, pela amplitude mxima, pelo
valor eficaz dessa amplitude e pela fase em relao origem [1].

Figura 1-1 - Sistema trifsico de tenses alternadas senoidais.
Por intermdio de conversores baseados em dispositivos semicondutores de
potncia, a Eletrnica de Potncia assegura o funcionando em regime de comutao a
forma e a regulao da energia eltrica fornecida por um gerador a uma determinada carga.
Em geral, o processo consiste na converso e/ou na regulao das tenses, correntes,
freqncias e potncias. Pode-se dizer que a Eletrnica de Potncia tem como alguns de
seus objetivos [2]:
I. Compreender o funcionamento em comutao dos dispositivos
semicondutores de potncia;
II. Analisar os conversores comutados de potncia;
III. Dimensionar os conversores;
IV. Sintetizar mtodos de comando e controle dos conversores.
A partir dos objetivos da Eletrnica de Potncia, acima citados, busca-se eficincia
no processamento da energia eltrica de forma a apresentar desempenho adequado
2

carga e ao gerador. A maximizao do rendimento de processos , em geral, desejvel por
razes econmicas.
Este trabalho objetiva abordar o ltimo tpico, apresentado anteriormente,
desenvolvendo-se uma plataforma de acionamento dos conversores (baseados em
tiristores) comumente utilizados para o controle de linhas de potncia.
1.1 Chaves eletrnicas
Desde seu desenvolvimento, 1960-1961, os tiristores, em especial os dispositivos
Retificadores Controlados de Silcio (SCR), tornaram-se revolucionrios, principalmente no
controle de equipamentos industriais, substituindo diversos dispositivos at ento utilizados
como: Retificadores de arco-Mercrio, Reatores de ncleo saturvel, Reostatos e Motores
de Partida. Hoje em dia, apenas dispositivos semicondutores de silcio so utilizados como
chaves. Diferentes modelos destas chaves so projetadas para operar em diferentes regies
de potncia podendo ser utilizados diodos que operam na faixa de 0,17 a 1500A e tiristores
na faixa de 0,6 a 1400A ou mais. Fazendo uso desta grande quantidade de componentes e
com um projeto adequado de resfriamento, possvel projetar conversores para uma vasta
faixa de potncia [3].
Como caractersticas dos retificadores de fase controlada pode-se dizer que so
simples, mais baratos e sua eficincia , em geral, acima de 95% [4]. Esses sistemas so
muito utilizados para acionamentos de velocidade varivel em aplicaes industriais na faixa
de potncia ao nvel de Megawatts. Se, por exemplo, uma chave tiristorizada for conectada
entre a rede de alimentao CA e a carga, o fluxo de potncia poder ser controlado atravs
da variao do valor eficaz da tenso CA aplicada carga. Esse tipo de circuito de potncia
conhecido como controlador de tenso CA. Para esta simples implementao pode-se
indicar vrias aplicaes comuns no dia-a-dia [4]:
1. Aquecimento industrial;
2. Mudana de derivao de transformador sob carga;
3. Controle de iluminao;
4. Controle de velocidade de maquinas de induo polifsicas;
5. Controle de eletroms.
Existem inmeros tipos de tiristores no mercado como: LASCR (SCR ativado por
luz), TRIAC (tiristor triodo bidirecional), DIAC (tiristor diodo bidirecional), GTO (tiristor
3

comutvel pela porta), MCT (tiristor controlado por MOS) e, o mais usualmente empregado,
o SCR [4]. O modo para fazer com que os SCRs entrem em conduo atravs da
aplicao de uma corrente positiva na porta por meio de um circuito de disparo [2]. Existem
alguns circuitos que podem ser empregados para executar esta tarefa de colocar os
tiristores em conduo. Uma maneira de promover o disparo de dispositivos tiristores pode
ser conseguida fazendo-se uso de componentes discretos. Para este caso, possvel
implementar o sistema utilizando a tcnica de oscilador de relaxao agregando-se
componentes para formar subsistemas que em conjunto so capazes de realizar a tarefa de
acionamento dos tiristores aplicados em sistemas CA.
O sistema mais comumente utilizado para realizar o disparo de tiristores so circuitos
integrados. Isto est relacionado maior confiabilidade na utilizao e facilidade nas
montagens. No mercado, um dos CIs mais largamente utilizados para montagem do circuito
de disparo e controle do ngulo de disparo o TCA780 [3]. O diagrama de blocos deste
dispositivo est demonstrado na Figura 1-2.

Figura 1-2 - Diagrama de Blocos completo do Circuito Integrado TCA780 (extrado de [3]).

4

1.2 Eletrnica e microcontroladores
Pode-se dizer que a Eletrnica de Potncia dedica-se a processar e controlar o fluxo
de energia eltrica fornecendo tenses e correntes nas formas exigidas pelas cargas. Este
tipo de processamento necessita combinar potncia, eletrnica e controle [2, 4].
O desenvolvimento da tecnologia de microprocessadores teve grande impacto no
controle e na sintetizao da estratgia de controle para os dispositivos semicondutores de
potncia. Os equipamentos de Eletrnica de Potncia modernos usam semicondutores de
potncia que podem ser considerados como o msculo, e a microeletrnica, que tem a
inteligncia do crebro [4].
Para a elaborao deste projeto, o microcontrolador escolhido para desempenhar o
papel de inteligncia do crebro responsvel por efetuar o controle dos processos de
acionamento dos msculos (tiristores) foi o MSP430F1232 da Texas Instruments. Alguns
aspectos-chave da arquitetura MSP430 so [5]:
Baixo consumo: os MSP430 so chips conhecidos pelo seu consumo incrivelmente
baixo (da ordem de 0,1A para reteno dos dados na RAM, 0,8A para
funcionamento no modo de relgio de tempo real e cerca de 250A/MIPS em
funcionamento normal). O baixo consumo obtido graas aos diversos modos de
funcionamento da CPU, conforme veremos mais adiante;
Baixa tenso de operao: os MSP430 podem operar com tenses a partir de 1,8V
at 3,6V (a tenso mnima para programao da memria do tipo Flash 2,2V para
os dispositivos da famlia x2xx e 2,7V para os demais);
Alto desempenho: utilizando um barramento de dados de 16 bits (ao contrrio da
grande maioria dos seus competidores diretos, que so microcontroladores de 8
bits), diversos modos de endereamento e um conjunto de instrues pequeno, mas
muitssimo poderoso, os MSP430 permitem realizar tarefas complexas com um
cdigo bastante pequeno e rpido;
Conjunto de instrues ortogonais: a disponibilidade de qualquer modo de
endereamento para qualquer instruo e qualquer operando permite que se
escrevam cdigos pequenos e eficientes, facilitando a tarefa dos compiladores de
linguagens de alto nvel como a linguagem C;
Nmero reduzido de instrues: arquitetura RISC com apenas 27 instrues fsicas
(op-codes) e mais 24 instrues emuladas (variaes das 27 instrues que utilizam
os geradores de constantes), resultando um conjunto de 51 instrues;
5

Grande quantidade de perifricos: os microcontroladores MSP430 contam com um
conjunto bastante extenso de perifricos internos, com uma nfase especial para os
conversores AD de at 16 bits, conversores DA, comparador analgico, amplificador
operacional programvel, controladores de DMA, Timers com diversos modos de
funcionamento (incluindo PWM), controlador de LCD, USARTs com capacidade de
endereamento,multiplicador por hardware com capacidade de executar operaes
de multiplicao e acmulo, etc;
Facilidade de gravao e de depurao: a utilizao da interface JTAG para a
gravao e depurao permite que o projetista realize a programao e a depurao
do seu software diretamente na placa de aplicao, sem a necessidade de utilizao
de equipamentos dispendiosos como emuladores;
Diversos encapsulamentos: desde o diminuto QFN de 24 pinos e seus 4 x 4 mm at
encapsulamentos LQFP de 100 pinos. Os dispositivos das famlias 1xx, 2xx e 4xx
no possuem verses com encapsulamento DIP.
importante citar que a CPU desses microcontroladores composta por trs
barramentos distintos (endereos, dados e controle), sendo os dois primeiros de 16bits. Em
relao ao barramento de dados, a largura de 16 bits significa que a CPU pode processar
informaes em lotes de 16bits, o que facilita muito o trabalho do programador, pois muitas
aplicaes atuais trabalham com dados de 16 ou mais bits. Alm disso, a CPU possui 16
registradores internos (todos de 16bits). Os microcontroladores MSP430 possuem um
projeto simples e ao mesmo tempo poderoso. Sua arquitetura RISC combina um conjunto
reduzido de instrues (apesar de uma parcela dos especialistas em arquitetura de
processadores discordar de que sejam microcontroladores RISC, pelo fato de possurem
instrues com larguras e, conseqentemente, tempos de execuo variveis) com uma
arquitetura de barramento clssica, permitindo que a CPU possua um espao nico de
endereamento de memria.
JTAG o nome comum utilizado para a padronizao referenciada no documento
IEEE 1149.1 - Standard Test Access Port and Boundary-Scan Arquiteture. Este, refere-se ao
acesso de portas para teste de placas de circuito integrado utilizando boundary scan. O
JTAG foi padronizado em 1990 pelo IEEE e em 1994 foi adicionado um documento de
descrio da linguagem de boundary scan - boundary scan description language (BSDL).
Desde ento, este padro tem sido adotado pelas companhias eletrnicas em todo mundo
[6].
6

Embora projetado para placas de circuito integrado, atualmente utilizada
principalmente para testes de sub-blocos de circuitos integrados alm de ser til como
mecanismo de depurao para sistemas embarcados, oferecendo convenientes back door
no sistema. Enquanto utilizado como ferramenta de depurao, pode ser utilizado em
circuitos emuladores na qual o JTAG funciona como mecanismo de transporte permitindo o
programador acessar um mdulo depurador em um microcontrolador interligando o PC ao
microprocessador. A interface JTAG composta por quatro, ou cinco pinos adicionadas a
um chip, projetada de forma que mltiplos dispositivos em uma placa possam ter suas linhas
de JTAG ligados a apenas um ponto de comunicao. Desta forma, utilizando-se apenas um
ponto de conexo, pode-se ter acesso a todos os dispositivos em uma placa [6].
Os pinos que compem o JTAG so denominados da seguinte forma:
1. TDI (Test Data In);
2. TDO (Test Data Out);
3. TCK (Test Clock);
4. TMS (Test Mode Select);
5. TRST (Test Reset) opcional.
1.3 Programao e a Engenharia de Software
A linguagem de programao C, inicialmente desenvolvida para ser utilizada no
sistema operacional UNIX, uma linguagem de programao estruturada e padronizada.
Esta linguagem foi criada na dcada de 1970 por Dennis Ritchie e Ken Thompson nos
laboratrios Bell da AT&. Desde ento se espalhou por muitos outros sistemas operacionais
e tornou-se uma das linguagens de programao mais usadas. Seu ponto forte reside
principalmente em sua eficincia e na proximidade com a linguagem cotidiana humana, em
relao linguagem Assembly, o que facilita sua interpretao pelo projetista. Um ponto
fraco importante a falta de proteo a erros de sintaxe. Praticamente tudo que se expressa
em um programa em C pode ser executado como, por exemplo, acessar uma posio
inexistente de um vetor o que resultaria em erros totalmente inesperados. O cdigo C pode
ser compilado para ser rodado em quase todos os computadores e sistemas operacionais.
Esta linguagem foi criada com o objetivo de facilitar a criao de programas extensos com
menos erros recorrendo ao paradigma da programao algortmica ou procedimental [7].
Para melhorar o desempenho e os resultados e facilitar o processo de programao foi
criada a rea de estudo de metodologias de programao hoje chamada Engenharia de
software [7].
7

A Engenharia de software uma rea do conhecimento da informtica voltada para a
especificao, desenvolvimento e manuteno de sistemas de software aplicando
tecnologias e prticas de cincia da computao, gerncia de projetos e outras disciplinas,
objetivando organizao, produtividade e qualidade [7]. Para se atingir todos os objetivos da
engenharia de software utilizam-se modelos abstratos e precisos em que se pode projetar e
implementar sistemas de software garantindo a qualidade do programa gerado [7, 8].
Este projeto fez uso destas poderosas ferramentas a fim de implementar todo o
projeto de software buscando os melhores resultados possveis para o objetivo visado.
Ao buscar informaes a respeito de estudos sobre mtodos de disparo de tiristores,
percebe-se que inmeras pesquisas so realizadas objetivando anlises da utilizao
destes dispositivos. Como, por exemplo, na performance em estado estacionrio de motores
de induo controlados por SCR [9], ou nas caractersticas das respostas devidas
alteraes nas variveis como temperatura, tenso e corrente [10]. Observa-se que pouco
estudo realizado visando o aperfeioamento das ferramentas para acionamento de
tiristores. Este trabalho busca abordar esta parte da aplicao.
1.4 Consideraes sobre o CI TCA780
Para a transferncia de potncia, dois tipos de controle normalmente so utilizados:
ou o controle liga-desliga (tudo ou nada), ou o controle do ngulo de fase. No controle liga-
desliga, as chaves com tiristores conectam a carga rede de alimentao CA por alguns
ciclos da tenso de entrada e ento a desconectam por outros ciclos. No controle por ngulo
de fase, as chaves conectam a carga a fonte CA durante uma poro de cada ciclo da
tenso de entrada [3].
O controle do ngulo de fase o processo mais comum na tecnologia para a
transformao eltrica de correntes AC em DC [3]. O circuito integrado TCA780 um
circuito analgico para controle de fase de SCRs e TRIACs. Utilizando o TCA780 conectado
s chaves, possvel realizar um vasto nmero de funes, porm, com o custo de uma
numerosa quantidade de componentes. Este dispositivo permite uma variao de pulsos de
0 180 [3].
O diagrama de blocos do TCA780 est representado na Figura 1-3. A alimentao do
circuito obtida a partir de uma fonte de tenso internamente regulada para um valor de
referncia de 5,1V. Isto faz com que parmetros essenciais sejam independentes da fonte
8

de alimentao externa a qual admite tenso entre 8 e 18V
DC
. O consumo de corrente da
ordem de 15mA e se mantm praticamente constante para toda faixa de tenso externa de
alimentao [3].

Figura 1-3 - Diagrama de blocos do circuito integrado TCA780 com referncia de alguns dispositivos
que devem ser adicionados externamente (extrado de [3]).
O pino 5 utilizado como pino de sincronizao. Este conectado a fase R
utilizando-se resistores de 220k e deste h uma ligao para o comum passando por dois
diodos conectados em antiparalelo. Esses dois diodos limitam a tenso para se obter uma
tenso de sincronizao na ordem de 0,6V. Para o pino 5 dos outros TCA780 a forma de
conexo a mesma, porm as fases utilizadas so a S e a T.
A freqncia da onda dente de serra utilizada internamente para gerao dos pulsos
fixada pelo detector de zero. Com isso, toda vez que ocorrer uma passagem pelo zero de
tenso, a onda dente de serra reiniciada. O capacitor C
r
=100nF e o resistor R
r
=100k
determinam a inclinao da onda dente de serra. A tenso de controle pode ser variada de 0
a 3V pela fonte de tenso U
11
. No instante em que a onda dente de serra gerada atinge um
valor igual ao da tenso de controle aplicada ao pino 11, um pulso obtido como sada no
pino 15. Quanto mais positivo for o sinal de controle mais demorar para que a comparao
com a onda dente de serra libere um pulso na sada. Desta forma, alterando-se a tenso
9

que ser comparada com a onda dente de serra possvel determinar o instante em que
ocorrer a gerao do pulso, ou seja, possvel determinar-se o ngulo de disparo.
Devido grande corrende drenada pela porta dos tiristores (SCR, TRIAC), faz-se
necessrio empregar de um estgio de amplificao do sinal gerado pelo TCA780 para o
acionamento das chaves eletrnicas. Os estgios de potncia utilizam transistores NPN
para obter uma amplificao dos pulsos de chaveamento gerados pelo TCA780. Estes
estgios amplificam a sada do circuito de 44mA para 1A, que a corrente necessria para
que ocorra o acionamento de cada tiristor. Para limitar a tenso reversa no transistor de
chaveamento uma combinao de diodo Zener e diodo inserida em paralelo com o
enrolamento do transformador. Um exemplo de uma montagem completa de um circuito
TCA780 com seu circuito de potncia esto indicados na Figura 1-4.

Figura 1-4 - Diagrama de montagem de um circuito utilizando TCA780 empregado em chaveamentos
utilizando chaves eletrnicas (extrado de [3]).
10

2. Desenvolvimento
Para a realizao deste projeto subdividiu-se o trabalho em duas partes distintas: o
projeto de hardware e projeto de software.
2.1 Projeto de Hardware
2.1.1 Sistemas de Apoio ao Desenvolvimento
Para se testar o funcionamento do projeto do hardware do sistema como um todo e
para auxiliar no desenvolvimento e testes do software, montou-se em um protoboard alguns
circuitos atravs dos quais se permite simular a utilizao real do sistema. Projetou-se estes
circuitos segundo o diagrama de blocos indicado na Figura 2-1.
SAT
Oscilador
de 60Hz
Buffer
Gerador
de pulso
Regulador
de tenso
Excurso
de tenso
de 0-2,5V
Conector Principal
Programador
JTAG

Figura 2-1 - Diagrama de blocos do prottipo de auxlio de desenvolvimento e teste.
A montagem realizada no protoboard contou com um regulador de tenso LM317
configurado de forma a gerar uma tenso de 3,3V. Esta tenso foi necessria para se
alimentar MSP430, o circuito implementado est indicado na Figura 2-2. Para se obter a
11

tenso desejada utilizaram-se os dados do datasheet o qual sugere a equao (1) para se
projetar o circuito.
) 1 (
2
1
R
R
V V
REF OUT
+ = (1)
Montou-se o sistema utilizando-se os valores indicados na Figura 2-2 atravs da
equao (1). Desta forma tem-se que o clculo da tenso de sada obtido como indicado
na equao (2).
V V
OUT
1 , 3 )
196
120
1 ( 5 = + = (2)

Figura 2-2 - Configurao do regulador de tenso projetado para gerar 3,3V, utilizado no prottipo de
auxlio a testes e ao desenvolvimento,.
Tambm se utilizou um NE555 em configurao astvel com freqncia de
oscilao de 60Hz. Utiliza-se este sinal para simular a senide de referncia da rede AC,
utilizada como sincronismo para a gerao dos pulsos. O circuito montado est
representado na Figura 2-3. Para se determinar o tempo em nvel alto e em nvel baixo dos
pulsos gerados a partir dos componentes escolhidos utilizam-se os equacionamentos (3)
obtidos a partir do datasheet:

= + =
= =
ms C R R t
ms C R t
B A H
B L
22 , 9 ) ( 693 , 0
93 , 6 693 , 0
1
1
(3)
A freqncia total obtida dada por:
Hz
e e t t
f
L H
t
93 , 61
3 22 , 9 3 93 , 6
1 1
=
+
=
+
=
(4)
12


Figura 2-3 - Circuito astvel configurador para gerar pulsos a 60Hz.
Para gerar a tenso de determinao do ngulo de disparo utiliza-se um
potencimetro e um resistor para formar um divisor resistivo, conforme indicado na Figura
2-4. Este arranjo permite excursionar a tenso de 0 a 2,5V para referenciar o disparo de 0 a
180.

Figura 2-4 - Divisor de tenso utilizado para excursionar a tenso de 0-2,5V para referenciar o ngulo
de disparo de 0-180.
Para testes da interrupo de porta e Timer montou-se um monoestvel no
redisparvel utilizando um CI 74121 e um push Button, conforme indicado na Figura 2-5.
Projetou-se o sistema para gerar um pulso de aproximadamente 10s, atravs da equao
(5) sugerida pelo datasheet do componente.
s e e C R t
X X W
5 , 17 9 1 3 25 7 , 0 7 , 0 = = = (5)
Desta maneira pode-se controlar o disparo de um pulso nico sem rudos o qual
pode ser utilizado para desencadear todo processo de interrupo no microcontrolador.
13


Figura 2-5 - Esquema do circuito gerador de pulso.
Por ltimo, utilizou-se um buffer 74HC541 ligado s portas de sada do
microcontrolador responsveis pela gerao dos pulsos de disparo dos tiristores. Com esta
implementao objetivou-se obter uma maior potncia do sinal de sada facilitando a
observao e testes destes sinais.

Figura 2-6 - Configurao do buffer utilizado no prottipo para auxilio de testes e desenvolvimento.
A Figura 2-7 contm a foto do prottipo de auxlio a testes e desenvolvimento,
montado a partir dos circuitos indicados anteriormente. Nesta foto pode-se observar a
montagem realizada em protoboard alm da conexo da PCB reserva, utilizada para a
realizao dos primeiros testes do microcontrolador no incio do projeto. Esta PCB est
ligada ao prottipo de testes por meio de um cabo Flat. Conectada tambm a esta PCB
pode-se observar o programador JTAG utilizado para descarregar o programa criado alm
de possibilitar a emulao do sistema.
14


Figura 2-7 - Foto do prottipo montado em protoboard para auxiliar no processo de criao do
software de controle da plataforma projetada.
A partir desta montagem, utiliza-se o programador JTAG em conjunto com um PC e
softwares apropriados para a programao para realizar o reconhecimento das
funcionalidades do microcontrolador. Com isto, objetivou-se definir os componentes
externos necessrios para permitir o funcionamento do sistema.
2.1.2 Projeto da PCB
Microcontrolador
Toma-se para o projeto o microcontrolador como sendo o elemento central, o qual
desempenha a funo de crebro do sistema. Basicamente, os circuitos adjacentes so
projetados de forma a condicionar os sinais de entrada e/ou sada, ou auxiliar de alguma
forma no controle da operao global do sistema.
Escolheu-se para o desenvolvimento o microcontrolador (MSP430F1232). Este CI
possui 28 pinos dos quais 3 conjuntos de portas o compe alm de outros pinos com
funes essenciais utilizados para o funcionamento do dispositivo. Este projeto de hardware
basicamente objetiva definir a funo atribuda a cada pino e inserir componentes que
possibilitem ao sistema exercer estas funes.
As funcionalidades atribudas s portas do microcontrolador esto indicadas na
Figura 2-8.
15


Figura 2-8 - Funcionalidades atribudas s portas do microcontrolador MSP430F1232.
A partir da representao grfica do microcontrolador e suas ligaes pode-se indicar
nas Tabela 2-1, Tabela 2-2 e Tabela 2-3 a relao das portas do microcontrolador com seus
respectivos pinos, a trilha ligada a estas portas e a funo atribuda a cada uma.
Tabela 2-1 - Relao das funes previstas para os pinos da porta 1.
Porta Trilha Funo
P1.0 WDI Indicao de que a contagem mxima do WatchDog
externo (supervisrio de tenso) foi atingida.
P1.1 NPFO Indicao de falha de alimentao proveniente do
supervisrio de tenso.
P1.2 OA2 Pino de sada para pulso de controle da fase A no
semiciclo negativo (modo SCR);
P1.3 OA1 Pino de sada para pulso de controle da fase A no
semiciclo positivo (modo SCR);
P1.4 TCK Pino para programao JTAG.
P1.5 TMS Pino para programao JTAG.
P1.6 TDI Pino para programao JTAG.
P1.7 TODO/LPULSE Pino para programao JTAG e seleo da largura de
pulso desejada pelo usurio (curto ou longo).
16

Tabela 2-2 - Relao das funes previstas para os pinos da porta 2.
Porta Trilha Funo
P2.0 ALPHA Entrada de converso A/D para indicao do ngulo de
disparo desejado.
P2.1 SYNC Entrada para sincronismo do sistema com o incio do ciclo
positivo da senide de tenso da rede.
P2.2 EN Entrada para habilitao/desabilitao do sistema.
P2.3 DISP Entrada para a seleo do tipo de dispositivo a ser utilizado
(SCR ou TRIAC).
P2.4 VREF Entrada da tenso superior de referncia para o conversor
A/D.
P2.5 OC2 Pino de sada para pulso de controle da fase C no semiciclo
negativo (modo SCR);
Tabela 2-3 - Relao das funes previstas para os pinos da porta 3.
Porta Trilha Funo
P3.0 OB2 Pino de sada para pulso de controle da fase B no
semiciclo negativo (modo SCR);
P3.1 MOSI Pino para comunicao SPI (Master Output Slave Input).
P3.2 MISO Pino para comunicao SPI (Master Input Slave Output).
P3.3 SCLK Pino de clock de referncia para comunicao SPI.
P3.4 TX Pino de transmisso para comunicao RS232.
P3.5 RX Pino de recepo para comunicao RS232.
P3.6 OC1 Pino de sada para pulso de controle da fase C no
semiciclo positivo (modo SCR);
P3.7 OB1 Pino de sada para pulso de controle da fase B no
semiciclo positivo (modo SCR);
Alm de se projetar os componentes externos utilizados em conjunto com o
MSP430F1232, tambm existe o projeto envolvendo o hardware agregado ao MSP430, ou
seja, o projeto de utilizao dos perifricos que compem este microcontrolador.


17

Conversor A/D
O conversor A/D um dos perifricos fundamentais para o projeto. Esta
funcionalidade permite ao usurio indicar, atravs de nveis de tenso, o ngulo de disparo
desejado.
Para a utilizao deste perifrico faz-se necessrio definir as fontes de referncia de
tenso superior e inferior a serem utilizadas por ele. Como possibilidades apresentam-se a
seleo de referncias externas (de responsabilidade de gerao por parte do usurio),
referncias internas (gerada pelo prprio MSP430) e combinaes das duas. Para garantir
estabilidade na aplicao, escolheu-se utilizar para referncia de nvel superior de tenso o
modo de referncia externa. Para se economizar a utilizao de portas, escolheu-se para a
referncia inferior a fonte interna. Optou-se por um nvel inferior igual ao comum do sistema
(0V)
e para nvel superior uma tenso de 2,5V. Para o nvel superior obteve a tenso de 2,5V
atravs de um regulador de tenso externo, o CI LM385-2.5. Este dispositivo permite a
obteno da tenso necessria ao custo de uma dissipao interna reduzida (baixa
potncia), o que torna seu uso atrativo uma vez que todos os sistemas que compem o SAT
so projetados visando obter o menor consumo possvel. A utilizao de um regulador de
tenso como referncia para a converso A/D garante uma maior exatido, preciso e
confiabilidade nas converses.
A utilizao deste conversor objetiva relacionar um determinado nvel de tenso de 0
a 2,5V com um ngulo de 0 a 180,ou seja, com um tempo decorrido 0 a
2
1

SEN
F
(onde F
SEN

a freqncia da senide de referncia da rede). Um valor digital (AD) obtido por este
conversor dado entre 0 e (3FF)h, ou 1023 em valor decimal. Desta forma, pode-se
relacionar a tenso de entrada com o tempo decorrido, para se obter o ngulo desejado a
partir da equao (6).
] [
2 1023
s
F
AD
T
SEN
desejado

= (6)
Timer
A gerao de pulsos para o controle por ngulo de disparo faz necessrio uma
referncia precisa com o tempo real decorrido. Os microcontroladores MSP430F1232
18

possuem um Timer de contagem de 16bits que, uma vez configurado corretamente, pode
gerar interrupes quando atinge um determinado valor (modo Capture/Compare).
Se o sistema for sincronizado com o incio do semiciclo positivo da senide de
referncia e se o nmero de contagens que o Timer efetuar at o instante em que a
senide de referncia completar um ciclo completo for conhecido e se a freqncia da
senide da rede tambm for conhecida, pode-se estabelecer uma relao simples
representada na equao (7).
desejado SEN MAX
T F Cont Cont =
(7)
onde Cont o nmero de contagens necessrias para que se decorra um tempo T
desejado
,
sendo que F
SEN
a freqncia da senide da rede e Cont
MAX
o nmero de contagens que
o Timer executa at que um ciclo completo de senide seja decorrido. Com esta equao
relacionam-se tempo real e contagens do Timer. Desta forma, possibilita-se gerar
interrupes para os tempos desejados.
Como a indicao do ngulo de disparo desejado dada a partir de um nvel de
tenso entre 0 e 2,5V obtido pelo conversor A/D, pode-se relacionar a equao (6) com a (7)
para se obter uma relao equao (8) - em que se tem o nmero de contagens
necessrias para se obter um determinado ngulo de disparo segundo um nvel de tenso
amostrado.
2 1023

=
MAX
Cont AD
Cont (8)
importante notar que nesta equao fica claro que a determinao do nmero de
contagens que o Timer deve realizar para se obter o ngulo de disparo desejado no
depende diretamente da freqncia da senide da rede.
WatchDog
Outra funcionalidade importante utilizado o Timer de WatchDog do
microcontrolador. Trata-se de um registrador que realiza uma contagem at que ocorra
overflow. Nesta situao, uma interrupo gerada causando o reset do microcontrolador.
Desta maneira pode-se garantir a segurana na utilizao do sistema evitando-se possveis
paradas do fluxo do software.
19

Interrupes de portas
Uma das funcionalidades do MSP430 a gerao de interrupes devido s
transies de nveis de tenso nas portas. Utilizam-se duas interrupes de portas para este
projeto.
Uma porta responsvel por gerar interrupes toda vez que ocorre uma transio
de nvel lgico 1 para nvel lgico 0 referenciando o momento em que a senide da fase de
referncia iniciar seu semiciclo positivo. Com isto, objetiva-se estabelecer uma
sincronizao do sistema com a rede AC.
Uma segunda entrada utilizada para gerar interrupes tambm na transio de
nvel lgico 1 para nvel lgico 0. Neste caso a funcionalidade prevista para esta porta est
ligada ao sinal enviado por um elemento externo (supervisrio de tenso) responsvel por
identificar possveis anomalias na alimentao do sistema. Com esta interrupo prev-se
garantir a segurana na utilizao do sistema uma vez que sempre que uma anomalia na
alimentao for identificada possvel tomar atitudes preventivas para se evitar ativao
incorreta de chaves eletrnicas e possveis danos aos sistemas controlados por elas.
Portas de entrada e sada
So previstas seis portas destinadas para a utilizao como sadas do sistema, ou
seja, como geradores dos pulsos de controle dos tiristores.
Para se definir o modo de operao do sistema faz-se necessria a utilizao de trs
portas como entradas. Uma destinada a selecionar a largura dos pulsos a serem gerados,
outra ao tipo de chave eletrnica conectada ao sistema (SCR ou TRIAC) e uma terceira para
habilitao e desabilitao do sistema.
Comunicaes seriais
O sistema prev a utilizao de duas formas de comunicao serial uma SPI e uma
RS232. A comunicao SPI disponibilizada para que usurios possam controlar o
funcionamento do sistema distncia. O protocolo para se estabelecer comunicao com o
sistema est descrito no tem (Protocolo para comunicao serial) deste documento. A
comunicao RS232 tem a finalidade de auxiliar desenvolvedores a realizar alteraes no
projeto, principalmente quando no se possui um sistema SPI para se efetuar testes de
comunicao com o SAT.
20

Para possibilitar a comunicao SPI reseva-se trs pinos do microcontrolador: um
responsvel por envios de dados do mestre para o escravo, um para recepo de dados do
escravo pelo mestre e um para clock de sincronizao. Para a comunicao RS232 reserva-
se dois pinos: um para transmisso de dados e outro para recepo de dados.
Reguladores de tenso
A alimentao do circuito projetada para ser obtida a partir de algum elemento
externo que fornea 5V
DC
. Esta tenso convertida para um nvel de 3,3V
DC
a partir de
reguladores de tenso. Utiliza-se o nvel de 3,3V devido aos nveis de tenso utilizados pelo
microcontrolador MSP430.
Para tornar o projeto flexvel quanto possibilidade de utilizao de diferentes
reguladores de tenso, consideraram-se trs circuitos integrados deste tipo. Desta forma,
dependendo da disponibilidade dos componentes pode-se escolher dentre as trs
possibilidades.
Os CIs possveis de serem utilizados so: TPS76333, TPS76033 e TPS71533DCKR
representados na Figura 2-9.
importante ressaltar que uma vez que um destes componentes utilizado outro
no deve estar presente. A conexo de duas fontes de tenso em paralelo poderia resultar
em problemas como, por exemplo, um regulador de tenso poderia ser tomado como carga
do outro. Isto ocorreria devido s imperfeies na constituio dos CIs, ou oscilaes na
tenso de alimentao. Estes fatores fariam a tenso gerada por eles no ser exatamente a
mesma nos dois componentes forando com que um seja tomado como carga do sistema
para o outro.
Alm dos reguladores de tenso citados outro utilizado. Trata-se de um LM385-2.5
(Figura 2-10). Atravs deste regulador de tenso determina-se a referncia de tenso
positiva (2,5V) utilizada pelo conversor analgico-digital do microcontrolador. Este circuito
integrado garante estabilidade na gerao da tenso de 2,5V e por isso utilizado neste
projeto.

21


Figura 2-9 - Configurao utilizada para as fontes de tenso de 3,3V utilizadas no SAT.

Figura 2-10 - Regulador de tenso utilizado para referncia de positiva do conversor analgico-digital
do microcontrolador.
Supervisrio de tenso e WatchDog
Externamente ao microprocessador conectado um supervisrio de tenso
(TPS3705-33D). Este elemento tem como funo monitorar a tenso de alimentao e o
fluxo do programa.
Em sua entrada PFI (Power Fail Input) conectado um divisor resistivo que reduz a
tenso de entrada de 5V segundo o equacionamento (9).
V
e e
e
V
PFI
56 , 1 5
3 330 3 150
3 150
=
+
= (9)
22

Esta tenso monitorada constantemente pelo supervisrio e caso ela se reduza
para um nvel menor que 1,25V um sinal em nvel baixo gerado em PFO (Power Fail
Output). Devido inrcia do sistema este tipo de sinal suficientemente rpido (atraso de
resposta de aproximadamente 0,5s) a ponto de poder ser utilizado pelo microcontrolador
para executar rotinas que assegurem o sistema quanto a falhas devido a uma queda de
tenso.
Alm de desempenhar a funo de supervisrio de tenso o CI escolhido possui
internamente um oscilador que permite que o circuito estabelea uma contagem de
aproximadamente 1,6s, sendo que ao final desta contagem um pulso em nvel lgico 0
gerado no pino WDO (WatchDog Out). Este pulso utilizado no pino de reset do
supervisrio de tenso que por sua vez envia um sinal de reset atravs da trilha
NRESETWDO. Este sistema pode ser usado para monitorar o correto fluxo do programa do
microcontrolador. Geralmente o pulso gerado por este WatchDog externo utilizado para
desencadear uma medida corretiva para que se restabelea o fluxo normal do software
(reset do microcontrolador, por exemplo).
Desta maneira, liga-se alguma porta do microcontrolador ao pino WDI (WatchDog
Input) de forma que, em algum ponto do programa, dado um comando para gerar pulsos
em nvel alto neste pino. Este procedimento reinicializa a contagem deste WatchDog externo
impedindo-o de gerar o pulso que acarreta na reinicializao do sistema. O circuito
supervisrio de tenso projetado est indicado na Figura 2-11.

Figura 2-11 Configurao do circuito do supervisrio de tenso utilizado.


23

Driver RS232
A comunicao serial um ponto forte do projeto. Esta funcionalidade permite ao
usurio controlar o funcionamento do sistema distncia e permite uma maior flexibilidade
no monitoramento e controle deste. Para desempenhar esta funo utiliza-se comunicao
SPI. Por outro lado, faz-se necessrio possuir uma comunicao mais comumente utilizada
nos sistemas do dia-a-dia para auxlio no desenvolvimento e testes. Para isto escolheu-se a
comunicao RS232.
Para se estabelecer uma comunicao no padro RS232 faz-se necessria a
converso dos nveis de tenso gerados pelo microcontrolador MSP430 (0-3,3V) para uma
tenso diferencial em lgica negativa utilizada no padro RS232 que pode ser de at -25 a
25V. Para realizar esta padronizao, utilizado um driver para comunicao RS232
(MAX232), como indicado na Figura 2-12.

Figura 2-12 - Circuito utilizado como driver para padronizao do sistema RS232.
O circuito integrado representado na Figura 2-13 (MAX232) funciona a partir da
interpretao de nveis de tenso 0-5V, o que faz necessrio o condicionamento dos nveis
dos sinais de sada do microcontrolador que so de 0-3,3V. Utilizam-se dois transistores
configurados conforme a Figura 2-13 para realizar este papel de condicionamento. A tenso
VCC-P de 3,3V e a tenso VCC de 5V. Sempre que um dado de nvel lgico 1 for
transmitido pelo microcontrolador (Tx) o transistor colocado em corte e a tenso de 5V
chega ao CI MAX232 (TxD0 Serial). Se um dado em nvel lgico 0 for transmitido o
transistor posto em conduo e a tenso no coletor fica muito prxima a 0V.
Algo parecido ocorre na recepo, em que, se um dado recebido for de nvel lgico 0
o transistor posto em conduo e a tenso no coletor fica sendo de aproximadamente 0V.
Caso o nvel lgico recebido seja 1, a juno de base-emissor fica reversamente polarizada,
colocando o transistor em corte forando a tenso no coletor a ser de aproximadamente
3,3V.
24


Figura 2-13 - Circuito composto por transistores utilizados para condicionar os sinais da comunicao
serial.
Oscilador
Em montagens que utilizam transformadores de pulso comum a utilizao de
circuitos astveis configurados para gerar pulsos em alta freqncia. Estes pulsos so
importantes pois possibilitam ao transformador de pulsos a operar em um ponto timo. Uma
vez que os pulsos de disparo de SCR ou TRIACS determinam a faixa de tempo em que
estes devem estar em conduo, utiliza-se uma lgica AND destes pulsos de disparo com
os pulsos em alta freqncia, e o sinal resultante utilizado para garantir o objetivo de
controlar a potncia entregue carga.
Para a montagem de um circuito astvel, foi utilizado um CI TLC555 configurado
para gerar pulsos na faixa de 44kHz. Pode-se observar pelo diagrama funcional do TLC555
(Figura 2-14) que a gerao dos pulsos d-se pelo Set e Reset de um Latch. Utiliza-se um
elemento capacitivo em srie com um resistor de forma a criar uma constante RC a qual
determina a inclinao da rampa de tenso de carregamento do capacitor. Esta tenso
utilizada pelo sistema para ser comparada com uma tenso interna e a partir desta
comparao gerar o Set (TRIG) e o Reset (THRES) do Latch a partir do qual se obtm os
pulsos na sada (OUT). Sempre que ocorre o Set do Latch um MOSFET interno passa a
conduzir descarregando o capacitor at que a tenso deste elemento atinja um nvel que
reset o Latch novamente.
Devido a esta topologia o tempo de carregamento do capacitor geralmente
diferente do tempo de descarregamento do mesmo. O tempo de carregamento maior dado
que duas resistncias em srie participam do processo. Para o descarregamento do
capacitor, apenas uma das resistncias participa do processo. Isto gera uma constante de
tempo, proporcional a RC, maior para o processo de carregamento, ou seja, sempre se tem
pulsos em nvel alto maiores que os pulsos em nvel baixo. Isto dificulta a obteno de dutty
cycles de 50% atravs de configuraes convencionais.
25


Figura 2-14 - Diagrama funcional do CI TLC555 (extrado do datasheet do componente).
Para que o tempo em nvel alto do pulso de sada seja aproximadamente o tempo
em nvel baixo da onda de sada (dutty cycle de aproximadamente 50%) utilizou-se um
diodo conforme descrito no esquemtico da Figura 2-15. Com esta configurao, os
elementos que participam do carregamento e do descarregamento do capacitor so
diferentes. No carregamento a constante dada pela equao (10).
( )
8 11 10 3
//
1
C R R R
t
c
+
= (10)
No descarregamento o diodo impede o fluxo de corrente por um dos ramos e a
constante dada pela equao (11).
8 11
1
C R
t
D

= (11)
Conforme o equacionamento da folha de dados do CI os tempos em nvel alto e em
nvel baixo segundo os componentes utilizados, so dados pela equao (12).

= =
= + =
s e e t
s e e e t
L
H


47 , 12 9 1 3 18 693 , 0
95 , 10 9 1 ) 3 9 3 8 , 6 ( 693 , 0
(12)
Desta forma, a freqncia total obtido para o ciclo de onda calculado na equao
(13).
26

kHz
e e t t
f
L H
T
69 , 42
6 47 , 12 6 95 , 10
1 1
=
+
=
+
= (13)

Figura 2-15 - Circuito astvel utilizado no Sistema de Acionamento Trifsico.
Conectores e Jumpers
Todos os pinos de entrada ou sada pertinentes do sistema foram direcionados para
uma barra de pinos 16x1 o qual facilita o acesso e uso do sistema pelo usurio.

Figura 2-16 - Diagrama do barramento de 16 pinos simples utilizado para entrada e sada de
informao da plataforma.
Referencia-se Figura 2-16 as funcionalidades dos pinos, dadas por:
1. (GND) - Pino de aterramento comum (referncia, 0V) entre os sistemas;
2. (VCC) - Pino de alimentao de 5V;
3. (SYNC) - Pino para entrada da forma de onda de sincronismo (0-3,3V);
4. (ALPHA) - Pino de entrada de tenso de determinao do ngulo de disparo
(variao de 0 a 2,5V);
5. (EN) Pino de entra para habilitar ou desabilitar o funcionamento da
plataforma (0-3,3V);
27

6. (OC1) - Pino de sada para pulso de controle da fase C no semiciclo positivo
(modo SCR) (0-3,3V);
7. (OC2) - Pino de sada para pulso de controle da fase C no semiciclo negativo
(modo SCR) (0-3,3V);
8. (OB1) - Pino de sada para pulso de controle da fase B no semiciclo positivo
(modo SCR) (0-3,3V);
9. (OB2) - Pino de sada para pulso de controle da fase B no semiciclo negativo
(modo SCR) (0-3,3V);
10. (OA1) - Pino de sada para pulso de controle da fase A no semiciclo negativo
(modo SCR) (0-3,3V);
11. (OA2) - Pino de sada para pulso de controle da fase A no semiciclo negativo
(modo SCR) (0-3,3V);
12. (OSC) - Pino de sada para uma forma de onda quadrada astvel (0-5V);
13. (MISO) - Pino para comunicao SPI (Master Input Slave Output);
14. (MOSI) - Pino para comunicao SPI (Master Output Slave Input);
15. (SCLK) - Pino para comunicao SPI (sinal de sincronismo);
16. (TODO/LPULSE) Pino utilizado para seleo da largura de pulsos (longo ou
curto);
Para a programao do software de controle de todo o sistema projetado, utiliza-se
um programador JTAG padro da Texas Instruments. Atravs deste programador possvel
estabelecer conexo com o microcontrolador tanto para simplesmente programar o
microcontrolador com o software desenvolvido, quanto para emular o funcionamento deste
programa na fase de testes do projeto. Um esquema da pinagem do JTAG utilizado est
representado na Figura 2-17.

Figura 2-17 - Conector utilizado para a programao JTAG.
Para oferecer interfaceamento com o usurio optou-se pela configurao do modo de
operao do sistema via jumper. Foram utilizados trs jumpers para a configurao de
28

funcionamento do sistema: um para a escolha da largura de pulso a ser gerado (pulso curto
ou largo), um para habilitao e desabilitao do sistema e um para a escolha do tipo de
dispositivo a ser utilizado como chave (SCR ou TRIAC). Os sinais de comunicao SPI
tambm passam por jumpers o que permite, caso seja considerado pertinente, utilizar as
trs portas ligadas a esta funo de outra forma que no para comunicao. Estes jumpers
esto representados na Figura 2-18.

Figura 2-18 - Conjunto de jumpers utilizados para a seleo do modo de funcionamento do sistema.
A utilizao dos jumpers permite tambm dois modos de seleo das opes
desejadas pelo usurio: via presena ou ausncia do jumper (fechando/abrindo o circuito)
ou via nveis de tenso externos.
O modo mais simples de configurar a forma que o sistema funcionar fechando ou
abrindo o circuito nos pontos indicados pelos jumpers. Com isto possvel forar nvel lgico
0 ou 1 s portas do microcontrolador indicando a opo desejada pelo usurio.
Outra forma de se selecionar as opes de funcionamento do sistema manter
todos os pontos que possuem jumpers abertos e impor a tenso diretamente porta do
microcontrolador atravs dos pinos do header de comunicao externa (Figura 2-16). Este
mtodo s no se aplica para o jumper JP9 responsvel pela indicao do tipo de
dispositivo a ser utilizado (SCR ou TRIAC), pois no existe ligao deste elemento para com
29

o conector de ligaes externas. Isto projetado desta forma pois se espera que o tipo de
chave eletrnica a ser utilizada no se altere no decorrer da utilizao do SAT. Desta
maneira faz-se necessrio indicar o tipo de dispositivo apenas no incio da utilizao sem
que alteraes distncia (nveis de tenso externos) seja desejvel.
Outros dois jumpers so utilizados apenas por programadores (Figura 2-19). Atravs
de um deles seleciona-se a fonte de reset do microcontrolador (JTAG ou supervisrio de
tenso) sendo que para usurios do sistema o funcionamento normal ocorre com o reset via
supervisrio de tenso. Atravs do outro jumper se seleciona a fonte de alimentao do
microcontrolador (JTAG ou regulador de tenso), sendo que para usurios o funcionamento
comum com alimentao via regulador de tenso.

Figura 2-19 - Conjunto de jumpers utilizados para configurao pelo programador.
O esquemtico deste projeto encontra-se anexo a este documento (ANEXO A-
Esquemtico do SAT.). A partir deste esquemtico elaborou-se o projeto da PCB em
questo. As vistas superiores e inferiores desta PCB encontram-se anexas nos itens:
ANEXO C- PCB Vista Superior e ANEXO D- PCB Vista Inferior.
2.2 Projeto de Software
Para o desenvolvimento do software de controle foi utilizado todo ferramental
existente no sistema operacional Linux. As ferramentas disponveis nesse sistema
operacional alm de serem softwares livres, de domnio pblico, tambm so reconhecidas
como ferramentas estveis e confiveis compostas, ainda, por um dos melhores
compiladores existentes na atualidade.
O software Emacs foi utilizado como editor para o programa que foi criado. Esta
ferramenta um conceituado editor de texto, usado por programadores e usurios que
necessitam desenvolver documentos tcnicos nos mais diversos sistemas operacionais.
Este programa possui sua base em Lisp o que permite que ele se torne configurvel ao
ponto de se transformar em uma ferramenta completa, tornando-se um dos editores de texto
mais poderosos que existe. Algumas de suas funcionalidades so:
30

Edio colorida e destacada para programao em Lisp, Assembly, HTML, Python,
ShellScript, C++, etc;
Aceita configuraes para comandos de shell;
Programvel em Emacs Lisp (como um dialeto de Lisp utilizado para o Emacs);
Flexibilidade que permite rodar at mesmo jogos dentro dele, navegadores web e
outros programas.
Para realizar a compilao do programa desenvolvido, foi utilizado o MSPGCC. Este
programa um pacote de ferramentas de compilao que permite, por exemplo, gerar
cdigos Assembly e hexadecimal a partir de um cdigo C, alm de oferecer uma interface
para a programao JTAG. Este compilador uma verso que possibilita compilar
programas para microcontroladores MSP430. Sua base o GCC que um conjunto de
compiladores de linguagens de programao produzido pelo projeto GNU. Possui licena de
uso livre e um componente-chave do conjunto de ferramentas GNU.
A partir destas trs bases: Emacs, MSPGCC e JTAG foi possvel desenvolver o
programa necessrio para se obter os pulsos de acionamento dos tiristores e posterior
programao deste no microcontrolador. A linguagem de programao utilizada foi a
linguagem C por se tratar de uma linguagem de alto nvel praticamente universal.
A inteno inicial de utilizar apenas softwares livres no pode ser atingida devido
dificuldade para encontrar um software livre destinado depurao que atingisse s
necessidades objetivadas para o projeto. Para facilitar o esforo de depurao e
recolhimento de dados em processos de testes optou-se por utilizar o software IAR
Embedded Workbench da empresa IAR Systems. Este software uma ferramenta completa
de programao para sistema operacional Windows. Neste software encontra-se um editor
para se digitar o programa, um compilador que suporta linguagem C ou Assembly e uma
ferramenta de depurao que possibilita acompanhar passo a passo o desenrolar do
programa criado tanto em processo de simulao quanto de emulao. Esta ferramenta
permite visualizar o cdigo Assembly gerado a partir da linguagem C programada alm de
ser possvel inserir break points em qualquer ponto do programa. Com esta ferramenta foi
possvel realizar um bom processo de depurao do software criado para a plataforma
objetivada.
31

2.1.3 Especificao dos Requisitos do Software
Finalidade do software
Esta especificao define as exigncias para o projeto do software de controle para
gerao de seis sinais retangulares destinados ao acionamento de SCRs ou TRIACS
segundo um ngulo de disparo definido pelo usurio atravs de um nvel de tenso
analgico. A especificao destinada para o uso tanto por usurios finais quanto por
desenvolvedores.
Objetivo do software
O software parte de uma plataforma desenvolvida para gerar 6 (seis) pulsos (sinais
retangulares) com a finalidade de acionar SCRs ou TRIACS em sistemas trifsicos atravs
das configuraes em (1) modo atuante (jumpers, ou nveis de tenso externos) ou (2) modo
comunicao atravs de protocolo de comunicao serial SPI.
Para a utilizao do modo atuante prevem-se serem necessrios 5 (cinco) sinais de
entrada:
Largura de Pulso - Sinal destinado a indicar escolha do tipo de pulso a ser gerado
pelo sistema. Prev-se: pulso curto ou pulso longo;
Sincronismo - Sinal destinado a indicar o instante em que o semiciclo positivo da
senide de referncia se inicia;
ngulo de disparo - Sinal analgico utilizado para determinar o ngulo de disparo
desejado pelo usurio;
Habilitador - Sinal que habilita ou desabilita o sistema. Com este sinal pra-se o
funcionamento do sistema colocando todas suas sadas em nvel lgico 0;
Dispositivo - Sinal em que o usurio indica o tipo de dispositivo que ser utilizado.
Prev-se: SCR ou TRIAC.
Para o modo comunicao prev-se a utilizao de dois protocolos de comunicao:
SPI e RS232 (via UART). O modo SPI destinado ao controle remoto do sistema, enquanto
o modo RS232 destinado a oferecer um auxlio desenvolvedores durante a realizao de
alteraes e testes no software.

32

Viso Geral do Sistema
Uma viso geral da topologia do sistema a ser abordado est representada na Figura
2-20.
As caractersticas mais marcantes do sistema so:
1. A rede trifsica considerada tem defasagem entre as fases de 120 (2/3 rad);
2. O sistema funciona com comunicao SPI ou com sinais eltricos externos/ jumpers.
Para a utilizao da comunicao serial devem-se seguir os padres definidos pelo
protocolo de comunicao criado para o sistema;
3. Os sinais gerados pelo software devem seguir para um conjunto de amplificadores para
sua esperada aplicao, cabendo ao usurio a montagem destes amplificadores.

Figura 2-20 - Representao com uma viso geral do sistema a ser abordado para gerao do
software.
Perspectivas do Produto
Interfaces de Usurio
Este projeto aborda o desenvolvimento de um sistema embarcado, tendo como
interface para o usurio somente jumpers para configurao do funcionamento do sistema,
ou comunicao serial SPI.
33

i. Sinais externos/ Jumpers
O usurio pode utilizar uma combinao de jumpers para selecionar a forma como o
sistema funcionar. Prev-se tambm que com a correta seleo dos jumpers o usurio
possa indicar o nvel lgico desejado externamente. Este processo deve ser possibilitado
atravs da barra de pinos de conexo externa.
ii. Sistema de Comunicao SPI
O usurio pode utilizar um sistema com comunicao SPI para enviar comandos
para o sistema a fim de selecionar as opes desejadas. O acesso a este modo feito
externamente atravs da barra de pinos de conexo externa.
Interfaces de Hardware
Um esboo do hardware do SAT est indicado na Figura 2-21.

Figura 2-21 Esboo do hardware do SAT (sem todos os detalhes e interconexes).
Principais mdulos do Hardware - Sumrio
Tabela 2-4 - Principais componentes de hardware do SAT.
Item Descrio Quantidade
1 Sistema de acionamento trifsico 1
2 Regulador de tenso - 3,3V 1
34

3 Regulador de tenso - 2,5V 1
4 Supervisrio de tenso e WDT 1
5 Oscilador 1
6 Conector JTAG 1
7 Conector DB9 1
8 Driver para RS232 1
9 Headers 6
10 Microcontrolador 1
11 Circuitos externos para condicionamento do
Sinal em Aplicaes Trifsicas
6
12 Lgica AND 1
13 Amplificador 1
14 Transformador de Pulsos 1
15 SCR 1
16 Circuitos externos para condicionamento da fase de
referncia
1
Componentes internos do SAT
Os componentes que so ligados internamente para formar o SAT so descritos:
1. Regulador de Tenso de 3,3V;
2. Regulador de Tenso de 2,5V;
3. Supervisrio de Tenso e WDT;
4. Oscilador;
5. Conector JTAG;
6. Conector DB9;
7. Driver para RS232;
8. Jumper;
9. Microcontrolador.
Componentes externos ao SAT
Os componentes que so necessrios para serem ligados externamente para
utilizao dos sinais gerados pelo SAT so descritos a seguir (estas ligaes e montagens
so de responsabilidade do usurio do SAT).
1. Lgica AND;
35

2. Amplificador;
3. Transformador de Pulsos;
4. SCR;
5. Circuitos externos para condicionamento da fase de referncia.
Mtodo de Entrada de Parmetros
Jumpers e/ou Sinais Externos
A utilizao de nveis de tenso de 0 ou 3,3V definem dois nveis lgicos, 0 e 1,
respectivamente. O sistema prev a utilizao de jumpers para definir estes nveis de tenso
e, por conseguinte, definir os parmetros de entrada que indicam o tipo de sada desejada.
Outra forma de se impor estes nveis de tenso atravs de sinais externos aplicados aos
pinos correspondentes do SAT.
Interfaces de Comunicao
Comunicao SPI
possvel a interao com o sistema por meio da comunicao SPI. Atravs deste
tipo comunicao possvel definir o tipo de sada que deve ser gerado pelo SAT.
Comunicao RS232
possvel se obter a interao com o sistema por meio da comunicao RS232.
Atravs deste protocolo de comunicao possvel monitorar o desenvolvimento e
alteraes do programa e realizar a aquisio de dados.
Operaes
1. Manual (Atravs de nveis de tenso externos e/ou jumpers)
2. Remoto (Atravs de comunicao SPI)
Funes do Produto
O SAT atende s seguintes funes:
1. Gerao de pulsos para ativao de chaves eletrnicas de potncia em sistemas
trifsicos;
36

2. Gerao de pulsos de disparo curtos;
3. Gerao de pulsos de disparo longos;
4. Obteno dos parmetros de entrada atravs hardware (jumper/sinais externos);
5. Obteno dos parmetros de entrada atravs de protocolo SPI.
Caractersticas dos Usurios
Usurios Finais
Pessoas que tenham acesso plataforma desenvolvida e destina sua utilizao para
aplicaes em ambientes ligados eletrnica de potncia. Incluem-se alunos e qualquer
outro usurio que deseje utilizar a plataforma.
Desenvolvedores
Pessoas engajadas no desenvolvimento e melhoramento da plataforma, assim como
engajadas no estudo do sistema.
Dependncias e pressuposies para o desenvolvimento
1. O software desenvolvido utilizando linguagem C ANSI.
2. Interfaces de hardware, para a programao e desenvolvimento de software, j
existentes e so GPL.
3. O circuito de amplificao, o transformador de pulsos e as chaves eletrnicas devem ser
montados pelo usurio. Tambm fica sob responsabilidade do usurio o
condicionamento da tenso de uma das fases da rede para utilizao como sincronismo.
2.1.4 Desenvolvimento das rotinas de software
Pode-se dizer que a programao deste projeto foi baseada em objetos. Para o
correto funcionamento do SAT necessrio que ao mesmo tempo em que o sistema estiver
utilizando informaes previamente amostradas e processadas, ele necessita estar
amostrando e processando novas informaes (atualizando) para posterior utilizao. Desta
maneira, definem-se para o projeto dois registros de forma que o sistema possa ler um
enquanto armazena informaes no outro. Basicamente, todas as rotinas so destinas
escrita, leitura e controle destes registros, da a idia de orientao a objetos.

37

Estrutura dos registros
tiristores Vetor de 12 posies;
Tipo: Unsigned integer de 8bits;
Descrio: Vetor de armazenamento do cdigo para identificao da porta a
ter seu estado alterado dependendo da interrupo gerada. Todo valor de
contagem de interrupo tem associado a si um cdigo que indica qual ao
deve-se tomar para cada interrupo (alterao do estado das portas).
Valores esperados: Os valores esperados esto indicados na Tabela 2-5
juntamente com a descrio das aes associadas a eles.
Tabela 2-5 - Relao dos cdigos para alterao dos estados das portas de sada e seus
significados.
Valor (ASCII) Ao
A Colocar porta associada ao ciclo positivo da senide
de referncia em nvel lgico 1.
B Colocar porta associada ao ciclo positivo da senide
de referncia em nvel lgico 0.
C Colocar porta associada ao ciclo negativo da senide
defasada de 240 da de referncia em nvel lgico 1.
D Colocar porta associada ao ciclo negativo da senide
defasada de 240 da de referncia em nvel lgico 0.
E Colocar porta associada ao ciclo positivo da senide
defasada de 120 da de referncia em nvel lgico 1.
F Colocar porta associada ao ciclo positivo da senide
defasada de 120 da de referncia em nvel lgico 0.
G Colocar porta associada ao ciclo negativo da senide
de referncia em nvel lgico 1.
H Colocar porta associada ao ciclo negativo da senide
de referncia em nvel lgico 0.
I Colocar porta associada ao ciclo positivo da senide
defasada de 240 da de referncia em nvel lgico 1.
J Colocar porta associada ao ciclo positivo da senide
38

defasada de 240 da de referncia em nvel lgico 0.
L Colocar porta associada ao ciclo negativo da senide
defasada de 120 da de referncia em nvel lgico 1.
M Colocar porta associada ao ciclo negativo da senide
defasada de 120 da de referncia em nvel lgico 0.
tempos Vetor de doze posies;
Tipo: Unsined integer de 16bits.
Descrio: Vetor de armazenamento do nmero de contagens
necessrias para que ocorra uma interrupo de Timer.
Valores esperados: Os valores esperados so de 0 at (FFFF)h.
flag_ready Varivel;
Tipo: Boolean.
Descrio: Indicao de vetor atualizado e pronto para ser lido.
Valores esperados: Os valores esperados so de TRUE ou FALSE.
pulso Varivel;
Tipo: Boolean.
Descrio: Indicao do tipo de pulso para o qual os valores foram
calculados (pulsos curtos ou largos).
Valores esperados: Os valores esperados so de TRUE ou FALSE.
disp Varivel;
Tipo: Boolean.
Descrio: Indicao do tipo de dispositivo para o qual os valores foram
calculados (SCR ou TRIAC).
Valores esperados: Os valores esperados so de TRUE ou FALSE.
39

Estrutura de Processos
O software desenvolvido basicamente um lao fechado composto por 7
procedimentos que so executados continuamente enquanto o sistema estiver ativo. Uma
viso geral de como funciona este lao fechado est indicado no diagrama de interrupes
representado na Figura 2-22.
Assim como indicado no diagrama de interrupes, em paralelo s funes que
compem o lao fechado, espera-se que trs procedimentos distintos possam ocorrer: a
interrupo por estouro de Timer, a interrupo por descida de borda na porta (SYNC) e a
interrupo de indicao de falha de alimentao. Em qualquer ponto do lao fechado
espera-se que possa ocorrer alguma dessas trs interrupes e, neste caso, o programa
desviado para a determinada RTI.
Para uma anlise mais aprofundada do software desenvolvido apresenta-se nas
sesses seguintes um detalhamento de cada bloco indicado na Figura 2-22.


Figura 2-22 - Diagrama de interrupes da lgica implementada no software de controle do Sistema
de Acionamento Trifsico.


40

Inicializar configuraes do sistema
Quando o SAT ligado o procedimento inicial inicializar as configuraes de todo
microcontrolador. Esta a funo deste bloco conforme indicado na Figura 2-23.
Inicialmente ativa-se o funcionamento do sistema via oscilador por cristal externo.
Neste projeto duas das principais necessidades so velocidade de processamento e
estabilidade da freqncia utilizada pelo microcontrolador, por isso utiliza-se um cristal de
3,6864MHz. O primeiro procedimento necessrio, pois os microcontroladores MSP430
podem trabalhar em modo DCO e este o modo padro em que o sistema inicializa seu
funcionamento.

Figura 2-23 - Fluxograma do bloco de inicializao do sistema.

41

Os procedimentos seguintes configuram as funes das portas do microcontrolador
(entrada, sada ou funes especiais), a USART para operar no modo SPI, o conversor A/D,
o Timer, o WatchDog e por ltimo ativa-se as interrupes no mascarveis. Ao final da
execuo de cada um destes procedimentos o sistema executa uma rotina para
determinao automtica da freqncia da senide de referncia da rede.
Para que seja possvel gerar os pulsos de disparo na temporizao correta deve-se
saber indiretamente a freqncia de operao da rede. O que o sistema faz aguardar o
instante em que ocorre uma interrupo de sincronismo e neste instante se inicia a
contagem do Timer. Quando outra interrupo de sincronismo ocorre a contagem do Timer
armazenada como sendo a contagem mxima necessria para um ciclo completo da onda
de referncia da rede. Este valor relaciona-se com a freqncia da senide de referncia e
com a freqncia do oscilador. Desta forma possvel calcular, a partir de relaes diretas
j indicadas na equao (8), a contagem a ser realizada pelo Timer para se decorrer um
determinado tempo desejado (ngulo referente ao disparo).
Antes de entrar no lao principal do sistema um procedimento chamado a fim de
calcular o valor das contagens em que se deve ocorrer alterao de estado das portas
(valores para interrupes de Timer). A ltima ao executada neste bloco a habilitao
das interrupes globais.
Com isto, o sistema inicia a execuo dos procedimentos do lao fechado at que
uma interrupo de sincronismo ocorra, neste instante os registradores de interrupo do
Timer so carregados e a partir deste instante o sistema inicia o processo de gerao de
pulsos.
Amostrar e processar dados
Como j foi especificado anteriormente, dois registros so utilizados: uma para leitura
e um para escrita dos dados. Este bloco responsvel por armazenar as informaes
pertinentes no registro que no est sendo lido. A seqncia dos procedimentos est
indicada na Figura 2-24.
Se existirem vetores sem informaes atualizadas (flag_ready=0), inicialmente inicia-
se o processo de converso A/D do sinal de referncia fornecido pelo usurio. A partir deste
valor e do valor de contagem mxima para se ter um ciclo completo de onda calcula-se,
atravs da equao (8), o nmero de contagens para se obter o incio do pulso de
42

acionamento desejado pelo usurio. Em seguida calculam-se todos os outros doze valores
de contagem para se obter as interrupes de Timer e armazenam-se estas informaes no
registro de escrita em questo.
O passo seguinte ordenar crescentemente os dados de tempos do registro. Uma
vez que os dados de tiristores esto relacionados com os dados de contagens para o Timer,
estes tambm so rearranjados medida que ocorre a ordenao. Para este procedimento
utilizou-se um algoritmo de ordenao Quick Sort.
O Quicksort um algoritmo de ordenao interna mais rpido que se conhece para
uma ampla variedade de situaes, sendo provavelmente mais utilizado do que qualquer
outro algoritmo. O algoritmo foi inventado por C. A. R. Hoare em 1960 na Universidade de
Moscou [11]. Por se tratar de um algoritmo rpido de ordenao, optou-se por sua utilizao
no software desenvolvido a fim de no comprometer o tempo de processamento e, por
conseguinte, ser possvel executar todos os procedimentos de clculos antes do fim de um
ciclo de uma senide.
Por ltimo altera-se o estado da flag para indicar que o registro foi atualizado e est
pronto para a leitura.

43


Figura 2-24 Fluxograma do bloco de amostragem e processamento dos dados.
Verificar habilitao do sistema
Neste ponto o software monitora a porta de entrada ligada funo de indicao de
habilitao do sistema. Caso um nvel lgico 0 nesta porta seja identificado, todas as
interrupes do sistema so desativadas e as portas de sada recebem nvel lgico 0. O
programa mantm-se em um lao fechado executando a reinicializao dos WatchDogs e
44

monitorando a porta de habilitao. Caso um nvel lgico 1 seja identificado o sistema
recalcula os valores para o acionamento e reativa as interrupes do sistema permitindo o
retorno ao fluxo normal do programa. A seqncia de procedimentos executados neste
bloco est indicada na Figura 2-25.

Figura 2-25 - Fluxograma do bloco de habilitao do sistema.

45

Verificar Buffer Serial
Uma das funcionalidades do SAT a possibilidade de oper-lo remotamente via
comunicao serial sncrona no padro SPI. Uma vez que o sistema dedicado gerao
de pulsos de sada e no estabelecer comunicao com outros sistemas, no se utiliza a
interrupo de recepo e envio de dados deste perifrico. Sempre que um dado for enviado
para o SAT este s ser lido e avaliado neste ponto do programa. O procedimento segue
conforme indicado na Figura 2-26.

Figura 2-26 - Fluxograma do bloco de verificao do buffer serial.
Inicialmente o procedimento s iniciado caso no haja um dado sendo transmitido.
Caso isto no esteja ocorrendo verifica-se se o sistema est operando em modo SPI ou via
sinais eltricos aplicados s portas de entrada. Neste ltimo caso, o sistema copia as
informaes dos registros para as variveis de controle do modo SPI. Com isto, caso o
46

sistema seja alterado para operar em modo de comunicao serial ele se iniciar com as
ltimas configuraes utilizadas.
Na seqncia, verificado se algum dado foi recebido e, neste caso, primeiramente
reiniciam-se os WatchDogs para se evitar que o microcontrolador seja reinicializado. Em
seguida uma rotina de interpretao do dado e tomada de decises executada. Para o
funcionamento em modo de comunicao serial foi estabelecido um protocolo de
comunicao que deve ser obedecido pelo sistema de controle. Este protocolo est descrito
na sesso (0 Protocolo para comunicao serial).
Reiniciar WatchDogs
Esta rotina simplesmente reinicia a contagem dos WatchDogs externo e interno
impedindo que um reset do microcontrolador ocorra. Este simples processo est indicado na
Figura 2-27.

Figura 2-27 - Fluxograma do bloco de reinicializao dos WDT.
Interrupo de sincronismo
A interrupo de sincronismo ocorre em transies de nvel lgico 1 para 0 que
devem referenciar o incio do ciclo positivo da senide de referncia. Esta interrupo
utilizada tanto para determinao automtica do nmero de contagens relacionado a um
ciclo completo da senide quanto para sincronizao (tempo 0) para gerao dos pulsos de
disparo dos tiristores. Desta forma, ela est subdividida em trs processos: Inicio da
determinao da contagem mxima, fim da determinao da contagem mxima e
47

sincronizao para gerao dos pulsos. Estes processos so determinados de acordo com o
valor de uma varivel global.
Se esta RTI estiver sendo utilizada para o incio da deteco automtica da
contagem mxima, simplesmente a contagem do Timer iniciada e indica-se que o fim da
deteco da contagem mxima o passo seguinte, conforme indicado na Figura 2-28(a).

Figura 2-28 Fluxogramas: (a) incio (b) fim da deteco automtica da contagem mxima associada
RTI de sincronismo. E (c) sincronismo do sistema a partir da RTI de sincronismo.
No fim da deteco da contagem mxima, desativam-se as interrupes de Timer e
de sincronismo, isto est indicado na Figura 2-28(b).
Caso a interrupo esteja sendo utilizada para sincronizao do sistema, inicialmente
a varivel global de contagem de interrupes zerada, os dois registradores de interrupo
48

de Timer recebem os primeiros valores armazenados no registro de leitura e o Timer tem
sua contagem reinicializada. Isto pode ser facilmente visualizado na Figura 2-28(c).
Interrupo de Timer
A interrupo de Timer a responsvel por gerar os pulsos nos instantes
necessrios. A cada ciclo so geradas doze interrupes de Timer, pois so necessrios
dois tempos: um para setar uma porta e outro para reset-la. Desta maneira espera-se que
o sistema entre na interrupo de Timer 12 vezes. Cada vez que esta rotina de tratamento
de interrupo ocorre, inicialmente chamada uma funo para alterar o estado da porta
relacionada interrupo de acordo com o nmero de contagens de interrupo de Timer
indicada pela varivel global. Em seguida esta varivel incrementada e o registrador que
ocasionou a interrupo recebe um novo valor. Este processo se repete at que a ltima
interrupo seja atendida neste caso a contagem do Timer parada e, caso o outro registro
esteja pronto para a leitura, efetuada a troca do registro de leitura. Uma representao
deste procedimento est indicada na Figura 2-29.
Interrupo de Falha na Alimentao
O supervisrio de tenso externo gera um sinal caso a tenso de alimentao do
sistema caia para um nvel considerado arriscado para o funcionamento do sistema. Neste
caso o SAT utiliza este sinal para chamar uma RTI. Neste processo as interrupes de
Timer e de sincronismo so desativadas, as portas de sada recebem nvel lgico 0 e o
programa entra em um lao fechado a fim de aguardar que os WatchDogs reinicializem o
microcontrolador. A representao deste processo est indicada na Figura 2-30.
49


Figura 2-29 - Fluxograma da RTI de Timer.
50


Figura 2-30 - Fluxograma da RTI de falha na alimentao
Protocolo para comunicao serial
Para se utilizar o SAT atravs de comunicao serial, definiu-se algumas regras para
viabilizar a transferncia de dados. Este protocolo tem o objetivo de tornar a comunicao
serial possvel para o sistema, mas de forma que no seja uma tarefa de grande prioridade.
Isto explicado pelo fato do sistema ser dedicado gerao de pulsos de acionamento de
tiristores e no comunicao com outros elementos. Permitir que o sistema responda
instantaneamente a dados enviados serialmente (utilizao de interrupes) pode significar
atraso na gerao de um pulso de disparo, o que no interessante para o sistema.
As caractersticas da comunicao SPI deste sistema esto descritas a seguir:
Modo de funcionamento: Escravo;
Nmero de bits de dados: 8;
Fase do sinal de clock: Transio de nvel lgico 1 para nvel lgico 0.
O sistema funciona com handshake. Sempre que um comando recebido o SAT,
assim que o interpreta, envia uma palavra de confirmao. Uma representao grfica deste
processo est indicado na Figura 2-31.
51


Figura 2-31 - Seqncia que deve ser seguida para comunicao serial.
Para a realizao da comunicao serial estabelecem-se as seguintes diretrizes:
Deve-se requisitar a verificao de endereo atravs de um comando e
aguardar no mnimo 20ms;
Se o comando de requisio de endereo no for enviado inicialmente o
sistema no responde a outros dados;
Aps o envio de requisio de endereo deve-se enviar o endereo aps
20ms;
O SAT no responde at que a seqencia de envio de requisio e endereo
tenha sido completada;
Se o endereo no for reconhecido o sistema no responde;
Caso o endereo seja reconhecido, o SAT envia um cdigo indicando que
est aguardando o comando;
Se um comando no reconhecido for enviado um cdigo de erro enviado;
Se o comando for reconhecido envia-se um cdigo de confirmao.
Este tipo de comunicao via handshake que faz uso de tantas requisies de
eventos, torna a comunicao mais lenta, porm isto se faz necessrio uma vez que a porta
responsvel pela seleo do CI para comunicao serial no utilizada. Esta limitao est
ligada necessidade de um grande nmero de portas para implementar-se outras funes,
sendo necessrio sacrificar a porta destinada para a seleo de comunicao serial. Mesmo
assim, devido alta velocidade de comunicao, grandes atrasos no devem ser
identificados. Tambm se permite, com este protocolo que o SAT seja ligado ao mesmo
duto de comunicao SPI que outros sistemas. O endereo SAT que deve ser enviado
(7C)h. A relao dos cdigos para inicializao da comunicao serial e os comandos esto
descritos na Tabela 2-6 e na Tabela 2-7, respectivamente.


52

Tabela 2-6 - Relao dos cdigos para inicializao de comunicao serial e cdigos de erro.
Funo Cdigo
(hexadecimal)
Requisio de reconhecimento de endereo 33
Indicao de aguardando envio de comando FE
Indicao de comando no identificado EE
Indicao de operao realizada FA
Tabela 2-7 - Relao dos comandos relacionados para utilizao com o SAT.
Comandos Cdigo
(hexadecimal)
Iniciar modo SPI 0C
Finalizar modo SPI 0D
Ativar modo de pulsos curtos 1A
Ativar modo de pulsos longos 1B
Ativar modo SCR 1C
Ativar modo TRIAC 1D
Habilitar sistema 1E
Desabilitar sistema 1F
Aps se ter produzido a PCB projetada e se ter definido o software a ser gerado.
Iniciou-se o processo de codificao e testes do software. Todos os processos de testes das
rotinas foram executados, desde o teste de unidade at o teste do sistema como um todo,
at se atingir um funcionamento satisfatrio do sistema.
53

3. Resultados e Discusses
A Figura 3-1 uma foto do hardware desenvolvido neste projeto (SAT). Observa-se
nesta foto a placa de circuito impresso projetada com todos seus componentes soldados.
Pode-se observar que a PCB projetada possui um tamanho muito reduzido. Esta placa
possui um tamanho de aproximadamente 8,5 x 4,0cm. Um sistema deste porte representa
uma maior facilidade de manuseio pelo usurio final, assim como facilitao em sua
utilizao. A barra de pinos, que pode ser observada nesta figura, tende a facilitar a
utilizao do sistema por alunos nos laboratrios de ensino. Com esta barra de pinos o
aluno pode simplesmente encaixar o sistema em um protoboard e acessar todas as
funcionalidades previstas.


Figura 3-1 - Foto da PCB desenvolvida neste projeto, com a finalidade de formar um sistema para
acionar chaves de potncia em sistemas trifsicos.
Foram realizados testes para verificar a funcionalidade e exatido do procedimento
de amostragem que faz uso do conversor A/D. Para isto, utilizou-se um potencimetro e um
resistor ligado em srie de forma a criar um divisor de tenso. Alterando-se a resistncia a
partir do potencimetro, simulou-se uma excurso de 0 a 2,5V a qual foi monitorada por um
multmetro. Atravs da emulao foi possvel observar e anotar os valores dispostos no
registrador ADC10MEM toda vez que o procedimento de converso A/D foi executado. Os
dados, dispostos na Tabela 3-1, indicam que a amostragem ocorre de forma satisfatria
sendo que a margem de erro cometido totalmente aceitvel.
54

Tabela 3-1 - Anlise da exatido da amostragem do conversor analgico digital do microcontrolador
MSP430F1232.
Tenso (V) C
AD
(Prtico) C
AD
(Terico) Erro (%)
0,041 13 14 7,14
0,147 58 60 3,33
0,202 82 82 0,00
0,310 122 126 3,17
0,411 166 168 1,19
0,779 315 318 0,94
0,973 389 398 2,26
1,346 544 550 1,09
1,725 696 705 1,28
2,007 809 821 1,46
2,350 950 961 1,14
2,489 1007 1018 1,08
2,530 1021 1023 0,20
Associando-se a rotina de amostragem da tenso referente ao ngulo de disparo
com a rotina de clculo das contagens referentes aos tempos de disparos, realizaram-se
novos testes. Mais uma vez, para a realizao destes testes a ferramenta de emulao foi
utilizada. Em um total de oito experimentos, variou-se a tenso de entrada, referente ao
ngulo de disparo, e registraram-se alguns dados amostrados e calculados. Em seguida,
estes dados foram comparados com valores esperados em teoria. Estes dados esto
dispostos na Tabela 3-2.
Tabela 3-2 - Conjunto de dados referentes amostragem/converso e clculos para diferentes
tenses de entrada.
Caractersticas
Avaliadas
Exp1 Exp2 Exp3 Exp4 Exp5 Exp6 Exp7 Exp8
Tenso (V) 0,60 1,00 1,20 1,60 1,98 2,16 2,37 2,50
Valor do Conversor
A/D (Prtico)
249 419 502 662 819 891 976 1023
Valor do Conversor
A/D (Terico)
246 409 491 655 810 884 970 1023
Erro de Converso (%) 1,42 2,39 2,23 1,11 1,08 0,81 0,64 0,00
Contagem (Prtica) 1460 2457 2944 3883 4804 5226 5725 6001
55

Contagem (Terica) 1440 2400 2880 3841 4753 5185 5689 6001
Erro Inicial de
Contagem (%)
1,37 2,36 2,21 1,10 1,08 0,79 0,63 0,00
Em uma anlise mais completa, registraram-se os nmeros de contagens, calculadas
pelo programa, utilizadas gerar os pulsos de disparo (contagens para interrupes do
Timer). Estas contagens foram comparadas com o nmero de contagens esperadas em
teoria. Os resultados obtidos foram dispostos na forma de um grfico representado na
Figura 3-2, estes testes foram realizados com gerao de pulsos curtos.

Figura 3-2 - Nmero de contagens do Timer obtido na prtica () e esperados em teoria () para os
oito experimentos realizados sob diferentes tenses de entrada.
Neste grfico observam-se os instantes em que ocorrem alteraes no estado das
portas responsveis por gerar os pulsos de disparo. Compe este processo 12 (doze)
bordas uma vez que so gerados 6 (seis) pulsos, dois para cada fase que compe a rede
trifsica. Nos 8 (oito) experimentos realizados variou-se a tenso de referncia para que
ocorre o deslocamento dos pulsos gerados. Verifica-se que os erros cometidos durante os
clculos obtidos na prtica podem ser considerados desprezveis. Um dado interessante de
se observar o comportamento dos pulsos em relao ao ciclo da senide da rede. Quando
o valor de contagem maior que a contagem mxima, ou seja, maior que um ciclo da
senide da rede, os pulsos so gerados no incio do ciclo. Isto est relacionado ao fato da
56

gerao dos pulsos estar fixada na faixa de 0 a 360. Fica claro que medida que se
aumenta o ngulo de disparo (aumenta-se a tenso na porta de converso A/D) os pulsos
se deslocando em direo ao final do ciclo da senide at que o atingem. Neste momento
este pulso transferido para o incio do ciclo.
Para que ocorra o funcionamento da lgica empregada no desenvolvimento deste
software, faz-se necessria a ordenao do nmero de contagens calculadas. Desta forma,
as interrupes de Timer utilizadas para gerao dos pulsos de disparo podem ocorrer sem
perda de sincronismo. Por observao, verificou-se que todos os dados sempre so
corretamente ordenados em ordem crescente, tanto para valores simulados na entrada
quanto para valores provenientes das rotinas de clculo a partir de uma tenso amostrada
pelo conversor A/D.
O sistema automtico de identificao da freqncia da rede de referncia tambm
foi testado. Atravs de um circuito astvel alterou-se a freqncia de oscilao e atravs de
emulao obtiveram-se os valores de contagem mxima obtidos pelo software. Estes
valores esto dispostos na forma de um grfico representado na Figura 3-3.

Figura 3-3 - Grfico de relao entre a freqncia de entrada e a contagem mxima calculada pela
rotina de identificao automtica.
Observa-se por este grfico que mesmo para uma pequena excurso da freqncia
de entrada o sistema responde satisfatoriamente. Fica bem indicado pela inclinao
negativa da curva que medida que a freqncia aumenta a contagem mxima menor,
57

isto porque o ciclo de onda torna-se mais rpido e o nmero de contagens possveis de
serem executadas reduzido. Analisando esta situao verifica-se que a limitao deste
sistema de medida automtica para freqncias quase to altas quanto a do cristal
oscilador utilizado com o microcontrolador e para freqncias to baixas que sejam de um
tempo maior que o de contagem mxima do Timer, ou seja, dado pela relao:
35,555ms
1,8432E6
65535
max
= = =
TIMER
cont
f
MAX
T (14)
onde:
T
max
: o tempo mximo;
MAX
cont
: o nmero de contagens mximo possvel de ser executado pelo Timer;
f
TIMER
: a freqncia de contagem do Timer, que por configurao via software
metade da freqncia do oscilador a cristal.
Verifica-se por tanto que a menor freqncia possvel de ser amostrada pela rotina
de identificao automtica da freqncia de aproximadamente 28Hz.
Utilizou-se um osciloscpio Tektronix modelo TDS3034B, para monitorar a gerao
dos pulsos de disparo de tiristores gerados pelo SAT a partir de um senide de referncia
real. A utilizao este osciloscpio possibilitou capturar a imagem das formas de onda
monitoradas. Na Figura 3-4 est representada a gerao de pulsos curtos para SCR para o
ciclo positivo de senides defasas de 120 para uma tenso de referncia de 0V, indicando
um ngulo de disparo de 0. Na Figura 3-5 est indicado um exemplo da gerao de pulsos
longos para SCR para uma tenso de referncia de 0,518V (37).
58


Figura 3-4 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com uma
tenso de referncia de 0V (0) para gerao de pulsos curtos para SCR.

Figura 3-5 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com uma
tenso de referncia de 0,518V para gerao de pulsos longos para SCR.
Nas Figura 3-6 e Figura 3-7 esto indicados os pulsos gerados pelo SAT para
disparo de TRIACS utilizando pulsos curtos para um ngulo de 141 e pulsos longos para
um ngulo de 132, respectivamente.
59


Figura 3-6 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com uma
tenso de referncia de 1,096V para gerao de pulsos longos para TRIAC.

Figura 3-7 - Imagem da tela de um osciloscpio monitorando o funcionamento do SAT com uma
tenso de referncia de 1,838V para gerao de pulsos longos para TRIAC.
O sistema foi testado em bancada em montagens completas em um sistema
Trifsico. O sistema foi testado com retificadores de meia onda e retificadores de onda
completa. Para realizar estes testes foi desenvolvido um sistema que condiciona os sinais
necessrios para configurao do SAT e possibilita fcil acesso aos pulsos gerados. Os
circuitos montados para esta finalidade so como os utilizados para configurar e possibilitar
o funcionamento do SAT representados no ANEXO B- Montagem Exemplo Para um
Retificador de Meia Onda. Este sistema basicamente composto por todos os componentes
utilizados no prottipo de auxlio no desenvolvimento e testes, exceto que a sincronizao
obtida atravs da rede AC, por um circuito como o descrito na Figura 3-8.
60


Figura 3-8 - Circuito de condicionamento da senide de referncia
Utilizou-se tambm para este sistema o modo de seleo de opes via nveis de
tenso externos (botes). Para isto cada entrada pertinente foi utilizado um circuito como o
descrito na Figura 3-9.

Figura 3-9 - Circuito para determinao das opes do usurio via botes.
Nesta plataforma, tambm se disponibiliza os sinais provenientes do SAT em
conectores que j possuem uma cablagem feita, o que facilita a sua utilizao. Uma foto da
plataforma de controle desenvolvida para o SAT est indicada na Figura 3-10.
61


Figura 3-10 - Foto da plataforma de controle do SAT desenvolvida.
Utilizando-se esta plataforma testou-se o funcionamento do SAT em um sistema
Trifsico real (amplificadores, transformadores de pulso, SCR e carga resistiva - lmpada)
no laboratrio de ensino de Eletrnica de Potncia. A Figura 3-11 demonstra o teste
realizado com as ligaes pertinentes realizadas.

Figura 3-11 Montagem para teste do SAT em uma aplicao real.
Utilizando um osciloscpio pode-se observar o comportamento da corrente de acordo
com a variao da tenso de referncia de entrada. Os resultados obtidos para uma
montagem como a indicada no Anexo B (retificador de meia onda) esto indicados nas
Figura 3-12, Figura 3-13.
62


Figura 3-12 Forma de onda da corrente de um retificador de meia onda com ngulo de controle
igual a 0. Base de tempo de 2,5ms/Div e escala vertical de 5V/Div.

Figura 3-13 - Forma de onda da corrente de um retificador de meia onda com ngulo de controle
prximo a 180. Base de tempo de 2,5ms/Div e escala vertical de 5V/Div.
63

Realizou-se uma pesquisa de mercado para avaliar a viabilidade econmica do
projeto. Na Tabela 3-3 esto relacionados os componentes principais do SAT e o preo
total.
Tabela 3-3 - Relao dos preos dos principais componentes que compem o SAT.
Componente Preo Unitrio
(R$)
MSP430F1232 18,22
Produo da PCB 22,00
TLC555 1,6
TPS3705-33D 4,88
MAX232 2,19
TPS76333 1,75
LM385-2.5 1,69
BC847 0,7
Total 59,73

64

4. Concluses
Em uma anlise geral do trabalho desenvolvido, pode-se dizer que o objetivo final foi
atingido. Utilizando-se apenas um microcontrolador foi possvel desenvolver um sistema
para acionamento de tiristores para sistemas trifsicos.
A simplicidade do sistema e sua robustez fazem deste uma plataforma confivel que
representa maior facilidade de manuseio e reduo da rea exigida para que seja executada
a montagem, diferentemente ao que ocorre com o TCA780. Isto representa uma reduo no
risco de acidentes durante o processo de utilizao e maior rapidez para implementao de
projetos completos que envolvem sistemas de potncia.
Observa-se que existe uma viabilidade econmica para a produo de um SAT. Para
a montagem de um nico exemplar o valor total despendido no passa de R$70,00. Este
valor pode se reduzir consideravelmente se o nmero de sistemas a serem produzidos
aumentar.
Apesar do objetivo do trabalho ter sido alcanado, observou-se que a utilizao de
um microcontrolador com maior nmero de funcinalidades e com possibilidade de utilizao
de um cristal de maior freqncia pode contribuir para o melhoramento da plataforma
desenvolvida. Um microcontrolador com maior nmero de registradores para interrupo de
Timer, pode melhorar e simplificar o funcionamento do sistema pois desta forma se reduz ou
se anula a necessidade de um controle de recarregamento dos registradores de interrupo
de Timer.
Um microcontrolador com maior nmero de portas tambm pode trazer benefcios ao
funcionamento da plataforma desenvolvida. Neste caso, um aumento das opes de portas
para a utilizao pode tornar o oscilador externo de alta freqncia desnecessria uma vez
que o prprio microcontrolador pode exercer esta funo.
Para a possibilidade de se controlar a plataforma remotamente, para a utilizao de
um microcontrolador com diferentes USARTs adicionam-se possibilidades de diferentes
padres de comunicao que podem ser exercidos ao mesmo tempo, desde que a lgica de
resposta aos comandos seja corretamente projetada.
Para futuras verses deste sistema, sugere-se tambm que a sincronizao da rede
ocorra sempre que ocorrer a deteco de zero (assim como ocorre para os circuitos
65

integrados TCA780) e no s no nicio do ciclo da senide. Para este projeto considera-se
que as ondas senoidis so perfeitas, mas em aplicaes reais isto nem sempre ocorre
devido existncia de harmnicos na rede senoidal. Desta maneira, pode-se ter o ciclo
positivo da senide maior que o negativo ou vice versa. Com a sincronizao nas
passagens por zero este problema pode ser resolvido possibilitando um melhor
funcionamento do SAT.

66

5. Referncias Bibliogrficas
[1] Johnson D. E., Hilburn L. J., Johnson J. R., Fundamentos de Anlise de Circuitos
Eltricos, LTC, Rio de Janeiro Rio de Janeiro, 2000.
[2] S. B. Dewan, A. Straughen, Power Semiconductor Circuits, editora Wiley-
Intercience, New York, 1975.
[3] Siemens, Application Note Components Group, Integrated Phase Control
TCA780 for Power Electronics.
[4] Rashid M. H., Eletrnica de Potncia Circuitos, Books do Brasil Ltda, So Paulo -
So Paulo, 1999.
[5] Texas Instruments, MSP430x1xx Family Users Guide, Texas Instruments
Incorporated, 2006.
[6] Pereira F., Famlia Microcontroladores MSP430 Teoria e Prtica, rica Ltda, So
Paulo So Paulo, 2005.
[7] Pressman, Roger S., Software engineering : a practitioners approach, McGraw-
Hill, New York, 1987.
[8] Laplante, Phillip A., Real-time systems design and analysis / Phillip A. Laplante,
Hoboken, N.J : Wiley, 2004.
[9] H. I. Abou-Faddan, Analysis of Slip-Ring Induction Motors Controlled by Silicon
Controlled Rectifiers under unbalanced stator conditions, Electric Power Systems
Research, 11 (1986) 139-146.
[10] J. S. Read, R. F. Dyer, Power Thyristor Rating Practices, IEEE Power and
Energy Magazine, 55 (1967)1288-1301.
[11] Nivio Ziviani, Projeto de Algoritmos, editora Pioneira Thomson, Brasil, 1993.
67

ANEXO A- Esquemtico do SAT.

68

ANEXO B- Montagem Exemplo Para um Retificador de Meia Onda

69

ANEXO C- PCB Vista Superior

70

ANEXO D- PCB Vista Inferior