Universidade Federal de Campina Grande Centro de Engenharia Eltrica e Informtica Unidade Acadmica de Engenharia Eltrica Laboratrio de Circuitos Lgicos

2013.1 Preparao do Laboratrio 6: Aritmtica Binria com HDL (Verilog) 1. Objetivos Este experimento consiste na realizao de quatro experimentos especficos e possui como objetivo geral o estudo da aritmtica binria, bem como o projeto e implementao dos circuitos lgicos que realizam essas operaes, ou seja, soma e subtrao, utilizando Verilog. Para tanto, realizada a implementao e a verificao do funcionamento correspondente aos seguintes experimentos especficos: Somador Binrio de 4 bits; Seletor de funo Igualdade/Complemento de 1; Detector de estouro de capacidade; Somador/Subtrator de 4 bits.

2. Somador Binrio de 4 bits Objetivo Especfico: Especificao e implementao de um Somador Binrio, com o projeto realizado utilizando a linguagem Verilog para implementao na Placa DE2. Atividades: 1. Realizar a especificao de um Somador Binrio de 4 bits, por meio de: (i) apresentao do bloco lgico usado para represent-lo; (ii) descrio das entradas de dados recebidas e das sadas; (iii) projeto de um somador completo (bloco lgico, tabela da verdade, expresses lgicas, diagrama lgico); (iii) diagrama lgico com a associao de quatro somadores completos para a implementao do Somador Binrio de 4 bits. 2. Realizar o projeto desse circuito como um module utilizando a linguagem Verilog e especificar as chaves e LEDs utilizados para teste no Mod_Teste. Escrever o programa utilizado para o projeto. 3. Apresentar a tabela-verdade simplificada usada para realizar a verificao do funcionamento desse sistema, com os nmeros testados e o resultado da operao. 3. Seletor de funo Igualdade/Complemento de 1 Objetivo Especfico: Especificao e implementao de um Seletor de funo Igualdade/Complemento de 1, com o projeto realizado utilizando a linguagem Verilog para implementao na Placa DE2. O seletor representado pelo bloco lgico apresentado na Fig. 1. A funo realizada por esse circuito depende do valor da entrada de controle de seleo SEL:

 Se SEL = 0, a funo selecionada a IGUALDADE e ento Z = B; Se SEL = 1, a funo selecionada o COMPLEMENTO DE 1 e ento Z = C1(B);
B 4

SELETOR: IGUALDADE ou COMPLEMENTO DE 1

4 Z

SEL

Fig. 1: Seletor de funo Igualdade/Complemento de 1. Atividades: 1. Realizar a especificao de um Seletor de funo Igualdade/Complemento de 1 para nmeros binrios de 4 bits, por meio de: (i) apresentao do bloco lgico usado para represent-lo; (ii) descrio das entradas de dados recebidas e das sadas; (iii) tabela de funcionamento simplificada com uma valor arbitrrio b3b2b1b0 para B e apenas duas linhas: uma para SEL = 0 e outra para SEL = 1; (iv) deduo das expresses lgicas para cada bit Bi a partir da funo XOR; e (v) diagrama lgico da implementao. 2. Realizar o projeto desse circuito como um module utilizando a linguagem Verilog e especificar as chaves e LEDs utilizados para teste no Mod_Teste. Escrever o programa utilizado para o projeto. 3. Apresentar uma tabela-verdade simplificada com quatro linhas, usada para realizar a verificao do funcionamento desse sistema, com os nmeros testados e o resultado da operao. 4. Detector de estouro de capacidade Objetivo Especfico: Especificao e implementao de um Detector de estouro de capacidade para ser usado com um somador de nmeros com sinal, codificados em Complemento de 2, com o projeto realizado utilizando a linguagem Verilog para implementao na Placa DE2. Atividades: 1. Realizar a especificao de um Detector de estouro de capacidade, por meio de: (i) apresentao do bloco lgico usado para represent-lo (usar uma sada de nome E); (ii) descrio das entradas de dados recebidas e das sadas. Considerar que o teste de estouro da capacidade realizado atravs da comparao do sinal do resultado com os sinais dos operandos. O estouro somente pode ocorrer nos casos onde os operandos possuem mesmo sinal. Assim, o estouro ocorre quando o sinal do resultado diferente do sinal comum dos operandos. 2. Realizar o projeto desse circuito como um module utilizando a linguagem Verilog e especificar as chaves e LEDs utilizados para teste no Mod_Teste. Escrever o programa utilizado para o projeto. 3. Apresentar a tabela-verdade completa usada para realizar a verificao do funcionamento desse sistema.

5. Somador/Subtrator de 4 bits Objetivo Especfico: Especificao e implementao de um Somador/Subtrator Binrio, com o projeto realizado utilizando a linguagem Verilog para implementao na Placa DE2. Atividades: 1. Realizar a especificao de um Somador/Subtrator Binrio de 4 bits, por meio de: (i) apresentao do bloco lgico usado para represent-lo; (ii) descrio das entradas de dados recebidas e das sadas; (iii) apresentao do diagrama lgico com a associao dos blocos lgicos Seletor de funo Igualdade/Complemento de 1, Detector de estouro de capacidade, e Somador Binrio de 4 bits. 2. Realizar o projeto desse circuito como um module, utilizando a linguagem Verilog e especificar as chaves e LEDs utilizados. Escrever o programa utilizado para o projeto. 3. Apresentar uma tabela-verdade simplificada com quatro linhas, usada para realizar a verificao do funcionamento desse sistema, com os nmeros testados e o resultado da operao.