1

CPU e Barramentos
o Clock interno
2
Sumrio
CPU
Definies
Constituio interna
Ligaes ao exterior: dados, endereos, controlo
Barramentos
Definies
Tipos de barramentos
Arbitragem do barramento
Interrupes
Mapeamento de I/O / Descodificao de endereos
3
CPU
CPU Central Processing Unit
o rgo responsvel pela actividade de um computador
Executa instrues que esto armazenadas na memria.
leitura de uma instruo d-se a designao de fetch
O CPU inclui
ALU Arithmetic Logic Unit
Unidade de controlo
Registos
Linhas de comunicao internas barramentos internos
4
Barramentos
Um barramento (Bus) um conjunto de linhas partilhado por vrios dispositivos
Cada barramento obedece a um conjunto de regras (Bus Protocol) e
caracterizado por um conjunto de especificaes elctricas e mecnicas
Num computador existem vrios tipos de barramentos
Barramento local
Barramento de sistema
Barramento interno ao processador
Caminhos que permitem o transporte de dados entre os vrios elementos:
CPU, memria, placas de expanso, sistema de entrada e sada, etc...
5
Grupo de linhas paralelas. Cada linha trafega 1 bit de cada vez
Barramento de 8 linhas 1 byte
Barramento de 32 linhas 4 bytes
Exemplos de padres de barramento de expanso:
ISA (Industry Standard Architecture),
MCA (Microchannel Architecture),
EISA (Extended Industry Standard Architecture),
VLB (Vesa Local Bus),
Sero exemplo os mais modernos
PCI (Peripheral Component Interconnect),
AGP (Accelerated Graphics Port),
USB (Universal Serial Bus)
Barramentos
6
Padro PCI
Os dados so transmitidos em 64 bits
Desenvolvido inicialmente pela Intel
Desenvolvido para o Pentium e para o Pentium Pro
Mais barato e verstil que o VLB
Alto desempenho
Barramentos
7
Padro AGP
Desenvolvido para as placas de vdeo mais modernas (3D) e
processadores Pentium II
2 vezes mais rpido que o PCI
Permite a placa de vdeo aceder directamente a memria para
armazenar texturas sem que os dados passem pelo processador
Barramentos
8
Padro USB
Novo padro para a conexo de perifricos externos
Facilidade de uso
Possibilidade de conectar vrios perifricos a uma nica porta USB
Considerado 1 barramento para Computadores realmente Plug-and-
Play
Barramentos
9
Exemplo de barramentos num computador
Internos Local Sistema
Barramentos
10
Noo de Master e Slave de um barramento
Master dispositivo que requisita o barramento tomando a iniciativa
numa transferncia de dados
Slave dispositivo que serve o pedido
A maioria dos dispositivos pode tanto ser master como ser slave,
excepto a memria que sempre slave
Exemplos:
O CPU o pede ao controlador de disco para ler um bloco em disco
O controlador de disco pede memria para aceitar os dados que
foram lidos do disco
Barramentos
11
Ligao de vrios dispositivos perifricos
Vrios dispositivos perifricos podem partilhar o mesmo barramento
Tal facto possvel devido a
Utilizao de buffers tri-state
Existncia de arbitragem no barramento
Barramentos
12
Arbitragem do barramento
A arbitragem do barramento existe para impedir a dois dispositivos diferentes
sejam master simultaneamente.
Existem dois tipos de arbitragem
Centralizada existe um dispositivo rbitro ao qual esto ligados
todos os perifricos
Descentralizada cada perifrico verifica primeiro se j existe um
outro perifrico que seja master do barramento
13
Interrupes
Designa-se por interrupo um evento que faa com o CPU interrompa
(temporariamente) a normal execuo de um programa
Exemplos:
Pedido de um perifrico que no pode esperar
Existncia de um erro num programa
Quando ocorre uma interrupo, o CPU ter que salvaguardar o contedo
de todos os seus registos
A interrupo servida atravs da execuo de um conjunto de instrues
pr-definidas
14
Existem vrios tipos de interrupes
Hardware
Pedidos de dispositivos perifricos, relgio do sistema, circuitos de
monitorizao de energia
Software
Uma interrupo causada por um programa (e.g., envio de dados
para o cran)
Excepo
Ocorrem devido a utilizaes indevidas de instrues ou de dados
(e.g., diviso por 0, acesso a uma posio de memria protegida,
etc.)
Interrupes
15
Interrupt requests (IRQ)
Canais para requisio de interrupes um canal por perifrico
Interrupt controller (PIC)
Um controlador de interrupes responsvel pelo encaminhamento
das interrupes dos perifricos para o processador
Estabelece um protocolo com o processador, trocando dados
necessrios para servir a interrupo
Interrupes
16
Descodificao de Endereos
Os perifricos podem ser mapeados para posies de memria (memory-
mapped I/O)
Desta maneira poupam-se linhas de barramento dedicadas para cada
perifrico
As transferncias de dados podem ser vistas como operaes de leitura /
escrita em memria
Pe-se ento um problema: como activar os chips correspondentes ao
controlo destes perifricos ?
Utiliza-se descodificao de endereos
Desta maneira a cada perifrico fica associado um conjunto de
endereos
17
Corao do computador Emite pulsos elctricos que se
propagampelo barramento
Movido por um cristal de quartzo localizado na placa me
As molculas deste cristal vibram milhes / bilies de vezes por
segundo, em velocidade constante
As vibraes so usadas para cronometrar operaes de
processamento e ditar a velocidade de transferncia de dados
Expresso em termos de frequncia Hertz (Hz)
1 Hz = 1 ciclo por segundo (1 operao realizada a cada ciclo)
Exemplo: Computador de 1 GHz emite 1 bilho de pulsos elctricos
por segundo 1 bilho de realizadas por segundo
O processador no possui gerador de clock. Opera multiplicando o
sinal recebido da placa me
Clock interno
18
Tecnologia relacionada ao nmero de instrues de processamento
que podem ser reconhecidas
CISC (Complex Instruction Set Computing)
Conjunto Complexo de Instrues
Reconhece mais de uma centena de instrues
mais lento na execuo das instrues (quanto > nmero de
instrues > tempo)
A maioria dos microprocessadores so CISC
Clock interno
19
RISC (Reduced Instruction Set Computing)
Conjunto Reduzido de Instrues
RISC
Reconhece um nmero limitado de instrues que, em
contrapartida, so optimizadas para que sejam executadas com
mais rapidez
Reduo do conjunto de instrues ao mnimo: as instrues
no contempladas so executadas como combinaes das
existentes
Desempenho de 50-75%superior a um CISC
Clock interno