ARQUITECTURA DE COMPUTADORES

Usted se ha autentificado como CHIRSTIAN HERLAY BELEO (Salir) Usted est aqu

Campus12 2012-2 301302A Cuestionarios Act 13: Quiz 3 Revisin

Act 13: Quiz 3 Revisin del intento 1

Comenzado el: martes, 20 de noviembre de 2012, 17:22 Completado el: martes, 20 de noviembre de 2012, 18:10 Tiempo empleado: 47 minutos 15 segundos
1187

Continuar

1
En la ejecucin fuera de orden en los procesadores superescalares, para determinar el tiempo de emisin de una serie de instrucciones, se usa la misma tcnica que procesadores escalares en orden.

Respuesta: Verdadero 2

Falso

Lenguajes de programacin de alto nivel solucionan problemas a teniendo en cuenta el hardware

Respuesta: Verdadero 3

Falso

Se define el sistema multiprocesador como un sistema de cmputo que tiene varias CPU conectadas

Respuesta: Verdadero 4

Falso

Mediante la segmentacin de cauce de software distribuye la iteracin del bucle original entre varias iteraciones del bucle segmentado

Respuesta: Verdadero 5

Falso

La ventana de instrucciones en los procesadores superescalares fuera de orden es similar a la de los procesadores superescalares en orden

Respuesta: Verdadero 6

Falso

Uno de los inconvenientes en la segmentacin de cauce es el retardo de los registros de acopio necesarios entre etapas

Respuesta: Verdadero 7

Falso

En la arquitectura ortogonal la eleccin del modo de direccionamiento es independiente de la eleccin de la instruccin

Respuesta: Verdadero 8

Falso

Al mtodo de dividir las instrucciones en fases comunes a todas, para que en forma paralela se vayan ejecutando cada una de ellas, se llama paralelismo de instrucciones

Respuesta: Verdadero 9

Falso

El repertorio de instrucciones afecta muchos aspectos del computador

Respuesta: Verdadero 10

Falso

Paralelismo entre instrucciones est limitado por la dependencia de datos

Respuesta: Verdadero 11

Falso

Elementos de una instruccin

Relacione la columna A con la columna B Refer encia a la siguie nte instru ccin Refer encia al opera ndo result

Dice a la CPU de dnde captar la siguiente instruccin tras completarse la ejecucin de la instruccin actual

La operacin puede producir un resultado

ado Refer encia a opera ndos fuent e Cdig o de opera cin 12

La operacin puede implicar a uno o ms operandos fuente, es decir, operandos que son entradas para la instruccin.

Especifica la operacin a realizar. La operacin se indica mediante un cdigo binario, denominado cdigo de operacin o, a

El ancho de banda en el sistema de memoria centralizado crece de acuerdo a nmero de procesadores del sistema

Respuesta: Verdadero 13

Falso

Al igual que en los procesadores superescalares, en los procesadores VLIW se puede implementar con ciclos de reloj ms cortos

Respuesta: Verdadero 14

Falso

Los procesadores comparten espacio de direcciones en el sistema de paso de mensajes

Respuesta: Verdadero 15

Falso

Al bloquearse un proceso la CPU busca otro proceso para ejecutarlo

Respuesta: Verdadero

Falso
1187

Continuar

Usted se ha autentificado como CHIRSTIAN HERLAY BELEO (Salir) 301302A