CONVERSO ANALGICA-DIGITAL E DIGITAL ANALGICA

1. TEORIA 1.1. Introduo

Diversas grandezas fsicas com as quais lidamos, so grandezas analgicas por natureza. Tais grandezas, como temperatura, presso, velocidade, etc., so representadas por valores contnuos, sendo que para poderem ser processadas por sistemas digitais precisam ser convertidas para uma cadeia de bits. Esta converso conhecida como onverso !nalgica"Digital. De forma similar, para que os sistemas digitais possam controlar vari#veis analgicas torna"se necess#ria a decodifica$o de uma cadeia de bits em uma grandeza que possa assumir uma gama contnua de valores e no apenas os nveis lgicos %&' e %('. )s equipamentos que convertem grandezas fsicas em sinais eltricos e vice"versa so chamados transdutores. *or e+emplo, temperaturas, velocidades, posi$,es, etc. so transformadas em correntes ou tens,es proporcionais. omo e+emplo de transdutor pode"se citar o termistor, que muda o valor de sua resist-ncia conforme a temperatura a que estiver submetido. ! figura (.( apresenta o ciclo completo de processamento de uma grandeza fsica, envolvendo. ! converso inicial do sinal oriundo do processo fsico, atravs da passagem por um Transdutor, criando o sinal analgico convertido/ ) condicionamento desse sinal 0se necess#rio1, por meio de um ondicionador de 2inal gerando o sinal analgico condicionado/ ! converso do sinal por um onversor !3D, resultando no sinal digitalizado/ ) processamento do sinal pelo 2istema Digital/ ! converso do sinal digital presente na sada do 2istema Digital, por um onversor D3!/ ) condicionamento desse sinal 0se necess#rio1, por meio de um ondicionador de 2inal, gerando o sinal analgico condicionado/ e ! converso final do sinal, atravs da passagem por um Transdutor, gerando um sinal que pode ser utilizado novamente pelo processo fsico.

4igura (.( " Etapas de Tratamento de 5randeza 4sicas. 1

!t pouco tempo atr#s, o processamento dos sinais analgicos era desempenhado, em sua maioria, por sistemas e+clusivamente analgicos, baseados em circuitos integradores, somadores, etc. om o r#pido desenvolvimento dos sistemas digitais, no que diz respeito 6 confiabilidade e custo, estes passaram a ocupar espa$os antes e+clusivos de sistemas analgicos. )s sistemas digitais apresentam maior fle+ibilidade e facilidade de depura$o. Entretanto um ponto crtico a interface entre os circuitos digitais e os circuitos analgicos. !ssim, deve"se ter os cuidados necess#rios no pro7eto destas interfaces uma vez que elas tambm determinam a preciso, rapidez de resposta e confiabilidade no processamento digital de informa$,es.

1.2. Tcnic ! d" Con#"r!o A$D

E+istem v#rias tcnicas de converso !nalgica"Digital, em fun$o da preciso dese7ada e do tempo m#+imo aceit#vel para se realizar esta converso. a1 odifica$o *aralela 8ma forma simples de se visualizar este mtodo de converso atravs de um con7unto de comparadores de tenso conectados de maneira paralela com o sinal a ser codificado. ada comparador possui na entrada de refer-ncia uma fra$o da tenso m#+ima a ser convertida. 9 medida que a tenso de entrada for aumentando, os comparadores indicariam, progressivamente, que o valor de entrada e+cedeu a refer-ncia. !s sadas de todos os comparadores entram em um codificador de prioridade, que indica, em sua sada, o valor bin#rio correspondente 6 entrada mais priorit#ria que estiver ativa. ! figura (.: apresenta esse tipo de conversor.

4igura (.: " onversor !3D de : bits. 2

) conversor da figura (.: fornece indica$o de que a tenso de entrada est# situada a (3;<=ref, :3;<=ref, >3;<=ref e =ref. =ariando"se o valor de =ref, pode"se alterar a escala de medi$o de =entrada. ! resolu$o deste conversor de apenas : bits. *ara se ter uma resolu$o de ? bits so necess#rios :@A comparadores. omo se pode notar a comple+idade do conversor aumenta 6 razo %:n'onde %n' o nBmero de bits dese7ado como resolu$o. 8ma das grandes vantagens deste mtodo a sua rapidez na converso, uma vez que s est# limitada pela velocidade do comparador e do codificador de prioridade. b1 ontador"5erador de Campa Este tipo de conversor, apresentado na figura (.>, utiliza apenas um circuito comparador, sendo que a resolu$o dese7ada obtida atravs de um gerador de rampa incremental 0degrau1. ! quantidade de degraus define a maior ou menor resolu$o do conversor. ) circuito baseia"se na compara$o do sinal de entrada com um outro de refer-ncia o qual incrementado at que o sinal de refer-ncia se7a maior ou igual ao de entrada. Deste momento o nBmero de incrementos no sinal de refer-ncia traduz o valor digitalizado do sinal de entrada. !ps cada intervalo de compara$o, os circuitos devem ser reposicionados para permitir uma nova compara$o.

4igura (.> " onversor !3D ontador " 5erador de Campa. ! resolu$o obtida neste circuito s depende do nBmero de degraus do gerador de rampa. *orm um nBmero muito grande de incrementos torna o sistema lento para sinais de entrada que variam rapidamente, alm do fato que o tempo de compara$o no pode ser predefinido. Do pior caso, com tenso m#+ima na entrada, o gerador de rampa dever# e+ecutar 0:n"(1 incrementos, antes de identificar o valor na entrada 0sendo %n' a resolu$o em bits1. 8ma variante deste mtodo consiste em se substituir a rampa incremental 0degrau1 por uma rampa analgica 0onda triangular1, porm a preciso do circuito fica fortemente dependente da linearidade da rampa gerada. c1 !pro+ima$,es 2ucessivas ) mtodo de apro+ima$,es sucessivas semelhante ao do ontador"5erador de Campa, e+ceto que 3

a forma de busca do valor que mais se apro+ima da tenso de entrada otimizada e mais r#pida. Em lugar de um contador de incrementos come$ando em %&', tem"se um Cegistrador de !pro+ima$,es 2ucessivas " C!2 0figura (.;1, que inicia pelo seu bit mais significativo em %('. 2e a sada do comparador indicar que =entrada ainda maior que =ref gerado, ento este bit permanece em %(', caso contr#rio o bit colocado em &'. Em seguida o registrador coloca o seu pr+imo bit mais significativo em %(' e repete o teste. !ps sucessivos testes com os bits subsequentes o registrador conter# o valor bin#rio do sinal na entrada. )

Cegistrador de !pro+ima$,es 2ucessivas, nada mais faz do que implementar uma busca bin#ria. 4igura (.; " onversor D3! de !pro+ima$o 2ucessivas. ! principal vantagem deste mtodo a sua maior rapidez de converso, em rela$o ao mtodo do contador, uma vez que em %n' ciclos de %clocE' a unidade C!2 tem condi$,es de apresentar o valor digitalizado em %n' bits.

1.%. A&'(i)ic dor"! O'"r cion i! Dormalmente, os circuitos conversores !3D e D3! usam amplificadores operacionais para realizar o condicionamento dos sinais de entrada3sada ao mesmo tempo em que realizam a fun$o de comparador. )s amplificadores operacionais possuem tr-s caractersticas que os tornam quase ideais. alta impedFncia de entrada/ alto ganho em tenso/ bai+a impedFncia de sada. ! figura (.@ apresenta o esquema b#sico de utiliza$o, em circuitos digitais, de um amplificador operacional.

4igura (.@ " Esquema G#sico de um !mplificador )peracional. !s condi$,es b#sicas de utiliza$o de amplificadores operacionais so. a1 ! impedFncia vista entre as entradas 0"1 e 0H1 praticamente infinita I( JI: J&

b1 ! entrada 0"1 est# praticamente no mesmo potencial que a entrada 0H1 c1 ! corrente atravs do resistor C( pode ser apro+imada por d1 I C( K I C: e1 =saida K " 0C: < IC:1 H =ref f1 5anho em tenso. 5 *ara que o amplificador operacional possa funcionar como comparador basta que ele possua um ganho alto 0em torno de (&&&1 e que a tenso de refer-ncia se7a colocada na entrada 0H1. Enquanto a tenso de entrada estiver acima da tenso de refer-ncia a sada do operacional estar# no nvel lgico %&'. !ssim que a tenso de entrada se tornar um pouco inferior 6 de refer-ncia a tenso de sada ser# amplificada pelo valor do ganho do circuito, atingindo o limite de satura$o do amplificador. Deste caso a sada do amplificador ir# para o nvel lgico %('. !pesar de os amplificadores operacionais serem construdos para trabalharem com os sinais 5

analgicos, o seu uso como condicionador de sinais em sistemas digitais bastante comum, pois alm das caractersticas 7# mencionadas, podem e+ecutar o chaveamento entre o estado cortado 0&1 e saturado 0(1, de forma compatvel com os circuitos LpuramenteM digitais. Dentro destas caractersticas de chaveamento, o parFmetro %sleN"rate' torna"se bastante importante para a determina$o da freqO-ncia m#+ima de opera$o. ) %sleN"rate' pode ser descrito como o tempo mnimo em que o amplificador responde a um degrau de tenso em sua entrada. Este tempo tomado entre (&P e Q&P do degrau na sada. 2ua unidade e+pressa em volts por segundo. (.;. *ortas !nalgicas e ircuitos R)2 ! famlia de circuitos integrados R)2 se utiliza de um tipo diferente de transistor em rela$o 6 famlia TTS 0D*D e *D*1. ! famlia R)2 utiliza os transistores R)24ET 0metal o+ide semiconductor, field " effect transistors1 sob a forma de pares complementares 0tipo " D e tipo " *1. )s circuitos R)2 proporcionam praticamente todas as fun$,es disponveis na famlia TTS, acrescidos de algumas fun$,es especiais no disponveis nos circuitos TTS. !s famlias de componentes R)2 so descritas a seguir . " 2rie ;&TT. srie original da famlia R)2, tornou"se popular devido a seu bai+o consumo 0circuitos a bateria1, alimenta$o pode variar entre H > e H (@ =, possui alta imunidade a rudos 0nvel %(' J :3>1 =cc e nvel %&' J (3> =cc1. !presenta o inconveniente de ser mais lenta que a famlia TTS. " 2rie ;&UTT. srie mais r#pida que a ;&&& porm mais lenta que a srie LS2' da famlia TTS. " 2rie V; TT. pro7etada para ser compatvel pino"a"pino com a famlia TTS. *ossui menor consumo que a famlia TTS porm ainda mais lenta. " 2rie V;U TT. srie mais r#pida que a V; TT e equivalente 6 srie LS2' da famlia TTS. onsome menos pot-ncia. " 2rie V;U TTT. srie compatvel com a famlia TTS. 8ma caracterstica importante da famlia R)2 que em alguns circuitos, pelas suas caractersticas construtivas, proporcionam uma bai+a impedFncia entre dreno e fonte quando o circuito est# habilitado e uma alta impedFncia na situa$o oposta. Desta forma estes circuitos so empregados como chaves analgicas, conforme figua (.A, comandadas por sinais digitais. Estes circuitos de chaves analgicas transferem para a sada o nvel de tenso presente na entrada, desde que esta este7a habilitada.

4igura (.A. " Esquema 4uncional de have !nalgica. a1 Interface TTS " R)2 Wuando se conecta uma sada TTS em uma entrada R)2, assumindo que os dois circuitos tenham o mesmo nvel de alimenta$o 0@ =cc1, pode ocorrer um possvel problema na interpreta$o do nvel %(' gerado pelo circuito TTS. 2egundo a especifica$o da famlia TTS, o nvel lgico %(' v#lido a partir de :,; = enquanto que para a famlia R)2 este nvel s garantidamente detectado a partir de :3> =cc. *ara garantir que a cone+o TTS" R)2 opere convenientemente recomend#vel a coloca$o de um resistor de Lpull"upMna linha de liga$o. Este resistor garantir# os nveis de tenso adequados tanto para o nvel lgico %&' quanto para o nvel %('. b1 Interface R)2 " TTS ! liga$o de uma sada R)2 a uma entrada TTS no apresenta dificuldades do ponto de vista de nveis de tenso, tanto em nvel %&'quanto em nvel %('. ) problema pode surgir com alguns componentes TTS forne$am uma corrente maior que o ci rcuito R)2 pode absorver quando em nvel %&'. ) mesmo problema surge quando se conecta mais de uma entrada TTS a uma sada R)2. *ara atender a estes casos de interface pode ser usado um buffer R)2 com capacidade de corrente maior 0por e+emplo ;&@&G1.

2. E*+ERI,ENTO 2.1. Con#"r!or An (-.ico-Di.it ( 2.1.1. +ro/"to *ro7etar um sistema de converso analgico"digital baseado no mtodo de contador"gerador de rampa, conforme o diagrama em blocos da 4igura :.( e a carta de tempos da 4igura :.:. ) conversor deve ter uma resolu$o de > bits e o resultado da converso deve ser utomaticamente apresentado em algum dos displaXs da bancada de montagem. ) incio do ciclo de converso determinado pelo acionamento de 7

um boto. ! tenso m#+ima de entrada do conversor ; volts.

4igura :.( " Diagrama em Glocos do onversor !3D ontador"Campa.

4igura :.: " arta de Tempos do onversor !nalgico"Digital 2.1.2. +r0tic a1 Rontar o circuito pro7etado. )G2.. !7uste as tens,es de alimenta$o do amplificador operacional SRV;( 0=H e ="1 para comparar tens,es na fai+a 0&="@=1 e gerar uma sada compatvel com TTS 0 8ID!D) *!C! DY) D!DI4I !C )2 )R*)DEDTE2 TTS1. b1 Rodificar o circuito montado no item 0a1 para incio autom#tico. 8

c1Rodificar o circuito para que o mesmo conversor !3D possa ser usado para a converso de dois canais analgicos multiple+ados. ) controle de qual canal est# sendo convertido feito atravs de chaves no painel 0figura :.>1.

4igura :.> " onversor !nalgico"Digital de : anais

2.2. Con#"r!or Di.it (-An (-.ico 2.2.1. +ro/"to *ro7etar um sistema gerador das fun$,es analgicas seno, +:, e+ponencial, rampa, elptica, +> e 5aussiana, considerando o seguinte 04igura :.;1.

4igura :.; " Diagrama de Glocos do 5erador de 4un$,es a1 !s fun$,es, digitalizadas, esto armazenadas em uma memria E*C)R :V(A, cada uma em :@A posi$,es consecutivas, que formam uma p#gina 0a fun$o rampa est# repetida1/ b1 )s bits bV, bA, ... b& so assim constitudos. b& " b@ . valor digitalizado da fun$o/ bA . no utilizado/ bV . sinal para sincroniza$o do osciloscpio/ )s LmapasM de grava$o esto disponveis no laboratrio. c1 *ara selecionar uma fun$o deve "se acionar o boto G( 0o que deve fazer acender o SED S& %ER 2ESEZY)', indicando processo de sele$o em curso1 e escolhe"se a p#gina de memria, atravs das chaves &, ( e :/ d1 *ara mostrar a fun$o analgica no osciloscpio deve"se acionar o boto G:, o que deve apagar o SED S& e acender o SED SV. %ER )*EC!ZY)'. ! fun$o deve ser mostrada continuadamente, at que nova requisi$o de sele$o se7a feita 0G(1. )G2EC=!Z[E2. Enquanto o gerador estiver mostrando uma fun$o qualquer acionamento das chaves de p#gina e do boto G: devem ser incuos/ Trabalhar com tens,es entre H@= e "@= na sada do conversor.

10

2.2.2. E1"cuo Rontar o controle e testar seus sinais principais/ a1 onectar a memria e test#"la/ b1 Rontar o conversor D3! 0D! &?&&1 e verificar seu principais sinais/ c1 Integrar todos os circuitos e mostrar as ? fun$,es armazenadas na memria E*C)R. d1 onstrua uma tabela identificando as fun$,es. Tentar utilizar outros sinais de sincroniza$o distintos daquele armazenado na memria e1 0bit bV1. Wue outras formas de sincroniza$o podem ser utilizados\ Redir as freqO-ncias m#+ima e mnima de opera$o. omentar os resultados. f1 O2SERVA3O. 8tilizar, para o conversor, a configura$o da 4igura :.@, testando o seu funcionamento, estaticamente, atravs das chaves &" V.

4igura :.@ " onfigura$o do onversor. 8ma parte muito importante do plane7amento desta e+peri-ncia o contato com os manuais dos componentes utilizados. ! leitura desses manuais, assim como a localiza$o das informa$,es necess#rias, so uma e+peri-ncia 6 parte e cada vez mais importante, devido 6 crescente comple+idade dos componentes.

11

>. GIGSI)5C!4I! 4CE5DI, Edson e 2!C!I=!, !ntonio R. Engenharia do *ro7eto Sgico Digital. onceitos e *r#tica. Editora Edgard Glucher Stda, (QQ@. ]!^ECS_, `ohn 4. Digital Design *rinciples a *ractices. >rd edition, *rentice Uall, :&&&. ^SEITb, ]illiam. Digital Eletronics " ! *ractical !pproach. *rentice"Uall, (Q?V. T)^SEID, Coger S. *rincpios Digitais. 2chaum"Rc5raN Uill, (Q?>. 2ignetics. TTS Sogic Data Ranual. (Q?:. S2D"E*82*. !postila *ES">&?. onversores !nalgico "Digitais, C!3E2.

12