Escolar Documentos
Profissional Documentos
Cultura Documentos
Ing. Telecomunicacin
INDICE
1.1 Introduccin 1.2 Evolucin Histrica 1.3 Arquitectura de los DSPs 1.4 Clasificacin de los DSPs 2 DSPs de Texas Instruments 2.1 Familia TMS320C1x 2.2 Familia TMS320C2x 2.3 Familia TMS320C2xx 2.4 Familia TMS320C3x 2.5 Familia TMS320C4x 2.6 Familia TMS320C5x 2.7 Familia TMS320C54x 2.8 Familia TMS320C8x 2.9 Familia TMS320AVxxx 3 DSPs de Motorola 3.1 Familia DSP561xx 3.2 Familia DSP5600x 3.3 DSP96002 4 DSPs de Analog Devices 4.1 Familia ADSP-2100 4.2 Familia ADSP-21cspxx 4.3 Familia ADSP-21020 4.4 Familia SHARC (ADSP-2106x) ANEXO: Tablas comparativa Bibliografa Direcciones WEB de inters 3 3 4 4 7 9 12 15 18 20 22 24 27 30 33 33 34 35 37 38 39 40 41 43 49 49
Ing. Telecomunicacin
1.1 Introduccin
En el presente trabajo se pretende hacer una descripcin del mercado actual de Procesadores Digital de Seal (DSP). A pesar de que el nmero de fabricantes de DSPs es cada vez ms elevado, en este estudio slo nos vamos a centrar en los tres principales fabricantes: Texas Instruments, Motorola y Analog Devices. Primero se har un estudio pormenorizado de las diferentes familias de DSPs que ofrece cada fabricante, resaltando sus caractersticas diferenciales de unas respecto a las otras. El primer fabricante en ser abordado es Texas Instruments. Este lugar es de justicia ya que fueron los pioneros en esta nueva clase de dispositivos. El segundo fabricante estudiado es Motorola. Aunque se sum al mercado de DSPs con cierto retraso, ha conseguido ocupar un lugar destacado dentro de un mercado tan competitivo. El tercer y ltimo fabricante estudiado es Analog Devices. Este fabricante es uno de los que ha experimentado un mayor incremento de cuota de mercado en los ltimos aos. Las razones fundamentales de este desarrollo radica en la gran cantidad de memoria integrada en el mismo chip y el precio econmico. El trabajo concluye con una tabla en la que aparecen la mayor parte de los DSPs del mercado agrupados por las caractersticas de precisin que ofrecen. En esta tabla no slo aparecen los tres fabricantes anteriormente citados sino tambin el resto de fabricantes.
Ing. Telecomunicacin
nivel de simulacin, hayan podido ser realizados en tiempo real. El crecimiento en el mercado de los DSPs triplica el que experimenta el resto del mercado electrnico. En resumen, los DSPs han facilitado la creciente digitalizacin de los ms diferentes campos. Este desarrollo no tiene un final definido, apareciendo cada da nuevas aplicaciones en las que son usadas. Baste con echar una mirada a las revistas especializadas de Tratamiento Digital de la Seal para comprobar la anterior aseveracin.
y[n] = a i x (n i ) + bi x (n i )
i=0 i=0
Para conseguir este resultado, la clsica arquitectura Von Neuman ha sido modificada. En la arquitectura Von Neuman exista un nico banco de memoria en el que se encontraba tanto la memoria de programa como los datos. En la arquitectura Harvard, se diferencian la memoria de programa de la de datos.. Por tanto, una de las caractersticas bsicas de los DSPs es la existencia de varios bancos de memoria. Otro hecho diferencial es que se pretende que en un nico ciclo de instruccin se pueda decodificar la instruccin, traer dos datos de memoria, realizar una operacin MAC en la ALU y cargar la siguiente posicin de memoria de programa. Para conseguir estos resultados se recurre, aparte de aumentar el nmero de bancos de memoria, a la existencia de varias unidades de proceso trabajando en paralelo.
Ing. Telecomunicacin
mayor. Hay unanimidad en el mercado en cuanto al nmero de bits usados para representar datos: 32 bits. Su juego de operaciones soportan tambin operaciones con datos en formato coma fija. Los nuevos miembros de ambos tipos de DSPs coinciden en que el juego de instrucciones tienden a parecerse a las de los lenguajes de alto nivel (lenguaje C sobre todo). Esto facilita el empleo de compiladores cruzados, de tal forma que facilita el proceso de programacin de los DSPs, sin tener un conocimiento de la arquitectura del DSP empleado.
Ing. Telecomunicacin
Texas Instruments
Ing. Telecomunicacin
Ing. Telecomunicacin
C8x Rendimiento
320C80/-40/-50
- Mximo Rendimiento - Aplicaciones Multimedia - 2 BOPS
Multiprocesador DSP
C4x
320C40-40/-50/-60 320C44-40/-50/-60
- Muy Alto Rendimiento - Procesamiento en Paralelo. - 60 MFLOPS
C3x
320C30/C30-27/-40/-50 320C/LC31 320C31-27/-40/-50/-60 320C32-40/-50
C54x
320C/LC/VC541 320C/LC/VC542 - Alto Rendimiento. 320LC543/VC543 C5x - 60 MFLOPS 320LC544/VC544 320LC545/VC545 C2xx 320C50/C50-57/-80 320LC546/VC546 320LC50 320LC548/VC548 C2x 320C/BC51/51-57/-80 320C203/LC203-40/-57/-80 320C/BC52/52-57/-80 C1x 320C204-40/-57/-80 320LC52-57 320C25/P25-40/-50 320C205-40/-57/-80 320C10/C10-25 320C26 320C/BC53/53-57/-80 320F206-40/-57/-80 320C14/P14 320LC56/57 320C28/C28-50 - 100 MIPS 320LF207-40/-57/-80 320C/P/LC15 320C203/-57/-80 320BC57S AVxxx 320C209-40/-57 320C/LC16 320C209-/57 - Alto Rendimiento 320C240-40 320C/P/LC17 320AV310 - Alta Integracin. -12 MIPS 320F240-40 320C/P17-25 40-50 MIPS 320AV120 - Muy Bajo Coste 320AV220 Optimizacin - Perifricos Rendimiento / Coste 320AV420 - 6 MIPS
40 MIPS
Generacin
A continuacin veremos una a una las diferentes familias que aparecen en esta grfica.
Ing. Telecomunicacin
Puntos destacados:
Diferentes configuraciones de Memoria RAM, ROM OTP PROM interna para una mayor flexibilidad en el diseo. En ella se encuentran muchos de los DSPs ms econmicos del mercado. Capacidad de integracin a travs de la librera cDSP. Posibilidad de escoger entre 5 versiones (C10,C14,C15,C16,C17) para optimizar los costes del sistema.
Aplicaciones Fundamentales:
Sistema antibloqueo de frenos (ABS). Instrumentos musicales. Medidores de energa. Servomecanismos y control de motores. Contestadores automticos digitales. 144 palabras de memoria RAM interna programable para el C10, 256 palabras para el resto de dispositivos C1x. 1.5k palabras de programa en ROM en el C10, 4k en el C14,C15,C17 y 8k en el C16. Opciones con 4k palabras de memoria OTP de programa. Posibilidad de direccionar hasta 64k palabras de datos externos en el C16, 4k para los dems dispositivos. Unidad aritmtico-lgica de 32 bits. 32 bits a la salida del multiplicador de la ALU (Dos entradas de 16 bits). Multiplicacin en un solo ciclo de instruccin. Hasta 4 timers internos para el control de operaciones. Hasta ocho niveles de anidamiento en la pila hardware Dos registros auxiliares. 4 canales de entrada y de salida en el C 14,C15 y C17. Registro de desplazamiento de 16 bit. Estados de espera para comunicacin con memorias/perifricos externos ms lentos.
Caractersticas :
Ing. Telecomunicacin
En la siguiente figura se desglosan los diferentes miembros que componen esta familia.
APLICACIONES EN TELECOMUNICACIN
C16
MS MEMORIA
C17
C14
FUNCIONES DE CONTROL
C15
C10
BAJO COSTE
FAMILIA TMS320C1x
10
Ing. Telecomunicacin
A(11-0)
D(15-0)
Registro T de 16bit Registro de desplazamiento de 16 Multiplicador16x16 bits Registro P de 32 bit ALU de 32 bits Shift L(0,1,4) 2 registros auxiliares Registro de estado
11
Ing. Telecomunicacin
Conforma la segunda generacin de DSPs de Texas Instruments. Su arquitectura interna ampla las posibilidades que ofreca la primera generacin. Al igual que sta, sus miembros son de coma fija de 16 bits.
Puntos destacados:
Diferentes configuraciones de memoria RAM, ROM OTP PROM interna para una mayor flexibilidad en el diseo. Un gran gama de herramientas de desarrollo de desarrollo desde $99, desde mdulos de inicio hasta emuladores en tiempo real. Capacidad de integracin a travs del paquete cDSP. Posibilidad de escoger entre 3 versiones (C25,C26,C28) para optimizar los costes del sistema.
Aplicaciones Fundamentales:
Sistema de frenos antideslizamiento. Servomecanismos y control de motores. Control de robots. Telecomunicaciones. Sistemas de sonido, procesamiento de voz. Aplicaciones de filtrado digital.
Caractersticas :
544 palabras de memoria RAM interna de datos programable (incluida 256 de programa/datos). 1568 palabras de memoria RAM configurable entre programa/datos en el C26. 4k palabras de ROM de programa interna para el C25. Opciones con 4k palabras de memoria interna OTP ROM de programa. Capacidad de direccionamiento hasta un total de 128k palabras de memoria de datos/programa externa. ALU y acumulador de 32 bits. Multiplicador paralelo de 16x16 bits con resultado de 32 bits. Instrucciones de multiplicacin/acumulacin con un solo ciclo de instruccin. Mejora en las instrucciones repetitivas para conseguir un uso eficiente de la memoria de programa e incrementar la velocidad de ejecucin. Instrucciones para desplazamiento de bloques de datos/programa para facilitar la gestin de programa. Timer interno para operaciones de control. Hasta 8 registros auxiliares.
12
Ing. Telecomunicacin
En las dos siguientes figuras se representa el diagrama de bloques de esta familia de DSPs.
A(15-0)
D(15-0)
CPU
Registro de desplazamiento de 16 bits ( L)
Registro T de 16 bits
Contador
ALU de 32 bits Acumulador de 32 bits ShiftL (0-7) 8 Registros Auxiliares 8 niveles de anidamiento pila Dos registros de estado Contador de repeticin
Ing. Telecomunicacin
Multiplicador/ALU TMS320C2x
BUS DE PROGRAMA
16
16
16
16
16
Desplamiento izquierda
Registro T (16)
16
MUX
Multiplicador (16x16)
32
Registro P (32)
32 32 32
MUX
32
C C
16
Ing. Telecomunicacin
Puntos destacados:
Potencia computacional desde 20 hasta 40 MIPS. Precios a partir de $0.12 por MIPS. Versiones de 3, 3.3 y 5V. Consumo tpico bajo: 1.9 mA/MIPS a 5V 1.1 mA/MIPS a 3 y 3.3V Encapsulado TQFP de 100 y 80 pines. Cdigo fuente compatible con las generaciones C1x y C2x. Compatibilidad hacia arriba con la generacin C5x. Posibilidad de integracin usando la librera cDSP. Posibilidad de emulacin usando JTAG.
Aplicaciones Fundamentales:
Aplicaciones telefnicas. Terminales punto de venta. Sistemas de seguridad. Telecomunicaciones. Redes de comunicaciones. Servomecanismos y control de motores. Detectores Radar. Cmaras digitales. Modems. CD Roms.
Caractersticas :
Hasta 4.5k de memoria RAM de datos/programa interna. En algunas versiones hasta 32k palabras de memoria flash interna (F206/F207). 16 pines de E/S de propsito general. ALU/acumulador de 32 bits. Multiplicador paralelo de 16x16 bits con resultado de 32 bits. Arquitectura optimizada para permitir que las instrucciones repetitivas se ejecuten de forma eficiente. Timer interno de 16 bits. Registro de desplazamiento de 16 bits. 8 niveles de anidamiento en la pila. Existe modo de bajo consumo.
15
Ing. Telecomunicacin
Los TMS320C2xx abrieron nuevas vas a otras generaciones de DSPs (coma fija) Hicieron posible que los procesadores DSPs tuvieran nuevos campos de aplicacin : ORDENADORES,INDUSTRIA, CONSUMO Y TELEFONA
C54x Generacin
C5x Generacin
C2xx Generacin
C2x Generacin
Ordenador
C1x Generacin
Industria
Consumo
Telefona
16
Ing. Telecomunicacin
Control de Emulacin
BUS DE DATOS/PROGRAMA
B U S DE P E R I F E R I C O S
PUERTO SERIE SINCRONO PUERTO SERIE ASINCRONO TEMPORIZADOR ESTADOS DE ESPERA (SW) PUERTOS DE E/S 10-Bits ADC1 10-bits ADC2
Ing. Telecomunicacin
Puntos destacados:
Potencia de clculo de hasta 60 MFLOPS (millones de operaciones en coma flotante por segundo). Alta eficiencia usando lenguaje C. Gran espacio de direccionamiento: 16Mwords. Gestin rpida de memoria con DMA interna. Audio digital. Grficos 3-D. Impresoras lser, fotocopiadoras, escners. Escners de cdigo de barras. Video conferencia. Automatizacin industrial y robtica. Correo de voz y Faxs. Servomecanismos y control de motores. Redes de comunicaciones.
Aplicaciones Fundamentales:
Caractersticas :
Alta potencia de clculo: Ciclos de instruccin de 33-ns. 30 MIPS. 60 MFLOPS. 330 MOPS. Ancho de banda E/S de 120 Mbytes/second. CPU con arquitectura pipeline: Multiplicacin paralela y operaciones aritmtico/lgicas con nmeros enteros o en coma flotante en un nico chip. 8 registros con precisin extendida. Potente juego de instrucciones: Ejecucin de instruccines en un slo ciclo. Control de sistema y operaciones numricas. Perifricos integrados: Controlador de DMA para E/S simultneas y operaciones en la CPU. Temporizadores. Puertos serie. Memoria: Paralelismo del bus para permitir desplazamiento rpido de datos.
18
Ing. Telecomunicacin
CACHE 64x32
Puerto Principal
Interfaz de Memoria
Acceso de Datos 32 bits(C30-C31)
8/16/32 bits(C32)
Acceso al programa 32 bits (C30-C31)
(3)-D(31-0)
(4)-A(23-0)
C o n t r o l a d o r
CPU
Multiplicador de enteros y coma flotante ALU de enteros y coma flotante
TCLK0
TCLK1 CLKX0 DX0 FSX0 CLKR0 DR0 FSR0 CLKX1 DX1 FSX1 CLKR1 DR1 FSR1
19
Ing. Telecomunicacin
Puntos destacados:
Hasta 60 MFLOPS. Gran incremento de potencia de clculo y de comunicaciones. Capacidad de multiproceso. Escalabilidad. Tolerante a fallos. Comunicaciones de muy alta velocidad. Realidad virtual, simuladores. Procesamiento de rdar/snar/imagen. Grficos 3-D. Control de robots. Reconocimiento de voz. Infraestructura de telecomunicaciones.
Aplicaciones Fundamentales:
Caractersticas :
6 puertos de comunicacines para comunicacin entre procesadores a alta velocidad: Mxima velocidad de transferencia asncrona de 32 Mbytes/s por cada puerto. Comunicacin directa de procesador-procesador sin circuitera adicional. Coprocesador DMA con 6 canales para E/S simultneas y operaciones de la CPU. Alta velocidad de la CPU del DSP capaz de 330 MOPS y 384 Mbytes/s: Hasta 11 operaciones por ciclo de instruccin. Ciclos de instruccin de 33, 40 y 50 ns. Dos buses externos de direcciones y datos semejantes, permitiendo sistemas con memoria compartida y alta velocidad de transferencia de datos, transferencias en un nico ciclo: Velocidad de transferencia de datos por un puerto de hasta 120 Mbytes/s (C40-60).
20
Ing. Telecomunicacin
UNIDADES DE PROCESO: Coprocesador DMA. CPU Alto Rendimiento.
Sistemas de Procesado de Seal en Tiempo Real ENTRADAS/SALIDAS: Coprocesador DMA. Puertos de Comunicaciones. Buses locales y Globales
Ciclo de instruccin
25 ns
CPU 8OPS/Cycle 320 MOPS 2 Accesos de Datos 80 MOPS 1 Multiplicacin FP 40 MOPS 1 Operacin FP (ALU) 40 MOPS 1 Contador de bucle 40 MOPS 1 Bsqueda instruccin 40 MOPS 2 Registros de Direcciones 40 MOPS Coprocesador DMA 3 OPS/Ciclo 120 MOPS 1 Acceso de Datos 40 MOPS 1 Incremento del Contador de Transferencias 40 MOPS 1 Registro de Direccines 40 MOPS TOTAL MOPS = 440 MOPS
TRANSFERENCIA DE DATOS Puerto Global Puerto Local 6 Puertos de Comunicaciones 160 Mbytes/sec. 160 Mbytes/sec.
192 Mbytes/sec.
TOTAL E/S =
512 Mbytes/sec.
21
Ing. Telecomunicacin
Puntos destacados:
Potencia de clculo de hasta 50 MIPS. Precios de venta desde $0.30 por MIP. Versiones de 3 y 5V. Diferentes versiones de encapsulado: 100 pins TQFP/PQFP, 128 pins TQFP, 132 pins PQFP y 144 pins TQFP. Diferentes versiones de memoria RAM y ROM integradas. Emulacin JTAG Compatible con C1x, C2x y C2xx.
Aplicaciones Fundamentales:
Telfonos inalmbricos y mviles. Mdems de alta velocidad. Comunicaciones personales. Sistemas de sonido y procesamiento de voz. Impresoras lser, fotocopiadoras. Otras aplicaciones de telecomunicacin. Multimedia. Control de discos duros. El ciclo de instruccin del DSP C5x es de 20 ns. Potencia de procesamiento de 50 MIPS. Consumos a razn de 1.15mA/MIPS. Disponibles diferentes configuraciones de memoria RAM y ROM interna. Emulacin on-chip, eliminando los retardos de propagacin asociados a las antiguas tecnologas de emulacin. Cdigo fuente compatible con el C1x, C2x y C2xx. Proporciona un tratamiento de bit a alta velocidad sin tener que modificar los bits de estado de la ALU registros. Permite, sin lgica adicional, la conexin de memoria externa lenta y dispositivos de entrada/salida, reduciendo costes. Los 12 registros ms fundamentales de la CPU estn duplicados.
Caractersticas :
22
Ing. Telecomunicacin
RAM (Datos/Prog)
10Kx16 (C50),2Kx16 (C51) 1Kx16(C52),4Kx16(C53,C53S) 7Kx16 (LC56,LC57,LC57S) D(15-0) A(15-0)
ROM
2Kx16 Boot (C50.C57S) 8Kx16 prog.(C51),4Kx16 prog. (C52),16Kx16.(C53,C53S), 32Kx16 (LC56,LC57)
Control de Emulacin
PUERTO SERIE 1 PUERTO SERIE 2** TIMERS
BUS DE DATOS/PROGRAMA
Multiplicador (16x16)
FUENTE DE ALIMENTACIN
PPL
PLU
DESPLAZAMIENTO (0-7) 8 REGISTROS AUXILIARES 8 NIVELES DE PILA (HW) 32 bits ACC & 32 bits ACC buffer REGISTROS DE ESTADO
B U S DE P E R I F E R I C O S
* Disponible en LC57 y LC57S ** Un puerto serie en C52, puertos serie con buffer en LC56, LC57 y LC57S
23
Ing. Telecomunicacin
Puntos destacados:
Hasta 66 MIPS. Operacin Viterbi integrada. Tres modos de bajo consumo. Diferentes configuraciones de RAM y ROM internas. Puerto serie con auto-buffer. Interfaz puerto host. Encapsulado ultra pequeo (100, 128 y 144 pins TQFPs). Comunicaciones digitales mviles. Sistemas personales de comunicacin. Mdems. Telecomunicaciones avanzadas. Comunicaciones digitales inalmbricas. Envo de datos en sistemas mviles.
Aplicaciones Fundamentales:
Caractersticas :
66 MIPS. Acelerador Viterbi integrado. Opera a 2.7 y 5V. Direcciones de 40 bits y dos acumuladores de 40 bits para la ejecucin de operaciones en paralelo. ALU de 40 bits configurable como dos de 16 con capacidad de realizar dos operaciones en un nico ciclo. Multiplicador 17x17 que permite las operaciones con enteros con y sin signo. 4 buses internos y dos generadores de direcciones que permiten realizar diferentes operaciones y facilitan el acceso a memoria. 8 registros auxiliares. Dispone como herramienta del compilador de c para DSP de coma fija ms avanzado del sector. Modos de bajo consumo para aplicaciones en que se usan bateras.
24
Ing. Telecomunicacin
ROM(Datos/Prog)
D(15-0) A(15-0)
RAM(Datos/Prog)
Control de Emulacin
BUS DE DATOS/PROGRAMA
ALU ALU 40 BIT OPERAC. CMPS CODIF. EXPONENCIAL ACUMULADORES 40 BITS ACC A 40 BITS ACC B
B U S DE P E R I F E R I C O S
PUERTO SERIE PUERTO SERIE TDM TIMER GENERADOR DE RELOG(PLL) GENERADOR SW DE ESTADOS DE ESPERA INTERFAZ DE PUERTO HOST
25
Ing. Telecomunicacin
SECCION ANALOGICA EN BB
SECCION DIGITAL EN BB
Interfaz
de
AUDIO
RF
TRANSMISIN y RECEPCIN en RF
26
Ing. Telecomunicacin
Puntos destacados:
Arquitectura de C8x : Arquitectura MIMD (Mltiple instruccin - Mltiple dato) totalmente programable. Instrucciones avanzadas de DSP. Procesador principal RISC de 32 bit. Controlador de transferencia. Velocidad de transferencia de hasta 400 Mbytes/sec. Capacidad de direccionamiento hasta 4 Gbytes. Ciclos de instruccin de 17, 20 y 25 ns. TMS320C80 : Controlador de vdeo. 4 DSPs trabajando en paralelo. 50 kbytes de RAM interna. 2 BOPS. Encapsulados 305 pins PGA, 352 BGA. TMS320C82 : 2 DSPs trabajando en paralelo. 44 kbytes de RAM interna. 1.5 BOPS. Encapsulado 352 BGA. Vdeo conferencia. Vdeo telfonos. Telecomunicaciones a alta velocidad. Procesamiento de imagen y vdeo. Estaciones de trabajo multimedia. Aceleradores de grficos 2-D y 3-D. Realidad virtual. Seguridad. Sistemas de rdar y snar. Controlador inteligente de transferencia interno y memoria (SRAM). Procesamiento paralelo mltiple de 32 bit. La ALU de 32 bit puede ser configurada como 2 de 16 bits 4 de 8 bits para proceso paralelo de datos con baja precisin. Interfaz directa con DRAM, SRAM y VRAM. Interfaz de bus externo dinmico de 8, 16, 32 y 64 bit.
Aplicaciones Fundamentales:
Caractersticas :
27
Ing. Telecomunicacin
PALETA DE PANTALLA
V R A M
D R A M
TMS320C80
CAPTURA DE VIDEO
CONTROL
CODIFICADOR DE AUDIO ( 16 Bits) TARJETA DE DESARROLLO DE SW DEL TMS320C8x
28
Ing. Telecomunicacin
DSP AVANZADO G L I
DSP AVANZADO G L I
DSP AVANZADO G L I
DSP AVANZADO G L I
RISC MP
FLU
CONTROLADORES
DE VIDEO
32
CAPTURA VIDEO
64 32 32 64 32 32 64 32 32 64 32 32 64
64
64
R E L O J E S
CONTROLADOR DE TRANSFERENCIA
29
Ing. Telecomunicacin
30
Sistemas de Procesado de Seal en Tiempo Real Arquitectura matemticamente modelada para minimizar el silicio usado y maximizar la calidad de audio. La calidad CD es mantenida sin ninguna cuantificacin adicional. Tambin puede ser usado como un decodificador de audio MPEG sin necesidad de un procesador host. *Derivado del TMS320AV110 MPEG decodificador de Audio y optimizado para reducir el coste de las aplicaciones de video CD.
CHIPSET VIDEO CD
MPEG AV120
Proporciona un coste bajo para la implementacin de algoritmos de codificacin de audio MPEG ( Layers 1 y 2 )
DECODIFICADOR DE VIDEO
CD MPEG AV220
Basado en el decodificador de video CL450 de CCube con caractersticas especificas para Video CD integradas .
Integra decodificador de sistema MPEG1,buffer para audio y microcdigo interno. Sincronizacin de las salidas de audio y video sin un host externo. Integra funciones de control de Video CD (vista rpida, reverse , eleccin de pista ...). Proporciona una interfaz para decodificadores de CDROM SONY y SANYO.
DECODIFICADOR DE VIDEO
CD MPEG AV220
Convierte las secuencias de bits de salida , RGB or YUV del AV220 a una seal analgica NTSC para TV . Damin Martnez Muoz
Verticalmente se interpolan las lineas para crear la imagen reduciendo el ruido Genera seales de sincronizacin para el decodificador de video AV220. Soporte Overlays, proporcionando la capacidad de superponer textos y grficos en la pantalla de vdeo.
31
Ing. Telecomunicacin
MOTOROLA
32
Ing. Telecomunicacin
3 DSPs de Motorola
Motorola, aunque entr a competir en el mercado de los DSPs relativamente tarde (1987), ha conseguido tener un peso relativamente importante en este mercado. El primer DSP que sac a mercado (DSP56000/56001) era de coma fija pero de 24 bits. Este valor de precisin ocupa un valor intermedio ocupa un valor intermedio entre la precisin que aporta la coma fija de 16 bits con la coma flotante de 32 bits. Este DSP desde su aparicin tuvo una elevada aceptacin sobre todo en lo que se refiere a aplicaciones con audio. Actualmente la familia de DSPs que Motorola ofrece son: Familia de coma fija de 16 bits (DSP561xx) Familia de coma fija de 24 bits (DSP5600x) Familia de coma flotante de 32 bits (DSP96002)
33
Ing. Telecomunicacin
que acceden a la memoria de datos RAM X, y a la memoria externa para los valores de la memoria Y.
Modos de direccionamiento. El DSP561xx soporta direccionamiento directo, indirecto (postincremento /decremento por 1 u offset e indexado con offset) y direccionamiento inmediato. El generador de direcciones tambin soporta direccionamiento circular y bit reverse (til para hacer la FFT). Instrucciones especiales. El DSP561xx proporciona instrucciones para realizar bucles tales como do y repeat; solamente los bloques que se repiten usando la instruccin do son interrumpibles. Soporte. Motorola vende el Sistema para Desarrollo de Aplicaciones con operaciones de emulacin in-circuit usando las caractersticas de emulacin on-chip de los DSPs. El emulador on-chip permite puntos de ruptura fijos, ejecucin paso a paso, y la lectura/modificacin de memoria registros. Motorola proporciona un compilador de C Gnu, un debuger, un linkador/ensamblador y un simulador.
34
Ing. Telecomunicacin
una memoria cach interna. Un cuarto bus , el bus global de datos, es un bus lgico simple de 24 bits que transfiere datos hacia y desde perifricos on-chip. Podemos cambiar cualquiera de las posiciones de memoria internas y externas de 16 bits y los buses de datos de 24. Cuando el DSP56000 almacena valores de 56 bits en registros de memoria de 24 podemos desplegar una operacin de desplazamiento de un bit y saturar el valor a 1.0. A diferencia de otros DSPs, las memorias X e Y del DSP56000 tienen sus propios espacios de memoria, los cuales incluyen RAM on-chip y ROM para las direcciones superiores. Una unidad de intercambio de bus interno gestiona las transferencias entre los buses internos y el nico bus externo. La unidad de manipulacin de bits ejecuta operaciones de bits en posiciones de memoria y registros de datos, de control y de direcciones.
Modos de direccionamiento. El 56000 soporta direccionamiento directo a registro, directo a memoria, indirecto a registro, inmediato, y bit reverse. Instrucciones especiales. El 56000 ejecuta bloques do/end-do, manipulaciones de bit, comparacin, divisin, saltos si el bit est activo/inactivo, saltos incondicionales a subrutinas y movimiento de memoria de programa. Ejecuta operaciones lgicas slo desde el bit 24 al 47 del acumulador; estos bits representan la parte ms significativa de los datos. Soporte. Motorola ofrece varias placas de evaluacin del DSP5600x de bajo coste ; tambin un sistema de desarrollo y aplicacin a 40 MHz. Otras herramientas hardware tambin estn disponibles. El DSP56000 usa una interfaz de debug propia, On Chip Emulator (OnCE), en lugar del interfaz estndar JTAG. Motorola aporta un compilador Gnu y un debugger, un ensamblador-linkador y un simulador. Otros fabricantes proporcionan paquetes de adquisicin de datos y de diseo de filtros as como software OS.
3.3 DSP96002
El DSP96002 de Motorola es bsicamente una extensin a 32 bits en coma flotante del DSP56000 de coma fija de 24 bits. El 96002 tiene 5 buses internos para acelerar el procesamiento de operaciones mltiples. Estos buses incluyen un conjunto de buses de memoria X e Y y de programa. Tambin incluye un bus de datos global para transferir direcciones y datos locales, y tambin un bus DMA que soporta dos canales DMA. El controlador DMA on-chip mueve datos sin interrumpir la ejecucin de instrucciones en el DSP. El DSP96002 tiene tambin dos interfaces de bus externos de 32 bits con soporte de modo paginado DRAM. Estas interfaces externas tienen capacidad multimaster incorporada. Otros DSPs 96002 o un procesador host puede realizar una peticin del bus y controlar el bus y usarlo para acceder a la memoria externa compartida o a la memoria interna del 96002. El DSP96002 de Motorola presenta un modelo de programacin casi idntico al del anterior procesador DSP56000 de coma fija de 24 bits. Los ingenieros de Motorola ampliaron el conjunto de instrucciones con instrucciones de coma flotante y extendieron los registros incluyendo los de direccionamiento desde 16 a 32 bits.
35
Ing. Telecomunicacin
Al igual que el DSP56000, el 96002 tiene memoria RAM X e Y y bloques de ROM para proporcionar los coeficientes y variables de los clculos de multiplicacinacumulacin (MAC) para suma de productos. Las operaciones MAC toman los operandos de entrada de los registros de la ALU (como en el DSP56000) La unidad de ejecucin incluye un multiplicador separado y un sumador-restador que controla estas operaciones para los clculos de FFT , una unidad lgica y un registro de desplazamiento. Estas unidades soportan operaciones con enteros y en coma flotante con exponentes de 11 bits y mantisas de 32. El DSP96002 cumple el estndar IEEE para representaciones de coma flotante de precisin doble y simple. El DSP96002 tiene esencialmente la misma unidad de generacin de direcciones que el anterior DSP56000. Esta unidad comprende dos generadores de direcciones que pueden operar a la vez. Cada generador tiene tres conjuntos de 4 registros de 32 bits: direcciones (punteros de direccin), desplazamiento (valores offset) y registros de modificacin. Podemos cargar y acceder a estos registros mediante el bus de datos global. El DSP96002 tiene una arquitectura flexible. El DSP soporta una mezcla de espacios de memoria extendidos desde un espacio de direcciones nico y unificado a otro con espacios de 32 bits separados para X e Y y memoria de programa.
Modos de direccionamiento. El DSP96002 soporta direccionamiento de registro directo, directo a memoria, registro indirecto e inmediato. El generador de direcciones tambin soporta direccionamiento mdulo (para buffers circulares) y bit reverse. Instrucciones especiales. El DSP96002 soporta bucles hardware con bloques repeat, test y cambio de bit, comparacin de grficos, llamadas condicionales a subrutinas y estados, conversiones de entero a coma flotante y viceversa. El DSP96002 no soporta instrucciones de ejecucin condicionales. Soporte. Mdulo de desarrollo de aplicaciones para evaluaciones y debugging del DSP96002. El mdulo usa el soporte de emulacin on-chip (ONCE) del procesador para establecer puntos de ruptura, ejecuciones paso a paso de la CPU y leer/modificar memoria o registros. No provee soporte JTAG. Podemos configurar el chip para que trabaje con RAM externa para desarrollo. Motorola proporciona un compilador C Gnu y herramientas, tambin un linkador/ensamblador, libreras y un simulador de comportamiento. Otras compaas ofrecen otras herramientas que incluyen compiladores ADA y C, sistemas de desarrollo para grficos, software de diseo de filtros y tiempo real OS.
36
Ing. Telecomunicacin
ANALOG DEVICES
37
Ing. Telecomunicacin
38
Ing. Telecomunicacin
39
Ing. Telecomunicacin
El ADSP-21020 proporciona los cimientos para el SHARC DSP de Analog Devices. Como los anteriores DSPs de Analog, el ASDP-21020 utiliza palabras de instruccin de 48 bits para codificar mltiples operaciones por instruccin. La instruccin ms compleja puede ejecutar 3 clculos, 2 desplazamientos de datos y la actualizacin de 2 punteros en un solo ciclo. Sin embargo, tenemos la desventaja de que las palabras de instruccin extensas aumentan el coste del sistema; el 21020 necesita acceder a memorias externas dobles. La arquitectura Harvard del chip soporta 2 generadores de direcciones de datos (DAGs) y 2 buses externos con estados de espera programables: un bus de instruccin de 48 bits y otro de datos de 40 bits con 24 y 32 bits de direccionamiento respectivamente. El 21020 carece de memoria de programa y de datos on-chip. Sin embargo, la CPU lleva a cabo instrucciones de acumular-multiplicar (MAC) en un nico ciclo de intruccin mediante la ejecucin de instrucciones posicionadas en la memoria cach on-chip de 32 palabras del 21020 y obteniendo los coeficientes y los datos desde memoria externa. A diferencia de los DSPs anteriores, el ADSP-21020 no es un diseo basado en acumulador. Las operaciones se centran en una matriz de 32x40 bits, 10 puertos de registro de fichero que soportan mltiples acumuladores y registros permitiendo ms flexibilidad para la compilacin en C y el ensamblado de programas. Los registros de datos soportan formatos de coma fija y coma flotante, dependiendo de cmo la instruccin haga referencia a ellos. El 21020 tiene 10 puertos con slo 9 activos en un ciclo, que enlazan las tres unidades computacionales DSP y los buses de datos y de programa al fichero de registro. Para un mayor cambio de contexto, el DSP oculta ste fichero de registro y todos los registros DAG. Las tres unidades computacionales del ADSP-21020 comprenden un multiplicador de coma flotante con dos acumuladores de coma fija; un registro de desplazamiento de 32 bits; y una ALU que ejecuta operaciones matemticas tanto coma fija y coma flotante. Los acumuladores de 80 bits proporcionan 16 bits de cabecera para la expansin de bit, que es especialmente til para largas cadenas MAC. Las tres unidades pueden operar en paralelo, cada una con entradas y salidas al fichero de registro. Las operaciones son concurrentes, a menos que se produzca un conflicto como cuando dos unidades acceden al mismo registro. Cada unidad funcional trabaja en un slo ciclo de reloj. El registro de indicadores de la ALU retiene los resultados de 8 operaciones de comparacin de la ALU. Los bits del registro de indicadores forman un registro de desplazamiento a la derecha. Cuando el procesador ejecuta una operacin de comparacin de la ALU, estos bits se desplazan hacia el menos significativo. Los dos DAGs del 21020 acceden a las zonas de datos X e Y. Cada generador de direcciones posee 8 conjuntos de registros que soportan 16 bufferes circulares simultneos; cada conjunto de registros abarca el ndice, modificacin, base y longitud de los registros. Los bufferes circulares pueden residir en cualquier direccin de memoria y su longitud puede ser arbitraria y son esenciales para la gestin de lineas de retardo y de datos en transformadas en el dominio del tiempo y la frecuencia. El 21020 minimiza el uso de los estados de programa ofreciendo ejecuciones condicionales de la mayora de las instrucciones: la instruccin utiliza un test de condicin preliminar y si sta es positiva se ejecuta la instruccin.
40
Ing. Telecomunicacin
Modos de direccionamiento. Inmediato con 32 bits, indexado, de bit-reverse, mdulo-circular, por registro directo y direccionamiento indirecto. Sin embargo, debemos usar direccionamiento indirecto para acceder a memoria externa. Instrucciones especiales. El 21020 desarrolla manipulaciones de bit, iteraciones de divisin, llamadas a subrutinas condicionales, bucles de una nica instruccin o un bloque de instrucciones, comparaciones en coma fija y coma flotante y ejecuciones condicionales. El ADSP-21020 soporta la IEEE-754 de coma flotante (23 bits de datos, 8 de exponente y uno de signo). Tambin soporta formatos de coma fija, fraccionaria y entera (sin signo o en complemento a dos) de 32 bit. Son posibles 6 niveles de anidacin de interrupciones. Soporte. Analog Devices proporciona un conjunto de utilidades que incluyen un compilador de ANSI C, un compilador de C con extensiones numricas C para clculos matemticos y aplicaciones en coma flotante, un debugger fuente, un linkador-ensamblador, un simulador, libreras de aplicaciones y un divisor PROM. Analog Devices ofrece un emulador en circuito de gran velocidad. Tambin tiene licenciado el ADSP-21020 a Temics Semiconductors (SantaClara, CA).
41
Ing. Telecomunicacin
botella, la interconexin permite el desplazamiento ilimitado de datos e instrucciones desde memoria interna o externa , cach, y E/S desde perifricos de fuera o dentro del chip, en un solo ciclo. SHARC proporciona 6 puertos de comunicacin y conexin para formar array de multiprocesadores. Estos puertos captan datos a travs del controlador de E/S y permiten crear mallas de procesadores DSP que pueden acceder a los espacios de memoria del resto (conexiones punto a punto entre los puertos del DSP definen cada procesador dentro de la malla). El controlador on-chip de E/S inicia, y responde a esos puertos. Las transferencias pasan a travs de los puertos de E/S hacia y desde la memoria interna . El controlador de E/S descarga al procesador principal del DSP de realizar todas estas transferencias. Un puerto en paralelo sirve como interfaz directa para la memoria externa, perifricos o un procesador host. Este bus puede ser compartido hasta un mximo de 6 chips ADSP-2106x. Los chips SHARC ofrecen un espacio de direccionamiento unificado usando un bus de direcciones nico de 32 bits y un solo bus de datos de 32 42 bits. Para relojes de 40 MHz., el chip permite usar una memoria con ciclo de acceso de 15 nseg. sin requerir estados de espera. La interfaz especial host soporta Ps de 16 y 32 bits, as como tambin buses de sistema, tanto ISA como PCI. SHARC trata este host como un dispositivo mapeado en memoria, con escrituras o lecturas directas a memoria interna.
Modos de direccionamiento. SHARC ofrece direccionamiento inmediato, indexado, de bit reverse, mdulo circular, de registro directo e indirecto (se debe usar el direccionamiento indirecto para accesos a memoria externa). Instrucciones especiales. SHARC permite manipulacin de bit, iteraciones de divisin, llamadas a subrutinas condicionales, bucles con una nica instruccin o bloque de instrucciones, comparaciones de coma fija y coma flotante y ejecuciones condicionales. SHARC soporta IEEE-754, coma flotante (23 bits de datos, ocho de exponente y un bit de signo) y el formato extendido IEEE de 40 bits para precisin adicional (32 bits de datos). Soporte. Analog Devices ofrece un emulador basado en JTAG de gran rapidez que usa la capacidad de debugging incorporado en el ADSP-2106x. Trabaja bajo Microsoft Windows y soporta debugging para sistemas multiprocesador. La compaa tambin proporciona un Sistema de Desarrollo EZ-Lab, una tarjeta para PC con mltiples procesadores 2106x, as como un EZ-kit reducido con un compilador de C por $179. Otras compaas ofrecen productos tales como tarjetas multiprocesadores para PC, VME y OS. Analog Devices aporta un compilador de C basado en tecnologa Gnu. Este compilador soporta C Numrico, que ampla la capacidad de procesamiento de matrices y vectores para procesamiento de seales. Otras herramientas incluyen un emsamblador-linkador, un simulador, libreras de aplicaciones, un divisor PROM y un debugger C a nivel fuente .
42
Ing. Telecomunicacin
43
Ing. Telecomunicacin
Dispositivos Aplicaciones
Generador de direcciones
Uno
Buses de datos
Soporte multiprocesador
S
Analog Devices
ADSP-2011 ADSP-21csp01
24/16
40
32
Dos
Dos
No
Paralelo
4 Mbytes
24/16
40
40
Dos
Dos
16 bit host
Array Microsystems
A66xxx
20/16
20
Ninguno
Paralelo
256 kbytes
Atmel
Lode
32/16 16/16
40 36
40 No
2 2
No S
DSP Group
Pine DSPcore Oak DSPcore
Opcin del cliente Opcin del cliente Opcin del cliente DMA, Hold/Hida Serie No Paralelo Paralelo y serie 100Mbyte/s DMA Opcin del cliente Soporta paralelo (algunas versiones) No No
64 kbytes 64kbytes (datos), 64kbytes (instrucciones) 64kbytes (datos), 64kbytes (instrucciones) 64Mbytes 64k words 128kbytes (datos), 1Mbyte (instrucciones) 128kbytes (datos), 128kbytes (programa) 96kbytes (datos), 96kbytes (instrucciones) 16 Mbytes
16/16
36
36
Hitachi
SH-DSP
40 36 36 40 40 40
40 36 16 Ninguno 40 Ninguno
2 2 2 2 2 5
3 2 3 2 2 1 por procesador 2 1
No No S No S S
Lucent Technologies
DSP16xxx
Motorola
568xxx DSP561xx
NEC
PD7701x
SGS-Thomson
D950-Core
16/16 16/16
40 32
40 16
2 1
S No
Texas Insruments
TMS320C1x TMS320C2x TMS320C2xx
16/16 16/16
32 32
16 16
1 1
1 2
S S
256kbytes 384kbytes
44
Ing. Telecomunicacin
Dispositivos Aplicaciones
Acumulador (bits)
32 40 40 32
Generador de direcciones
1 2 2 2 por DSP
Buses de datos
2 3 2 2 por procesador 2
Soporte multiprocesador
S S S S
Multimedia, celulares/sin cable/mdem, discos duros Comunicaciones con/sin cable, redes, multimedia Estaciones mviles, plataformas de telefona multicanal Vdeo conferencia, procesamiento digital, switching digital Contestadores automticos digitales, controladores de disco duro, telefona digital, lectores de cinta magntica, control de motores Mviles, compresin de datos, dispositivos de contestadores automticos digitales
Zilog
Z893xx
16/16
24
Ninguno
No
Z894xx
16/16
40
32
No
No
Motorola
5600x 563xx
Radar, imagen para aplicaciones mdicas Audio, control, mdem Mviles, multimedia, telecomunicaciones
48/40
80
32
Paralelo
4G words
Motorola
DSP96002
96 40 40
Ninguno 32 32
2 2 2
2 2 3
S S S
Texas Instruments
TMS320C3x TMS320C4x
Paralelo (dos) No No
Dispositivos
Cach de instruccin
Pila software
Looping hardware
Soporte JTAG
Fuentes de interrupciones
Caractersticas especiales
45
Ing. Telecomunicacin
Analog Devices
ADSP-2011 ADSP-21csp01
Ninguno 64 palabras
No No counter stack No No No S S S S No
S S
No S
4 4
5 5
Array Microsystems
A66xxx
No No No No No 15x16 bit No No
NA 8 2 2 5 De 6 a 7 20 5.5
Contactar con el vendedor Contactar con el vendedor 19,424 16,528 Contactar con el vendedor 21,293 15,657 12,162
Atmel
Lode
DSP Group
Pine DSPcore Oak DSPcore
Hitachi
SH-DSP
Lucent Technologies
DSP16xxx
Motorola
568xxx DSP561xx
NEC
PD7701x
No
15
No
10,888
Ninguno
No
No
12
SGS-Thomson
D950-Core
No No No
S No No
S No S
S No No
1 2 3
7 7 8
8 registros/acumuladores de propsito general de 40 bits, conjunto de instrucciones en paralelo de un slo ciclo, operacin multifuncin 4 DSPs en paralelo y un P scalar de 24 bit, 3 puertos DMA para conexin de video, RS-232C, coprocesador integrado con estimacin de movimiento Diseo para aplicaciones dedicadas. Librera disponible para diseos ASIC
Texas Insruments
TMS320C1x TMS320C2x
46
Ing. Telecomunicacin
Dispositivos Cach de instruccin
No No No 8 kbytes 2 kbytes No No
Pila software
No No S S S No S
Looping hardware
No S S S S No S
Soporte JTAG
S S S S S No No
Caractersticas especiales
Memoria flash on-chip Unidad lgica en paralelo, amplia gama de RAM y ROM Gran cantidad de memoria RAM/ROM interna, acelerador Viterbi DSP VLIW, 8 unidades funcionales en paralelo, 32 registros de 32 bit, compilador paralelo 4 DSPs y 1 P RISC, 50 kbytes de SRAM, control de DRAM y vdeo, coprocesador DMA Interfaz codec, ADC, contador /temporizador ,PLL, SPI Interfaz codec, temporizador/contador, bus de teleprograma/datos externo, direccionamiento lineal
Zilog
Z893xx Z894xx
Motorola
5600x 563xx
5 5 8 8
Motorola
DSP96002
Texas Instruments
TMS320C3x TMS320C4x
47
Ing. Telecomunicacin
Fuente : Texas Instruments, Motorola, Intel Users Manuals & Datasheets y EDN Magazine
Damin Martnez Muoz 48
Ing. Telecomunicacin
Bibliografa
TMS320C1x Users Guide. Texas Instruments. TMS320C1x Product Bulletin. Texas Instruments. TMS320C2x Users Guide. Texas Instruments. Apuntes del Seminario sobre DSPs de Texas realizado por ADM. Manual de Usuario de la familia DS56000. Motorola. Manual de Usuario del DS56002. Motorola. Nmero de Mayo-1997 de la revista EDN Europe.
49