Práticas Lab Eletrônica Digital 1

SECRETARIA DE ESTADO DE CINCIA E TECNOLOGIA FUNDAO DE APOIO ESCOLA TCNICA ESCOLA TCNICA ESTADUAL FERREIRA VIANA CURSO TCNICO
O DE ELETRNICA
Data: Aluno(s): Laboratrio:
Turma: Professor/Instrutor:
Bancada: Ns:
LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

TAREFA: 1 TTULO: PORTAS LGICAS INDIVIDUAIS PORTA E (AND) OBJETIVOS
Verificar a Tabela da Verdade bsica de uma porta E (AND) e examinar os conceitos de mltiplas entradas e o tempo de propagao.
INTRODUO TERICA
Porta AND A porta AND requer que todas as entradas devam estar em nvel ALTO para gravar uma sada tambm em nvel ALTO. Tabela da Verdade da Porta AND Entradas Sadas B A C BAIXO BAIXO BAIXO BAIXO ALTO BAIXO ALTO BAIXO BAIXO ALTO ALTO ALTO Expresso Booleana da Porta AND Notao do Operador AND A*B = C Funo de um Operador AND AB = C
Tempo de Propagao Tempo de Propagao o tempo requerido para a porta mudar a sada depois que as entradas mudaram. Se a maioria das portas so conectadas em srie, o tempo de propagao delas so adicionados.
Total = 4 Nveis de Propagao Nota: O tempo de propagao tpico para uma porta TTL 10 s.
Abreviaturas do tempo de Propagao tPLH = Tempo de Propagao, nvel de sada BAIXO para ALTO. O tempo entre os pontos especficos referenciados na entrada e sada; com a sada mudando de um nvel definido como BAIXO para um nvel definido como ALTO. tPHL = Tempo de Propagao, nvel de sada ALTO para BAIXO. O tempo entre os pontos especficos referenciados na entrada e sada, mudando de um nvel definido como ALTO para um nvel definido como BAIXO.
MATERIAL UTILIZADO
Circuito Integrado: 7408 (um); Painel Logic Lab (um); Fios jumper.
PROCEDIMENTOS
Porta AND A. Insira um 7408 quatro portas AND de 2 entradas - no painel Logic Lab. B. Ligue como indicado. Conecte o pino 14 em +5V e o pino 7 ao Comum.
C. Coloque as chaves de dados SW1 e SW2 para nvel BAIXO. Anote o resultado de L1 na Tabela da Verdade da porta AND. Anote um 0 para nvel BAIXO na sada = L1 apagado, 1 para nvel ALTO e na sada = L1 acesa. Nota: Observe que a porta AND requer que todas as entradas estejam em nvel ALTO para que a sada esteja em nvel ALTO, L1 deve estar apagado para indicar um nvel BAIXO na sada. D. Coloque a chave de dados SW1 em nvel ALTO e anote os resultados de L1 na Tabela da Verdade da porta AND.
2
E. Defina a chave de dados SW1 para nvel BAIXO e SW2 em nvel ALTO. Anote o resultado de L1 na Tabela da Verdade da porta AND. F. Coloque a chave de dados SW1 em nvel ALTO. Anote o resultado de L1 na Tabela da Verdade da porta AND. Tabela da Verdade da Porta AND Entradas Sadas
B = SW2 A = SW1 L1 = A.B
BAIXO BAIXO ALTO ALTO
BAIXO ALTO BAIXO ALTO
Porta AND de Mltiplas Entradas A. Monte os dois nveis da porta AND de trs entradas, que implemente a funo f(x) = A.B.C.
Nota: O circuito pode ser representado simbolicamente por:
B. Defina a chave de dados como mostrado na Tabela da Verdade da porta AND de trs entradas. Anote os valores de sada de L1 e L2. Nota: 0 representa uma chave de dados posicionada em nvel BAIXO; 1 representa uma chave de dados posicionada em nvel ALTO.
Tabela da Verdade da Porta AND de 3 Entradas Entradas Sadas C = SW3 B = SW2 A = SW1 L1 = A.B L2 = A.B.C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
3
C. Monte os trs nveis da porta AND de quatro entradas como mostrado:
Nota: O circuito pode ser representado simbolicamente por:
D. Complete a Tabela da Verdade para a porta AND de quatro entradas.
Tabela da Verdade da Porta AND de 4 Entradas Entradas Sadas

D = SW4 C = SW3 B = SW2 A = SW1 L1 = A.B L2 = A.B.C L3 = A.B.C.D
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Nota: Em um circuito de trs nveis de porta AND de quatro entradas, trs portas com tempo de propagao cada uma, esto presentes entre a entrada e a sada sempre que uma mudana ocorre.
SECRETARIA DE ESTADO DE CINCIA E TECNOLOGIA FUNDAO DE APOIO ESCOLA TCNICA ESCOLA TCNICA ESTADUAL FERREIRA VIANA CURSO TCNICO DE ELETRNICA
Bancada: Ns:

TAREFA: 2 TTULO: PORTAS LGICAS INDIVIDUAIS PORTA OU (OR) OBJETIVOS
Verificar a Tabela da Verdade bsica de uma porta OU (OR) e examinar os conceitos de mltiplas entradas das portas OR.
INTRODUO TERICA
Porta OR A porta OR requer que pelo menos uma das entradas esteja em nvel ALTO para que a sada apresente-se em nvel ALTO. Tabela da Verdade da Porta OR Entradas Sadas B A C BAIXO BAIXO BAIXO BAIXO ALTO ALTO ALTO BAIXO ALTO ALTO ALTO ALTO
Expresso Booleana da Porta OR Notao do Operador OR A+B = C
MATERIAL UTILIZADO
Circuito Integrado: 7432 (um); Painel Logic Lab (um); Fios jumper.
PROCEDIMENTOS
Porta OR A. Insira um 7432 quatro portas OR de 2 entradas - no painel Logic Lab.
1
B. Ligue como indicado. Conecte o pino 14 em +5V e o Comum ao pino 7.
C. Coloque as chaves de dados SW1 e SW2 para nvel BAIXO.
D. Defina as chaves de dados SW1 e SW2 como mostrado na Tabela da Verdade da porta OR. Anote o resultado de L1.
Tabela da Verdade da Porta OR de 2 Entradas Entradas Sadas B = SW2 A = SW1 C = L1 0 0 0 1 1 0 1 1
Porta OR de Mltiplas Entradas A. Monte os trs nveis da porta OR de trs entradas que implemente a funo f(x) = [(A + B) + C] ou A + B + C como mostrado.
Nota: Este circuito pode ser representado simbolicamente por:
B. Defina a chave de dados como mostrado na Tabela da Verdade da porta OR de trs entradas. Anote os valores de sada de L1 e L2.
Tabela da Verdade da Porta OR de 3 Entradas Entradas Sadas C = SW3 B = SW2 A = SW1 L1 = A + B L2 = A+ B + C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C. Monte um terceiro nvel, para uma porta OR de quatro entradas para implementar a funo f(x) = (((A + B) + C) + D) ou A + B + C + D como mostrado:
D. Defina as chaves de dados como mostrado na Tabela da Verdade da Porta OR de quatro entradas. Anote os valores de sada de L1, L2 e L3. Tabela da Verdade da Porta OR de 4 Entradas Entradas Sadas
D = SW4 C = SW3 B = SW2 A = SW1 L1 = A+B L2 = A+B+C L3 = A+B+C+D
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Bancada: Ns:

TAREFA: 3 TTULO: PORTAS LGICAS INDIVIDUAIS PORTA INVERSORA CONCEITO
Numa implementao lgica frequentemente necessrio obter o inversor (estado oposto) de um sinal ou funo. A Porta Inversora usada para todas as funes lgicas que possuem apenas uma entrada (de dois estados possveis) e uma sada (de estado oposto ao da entrada).
INTRODUO TERICA
Porta INVERSORA
Uma Porta NO (inversor) prov um sinal de sada oposto ao estado que vem da entrada. Simbolicamente o pequeno crculo faz a notao de inversor da sada de uma funo.
Tabela da Verdade da Porta INVERSORA Entrada A BAIXO ALTO Sada C ALTO BAIXO
Expresso Booleana da Porta NO Notao da funo inversor C=A
MATERIAL UTILIZADO Circuito Integrado: 7404 (um); Painel Logic Lab (um). PROCEDIMENTOS Porta INVERSORA A. Insira um 7404 Hexa Inversor - no painel do Logic Lab. B. Ligue como mostrado. Conecte +5V ao pino 14 e o Comum ao pino 7.
1
C. Defina a chave de dados SW1 para o nvel BAIXO. Anote o nvel de L1 na Tabela da Verdade da Porta INVERSORA. D. Defina a chave de dados SW1 para o nvel ALTO. Anote o nvel de L1 na Tabela da Verdade da Porta INVERSORA.
Tabela da Verdade da Porta INVERSORA Entrada = SW1 0 1 Sada = L1
Nota 1: O circuito em srie da Porta INVERSORA tem vrias aplicaes prticas. Embora muito usado, o tempo de propagao de cada porta pode ser adicionado e o circuito usado como um gerador de atraso. Nota 2: A velocidade de sada dos circuitos integrados pode ser controlada conforme o nmero de entradas da porta (dentro da mesma famlia). Esta caracterstica chamada de FAN-OUT e a porta tem a velocidade tpica de 10. Isto significa que a sada da porta TTL pode controlar 10 entradas de porta. Se a configurao do circuito requer mais de 10 entradas a serem controladas, pode ser usado um buffer de Porta INVERSORA em srie. Exemplo: A sada de uma porta controlada por 16 entradas. Uma entrada da porta no pode efetuar isto. O circuito deve ser configurado como mostrado:
A sada original da porta agora mostra somente 9 entradas mas controla todas as 16. A Porta INVERSORA usada para inverter o estado de um sinal de entrada. Se a entrada
est no nvel ALTO, a sada estar em nvel BAIXO; se a entrada est em nvel BAIXO, a sada estar em nvel ALTO. Pequeno tempo de atraso (sem inverso de sinal) deve ser conseguido passando o sinal atravs de um adequado nmero de portas INVERSORAS. O resultado do atraso deve estar em cada porta (tempo de propagao) de acordo como nmero de portas pelas quais o sinal passa. O circuito FAN-OUT definido como o nmero de entradas da porta, e a sada pode controlar e deve ser aumentada atravs da insero de portas INVERSORAS entre uma sada e vrias entradas.
Bancada: Ns:

TAREFA: 4 TTULO: PORTAS LGICAS INDIVIDUAIS PORTA NAND (NO E) CONCEITO
A Porta NAND uma funo AND invertida (negada). Cada sada em nvel BAIXO da funo AND transformada em nvel ALTO e cada sada em nvel ALTO transformada em nvel BAIXO. A sada est em nvel BAIXO se e somente se, ambas as entradas estiverem em nvel ALTO. O AND invertido chamado de NOT-AND e abreviado por NAND. Simbolicamente a Porta NAND representada pelo smbolo AND seguido por um pequeno crculo indicando uma inverso na sada.
Tabela da Verdade da Porta NAND Entradas B BAIXO BAIXO ALTO ALTO A BAIXO ALTO BAIXO ALTO Sadas C ALTO ALTO ALTO BAIXO
Expresso Booleana da Porta NAND A.B=C
A Porta NAND um dos blocos universais construdos da lgica digital. Ela deve ser usada para implementar qualquer funo lgica sem a necessidade de qualquer outro tipo de porta.
MATERIAL UTILIZADO
Circuito Integrado: 7400 (um); Painel Logic Lab (um).
PROCEDIMENTOS
Porta NAND A. Insira um 7400 quatro portas NAND de 2 entradas - no painel Logic Lab. B. Ligue como indicado. Conecte +5V ao pino 14 e o Comum ao pino 7.
C. Defina as chaves como mostrado na Tabela da Verdade da Porta NAND. Anote o valor de L1.
Tabela Verdade da Porta NAND Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 Sadas C = L1
Porta NAND como INVERSOR A Porta NAND uma Porta AND com um inversor na sada. Desta forma, se as duas entradas esto conectadas no comum, a porta funcionar como um inversor. A. Monte o circuito como mostrado a seguir:
B. Defina as chaves de dados como mostrado na Tabela da Verdade da Porta NAND INVERSORA. Anote o valor de L2.
Tabela da Verdade da Porta NAND Inversora Entrada = SW3 0 1 2 Sada = L2
C. Compare a Tabela da Verdade da Porta NAND com a Tabela da Verdade da Porta NAND Inversora da Porta INVERSOARA. Porta NAND de Mltiplas Entradas A. Monte o terceiro nvel, da Porta NAND de 3 entradas que implemente a funo
f ( x) = ABC como mostrado:
B. Defina as chaves de dados como mostrado na Tabela da Verdade da Porta NAND de 3 entradas. Anote os valores de sada de L1, L2 e L3.
Tabela da Verdade da Porta NAND de 3 Entradas Entradas C = SW3 0 0 0 0 1 1 1 1 B = SW2 0 0 1 1 0 0 1 1 A = SW1 0 1 0 1 0 1 0 1 L1 = AB Sadas L2 = AB L3 = ABC
Bancada: Ns:

TAREFA:5 TTULO: PORTAS LGICAS INDIVIDUAIS PORTA NOR (NO OU) PORTA AND-OR-INVERTIDA CONCEITO
A Porta NOR (NOT-OR) equivalente a funo OU invertida e fornecer um nvel BAIXO na sada se qualquer uma das entradas estiver em nvel ALTO. Simbolicamente a porta NOR representada pelo smbolo da Porta OR seguida de um pequeno crculo indicando uma inverso na sada.
Tabela da Verdade da Porta NOR Entradas B BAIXO BAIXO ALTO ALTO A BAIXO ALTO BAIXO ALTO Sadas C ALTO BAIXO BAIXO BAIXO
Expresso Booleana da Porta NOR A+B=C
A Porta NOR, assim como a Porta NAND, um bloco construdo de lgica digital porque tambm pode ser usado para implementar uma funo lgica. Nesta experincia a Porta NOR ser examinada e a Porta AND-OR-Invertida (A.O.I.) ser apresentada.
1
MATERIAL UTILIZADO
Circuito Integrado: 7402 (um); Circuito Integrado 7451 (um); Painel Logic Lab (um).
PROCEDIMENTOS
Porta NOR A. Insira um 7402 quatro portas NOR de 2 entradas - no painel Logic Lab. B. Ligue como indicado. Conecte +5V ao pino 14 e o Comum ao pino 7.
C. Defina as chaves de dados como mostrado na Tabela da Verdade da Porta NOR. Anote os valores de L1.
Tabela Verdade da Porta NOR Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 Sadas C = L1
Porta NOR como INVERSOR A Porta NOR uma Porta OR com um inversor na sada. As entradas so conectadas uma a outra e a sada invertida. A. Monte o circuito como mostrado a seguir:
B. Defina a chave de dados como mostrado na Tabela da Verdade da Porta NOR. Anote os valores de L2.
Tabela da Verdade da Porta NOR Invertida Entrada 0 1 2 Sada
C. Compare a Tabela da Verdade da Porta NOR como inversora com a Tabela da Verdade da Porta INVERSORA. Portas NOR de Mltiplas Entradas A. Monte o terceiro nvel da Porta NOR de 3 entradas que implemente a funo
f ( x) = A + B + C como mostrado:
B. Defina as chaves de dados como mostrado na Tabela da Verdade da Porta NOR de 3 entradas. Anote os valores de sada de L1, L2 e L3.
Tabela da Verdade da Porta NOR de 3 Entradas Entradas C = SW3 0 0 0 0 1 1 1 1 B = SW2 0 0 1 1 0 0 1 1 A = SW1 0 1 0 1 0 1 0 1 L1 = A+B Sadas L2 = A+B L3 = A+B+C
Porta AND-OR-INVERTIDA (A.O.I.) Frequentemente quando implementado uma funo lgica especfica, so necessrios circuitos que tenham 2 ou mais entradas AND, e uma NOR na sada. Expresso Booleana da Porta A.O.I. (A + B) + (C + D)
Nota: A Porta A.O.I. normalmente usada para selecionar uma de diversas entradas como mostrado:
Selecione uma das entradas, para habilitar uma linha associada com a qual o nvel de entrada deve ser ALTO. A. Instale um 7451 de duas portas A.O.I. no painel do Logic Lab. Conecte +5 V ao pino 14 e o Comum ao pino 7. B.Monte o circuito como mostrado:
C. Defina as chaves de dados como mostrado na Tabela da Verdade da Porta A.O.I. Anote valores de L1.
Tabela da Verdade da Porta A.O.I. Entradas D = SW4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C = SW3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B = SW2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A = SW1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 4 Sadas L1 = (A.B) + (C.D)
Bancada: Ns:

TAREFA: 6 TTULO: PORTAS LGICAS INDIVIDUAIS TEOREMA DE DE MORGAN
CONCEITO
A maioria das implementaes lgicas atuais so baseadas numa regra chamada Teorema de De Morgan. Basicamente, o teorema demonstra que qualquer funo lgica pode ser composta de Portas AND e INVERSORA (NAND) ou por Portas OR e INVERSOR (NOR). Estas regras podem ser resumidas na seguinte declarao: se a barra de inverso quebrada entre duas variveis, o smbolo de conexo das variveis deve ser mudado. O inverso tambm verdadeiro: se a barra de inverso unida s duas variveis, o smbolo de conexo pode ser mudado. Exemplo:
Nesta experincia, o conceito de dupla inverso ser examinado, e vrios mtodos de

1
implementao do teorema de De Morgan sero demonstrados. Exemplo:
MATERIAL UTILIZADO
Circuito Integrado: 7400 (um), 7402 (um), 7404 (um), 7408 (um) e 7432 (um); Painel Logic Lab (um).
PROCEDIMENTOS
Insira um 7400 quatro portas NAND de 2 entradas, um 7402 quatro portas NOR de 2 entradas, um 7404 Hexa Inversor, um 7408 quatro portas AND de 2 entradas e um 7432 quatro portas OR de 2 entradas no painel do Logic Lab. Conecte +5 V a cada pino 14 e o Comum a cada pino 7.
DUPLA INVERSO
Porta AND ( A.B = A.B ) A. Monte o circuito como mostrado.
B. Defina as chaves de dados como mostrado na Tabela da Verdade da Porta AND de Dupla Inverso. Anote os valores de L1. Tabela da Verdade da Porta AND de Dupla Inverso Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1
2
Sada L1 = A.B
C. Compare com a sada da Tabela da Verdade da porta AND.
Porta OR ( A + B = A + B ) A. Monte o circuito como mostrado.
B. Defina as chaves de dados como mostrado na Tabela da Verdade da porta OR de Dupla Inverso. Anote os valores de L2.
Tabela da Verdade da Porta OR de Dupla Inverso Entradas B = SW4 0 0 1 1 A = SW3 0 1 0 1 Sada L2 = A+B
C. Compare a sada com a sada da Tabela da Verdade da porta OR.
Implementando o teorema de De Morgan (Porta Equivalente) A + B = A.B
A. Monte o circuito como mostrado:
B. Defina as chaves de dados como mostrado na Tabela da Verdade A + B . Anote os valores de L1. Tabela da Verdade A + B Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 Sada L1 = A + B
C. Compare a sada com a sada da Tabela da Verdade da porta NAND.
(Porta Equivalente) A.B = A + B
B. Defina as chaves de dados como mostrado na Tabela da Verdade A.B . Anote os valores de L1. Tabela da Verdade A.B Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 Sada L1 = A.B
C. Compare a sada com a sada da Tabela da Verdade da porta NOR.
Nota: A funo da porta NAND pode ser implementada com portas NOR e a funo da porta NOR pode ser implementada com portas NAND.
(Porta Equivalente) A + B .C = [( A.B ) + C ]
[(
) ]
B. Defina as chaves de dados como mostrado na Tabela da Verdade valores de L1.
[(A + B ).C ]. Anote os
Tabela da Verdade [( A + B ).C ] Entradas C = SW3 0 0 0 0 1 1 1 1 B = SW2 0 0 1 1 0 0 1 1 A = SW1 0 1 0 1 0 1 0 1 Sadas L2 = [( A + B ).C ] L1 = [( A.B ) + C ]
C. Monte o circuito como mostrado:
D. Defina as chaves de dados como mostrado na Tabela da Verdade valores de L2.
[(A + B ).C ]. Anote os
E. Compare os resultados das sadas.
[(A + B ).C ] = [( A.B) + C ] ?

Implementando a funo OR usando portas NAND A. Monte o circuito como mostrado:
B. Defina as chaves de dados como mostrado na Tabela da Verdade A.B. Anote os valores de L1. Tabela da Verdade A.B Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1
7
Sada L1 = A.B
C. Compare a sada com a sada da Tabela da Verdade da porta NAND.
Bancada: Ns:

TAREFA: 7 TTULO: PORTAS LGICAS INDIVIDUAIS PORTA OR-EXCLUSIVA
CONCEITO
A porta Or-Exclusiva uma modificao da porta OR, na qual uma nica entrada em nvel ALTO fornece uma sada tambm em nvel ALTO, mas duas entradas em nvel ALTO ou duas em nvel BAIXO, fornece uma sada em nvel BAIXO. A porta XOR pode ser descrita simbolicamente como (A B), onde o crculo representa o operador OR. O smbolo indica a funo ORExclusiva.
Tabela Verdade da Porta XOR ENTRADAS B BAIXO BAIXO ALTO ALTO A BAIXO ALTO BAIXO ALTO SADA C BAIXO ALTO ALTO BAIXO
A B=C
( A.B) + ( A.B ) = A B
Expresso Booleana da Porta XOR
A funo da porta XOR dada por:
A sada estar em nvel ALTO se uma e apenas uma entrada estiver em nvel ALTO. Se mais que uma entrada estiver em nvel ALTO ou todas as entradas estiverem em nvel BAIXO, a sada estar sempre em nvel BAIXO (sada em nvel ALTO somente se as entradas forem diferentes).
Nesta experincia a funo XOR ser implementada usando AND, OR, NOT, NAND, NOR e portas integradas XOR.
1
MATERIAL UTILIZADO
Circuito Integrado: 7404 (um), 7408 (um) e 7432 (um). Painel Logic Lab (um).
PROCEDIMENTOS
A. Insira um CI 7404 Hexa Inversor, um 7408 quatro portas AND de 2 entradas e um 7432 quatro portas OR de 2 entradas no painel do Logic Lab. Conecte +5 V a cada pino 14 e o Comum a cada pino 7.
B. Monte o circuito como mostrado.
C. Dada as chaves de dados como mostrado na Tabela da Verdade a seguir. Anote os valores de L1. Tabela da Verdade da Porta AB + AB Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 Sada L1 = AB + AB
D. Compare com a sada da Tabela da Verdade da porta XOR. Implementando a funo XOR usando portas NAND A. Instale um CI 7400 quatro portas NAND de 2 entradas no painel Logic Lab. Conecte + 5V ao pino 14. Comum ao pino 7.
2
B. Monte o circuito como mostrado.
C. Defina as chaves de dados como mostrado na Tabela da Verdade a seguir. Anote os valores de L3. Tabela da Verdade da Porta AB + AB Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 Sada L3 = AB + AB
D. Compare com a sada da Tabela da Verdade da porta XOR. Porta XOR Integrada
A. Insira um CI 7486 quatro portas XOR de 2 entradas no painel do Logic Lab. B. Monte o circuito como mostrado.
C. Defina as chaves de dados como mostrado na Tabela da Verdade da porta XOR Integrada. Anote os valores de L1.
Tabela da Verdade da Porta Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 L3 =
AB + AB
Sada
AB + AB
D. Compare a sada com a sada da Tabela da Verdade da porta XOR. Porta XOR como Inversor Programvel A. Defina a chave de dados SW2 em nvel BAIXO. B. Defina a chave de dados SW1 em nvel ALTO e em seguida em nvel BAIXO. C. Observe a entrada em SW1 e os nveis de sada de L1. D. Defina a chave de dados SW2 em nvel ALTO. E. Defina a chave de dados SW1 em nvel ALTO e em seguida em nvel BAIXO. F. Observe a entrada SW1 e os nveis de sada L1. Nota: Se as entradas B e A estiverem em nvel BAIXO, a sada da porta XOR ser em nvel BAIXO. Se a entrada B estiver em nvel ALTO, a sada da porta XOR o inverso da entrada A. Desta forma, a porta XOR pode ser usada como um inversor programvel. Com uma das entradas marcada em nvel BAIXO - sem inverso; com uma entrada direcionada para ALTO - a inverso ocorre neste momento.
Bancada: Ns:

TAREFA: 8 TTULO: PORTAS LGICAS INDIVIDUAIS PORTA NOU EXCLUSIVO
CONCEITO
A porta NOU EXCLUSIVO uma modificao da porta OU EXCLUSIVO, tendo a sada desta invertida. tambm chamada de Porta COINCIDNCIA, na qual quando houver coincidncia dos valores das variveis de entrada, fornecer uma sada em nvel ALTO, mas quando no houver coincidncia nas entradas, fornecer uma sada em nvel BAIXO. A notao da porta NOU EX A B, indicando A coincidncia B.
Tabela da Verdade da Porta NOU EX ENTRADAS B BAIXO BAIXO ALTO ALTO A BAIXO ALTO BAIXO ALTO SADA C ALTO BAIXO BAIXO ALTO
B=C
( A.B ) + A.B = A.. ..B

Expresso Booleana da Porta NOU EX
Nesta experincia a funo NOU EX ser implementada usando as portas INVERSORA (NOT) e OU EX.
MATERIAL UTILIZADO
Circuito Integrado: 7404 (um), 7408 (um), 7432 (um) e 7468 |(um). Painel Logic Lab (um).
PROCEDIMENTOS
A. Insira um CI 7404 Hexa Inversor, um 7408 quatro portas AND de 2 entradas e um 7432 quatro portas OR de 2 entradas no painel do Logic Lab. Conecte + 5 V a cada pino 14 e o Comum a cada pino 7. B. Monte o circuito como mostrado.
(A . B) + (A . B) = A
C. Dada as chaves de dados como mostrado na Tabela da Verdade a seguir, anotar os valores de L1. Tabela da Verdade da Porta A.B + A.B Entradas B = SW0 0 0 1 1 A = SW1 0 1 0 1 Sada L1 = A.B + A.B
D. Compare com a sada da Tabela da Verdade da porta NOR. Implementando a funo NOU EX usando portas OU EX e NOT A. Instale um CI 7404 Hexa Inversor e um 7486 quatro portas OU EX de duas entradas no painel Logic Lab. Conecte + 5V a cada pino 14 e o Comum a cada pino 7. B. Monte o circuito como mostrado.
C. Defina as chaves de dados como mostrado na Tabela da Verdade a seguir. Anote os valores de L1. Tabela da Verdade da Porta Entradas B = SW0 0 0 1 1 A = SW1 0 1 0 1 Sada L1
D. Compare com a sada, com a sada da Tabela da Verdade da porta OU Ex.
Bancada: Ns:

TAREFA: 9 TTULO: CIRCUITO COMBINACIONAL DE 3 VARIVEIS
CONCEITO
Ao analisar um problema que necessite de uma resposta lgica digital binria (ligado ou desligado), torna-se necessrio obter uma expresso lgica que represente uma resposta, quando acontecerem determinadas situaes representadas pelas variveis de entrada. Para a elaborao de um circuito lgico correspondente soluo de um problema, devese proceder da seguinte maneira: 1) Estabelecer as convenes do problema para a Lgica Digital Binria; 2) Montar a Tabela da Verdade com as situaes possveis do problema; 3) Retirar a expresso da Tabela da Verdade utilizando a seguinte lgica: a) desconsiderar as sadas com nvel lgico 0; b) as sadas com nvel 1 indicaro o Produto Lgico e a respectiva entrada com nvel 1 no barrada , mas a de nvel 0 barrada ( );
c) agrupar essas sadas com nvel 1 numa Soma Lgica; 4) Obter o circuito lgico, ento, dessas sadas.
MATERIAL UTILIZADO
Circuito Integrado: 7404 (um), 7408 (um) e 7432 (um); Painel Logic Lab (um).
PROCEDIMENTOS
A. Discriminar as convenes da Lgica Digital Binria para o seguinte problema:
1
Deseja-se utilizar um amplificador para ligar trs aparelhos: um Rdio, uma TV e um aparelho de CD, com as seguintes prioridades: 1 prioridade: Rdio 2 prioridade: aparelho de TV 3 prioridade: aparelho de CD Isto significa que quando o Rdio estiver ligado, ele tem prioridade sobre os demais aparelhos, que devero permanecer desligados e assim por diante. Convenes adotadas: Rdio A Aparelho de TV Aparelho de CD Sada do circuito que dar a A a 1 prioridade SA Sada do circuito que dar a B a 2 prioridade Sada do circuito que dar a C a 3 prioridade Circuito ligado 1
Circuito desligado
B. Completar a Tabela da Verdade para as situaes deste problema:
Situao 0 1 2 3 4 5 6 7
A 0 0 0 0
B 0 0 1 1
C 0 1 0 1
SA 0
SB 0
SC 0
C. Escrever a expresso lgica correspondente a SB:
D. Desenhar o circuito lgico obtido na questo anterior, colocando os respectivos ns dos CIs e a pinagem a ser utilizada na montagem. Nota: os blocos lgicos das portas lgicas do kit apresentam estas informaes.
E. Montar o circuito da questo anterior, energizando os blocos lgicos utilizados.
F. Fazer as combinaes nas entradas A, B e C com as chaves de dados. Anotar o valor da sada S na Tabela da Verdade abaixo: Tabela da Verdade Entradas Sada A B C L1 = S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
G. Comparar a tabela referenciada acima e com a do item B e tirar concluses.
Data: Laboratrio: Aluno(s):
Bancada: Ns:
LABORATRIO DE ELETRNICA DIGITAL 1 KIT
PRTICA 10: SIMPLIFICAO DE EXPRESSO DE 3 VARIVEIS E DO SEU CIRCUITO

ATRAVS DO MAPA DE VEITCH-KARNAUGH
OBJETIVO
Verificar, experimentalmente, a comprovao da simplificao de uma expresso e do seu circuito, atravs do Mapa de Veitch-Karnaugh.
INTRODUO TERICA
Os Mapas de Veitch-Karnaugh permitem a simplificao de expresses com duas, trs ou mais variveis, sendo que para cada caso, existe um tipo de mapa apropriado. Exemplo: Mapa de Veitch-Karnaugh para a 3 variveis: B Caso 0 A B C 0 0 0 Caso 4 A B C 1 0 0 C Caso 1 A B C 0 0 1 Caso 5 A B C 1 0 1 C Caso 3 A B C 0 1 1 Caso 7 A B C 1 1 1 B Caso 2 A B C 0 1 0 Caso 6 A B C 1 1 0 C
Vejamos, passo a passo, a verificao da referida simplificao: 1) Retirar a expresso da Tabela da Verdade dada, utilizando a seguinte lgica: a) desconsiderar as sadas com nvel lgico 0 ; b) as sadas com nvel lgico 1 indicaro o Produto Lgico das respectivas entradas, que, se forem de nvel lgico 1, no sero barradas, mas a que tiver nvel lgico 0
FAETEC - ETEFEV
Curso Tcnico de Eletrnica ____
______
ser barrada (
);
c) agrupar essas sadas anteriores numa Soma Lgica. 2) Colocar no Mapa de Veitch-Karnaugh os respectivos valores da expresso lgica, ou seja, as regies das variveis correspondentes no Mapa recebero o nvel lgico 1 e as regies que no constarem na expresso recebero nvel lgico 0 . 3) Localizar, se houver, as quadras e os pares formados pelas regies do Mapa de VeitchKarnaugh com nvel lgico 1. 4) Escrever a expresso de cada quadra e/ou cada par, ou seja, a(s) regio(es) da(s) respectiva(s) varivel(veis). 5) Somar as expresses do item anterior, obtendo, assim, a expresso simplificado da sada inicial. 6) Desenhar o circuito simplificado obtido a partir do item anterior.
MATERIAL E EQUIPAMENTO
Circuito Integrado: 7404 (dois), 7408 (dois) e 7432 (um); Painel Logic Lab (um); Fios jumper.
PARTE PRTICA
A. Dada a Tabela da Verdade a seguir, extrair a expresso lgica da sada (S):
Caso 0 1 2 3 4 5 6 7
A 0 0 0 0 1 1 1 1
B C 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
S 1 0 1 1 1 0 1 0
2
S=
FAETEC - ETEFEV
______
B. Transportar os termos da expresso lgica e da Tabela da Verdade do item anterior para o Mapa de Veitc-Karnaugh, efetuando a simplificao.
C. Escrever a expresso final minimizada para a sada (S): S= D. Desenhar o circuito referente ao item A, colocando os respectivos nmeros dos CIs e a pinagem a ser utilizada na montagem.
E. Montar o circuito do item D. F. Fazer a Tabela da Verdade, definindo as chaves de dados. Anotar os respectivos valores de sada.
FAETEC - ETEFEV
______
G. Desenhar o circuito referente questo do item C, identificando os nmeros dos respectivos dos CIs e a pinagem a ser utilizada na montagem:
H. Montar o circuito da questo do item G. I. Fazer a Tabela da Verdade, definindo as chaves de dados. Anotar os respectivos valores de sada.
J. Comparar os resultados dos itens F e I e tirar a concluso desta tarefa.
Bancada: N(s):
PRTICA 11: CIRCUITOS MANIPULADORES DE DADOS - DECODER E ENCODER OBJETIVO

Verificar o funcionamento de decoders e encoders, alm de introduzir o conceito de converso de cdigo.
INTRODUO TERICA
Um decoder um circuito, ou dispositivo, que detecta a presena de uma nica combinao de entrada, acionando sua sada para indicar esta situao. Um exemplo um decodificador BCD para decimal. Cada estado das suas quatro entradas detectado e gera nvel ALTO em uma de suas dez linhas de sada, que corresponde dada condio de entrada. A funo de um encoder o oposto da funo do decoder. Ele recebe um ou mais sinais de forma decodificada e as suas sadas geram um cdigo que possa ser processado por algum outro circuito.
MATERIAL
Circuito integrado: 7404 (dois), 7408 (um), 7432 (um) e 7442 (um); Fios jumper.
INSTRUMENTO
Painel Logic Lab (um).
PARTE PRTICA
Decodificador de DUAS para QUATRO LINHAS A. Instale um CI 7404 Hexa Inversor e um CI 7408 quatro portas AND de duas entradas no Painel Logic Lab.
FAETEC - ETEFEV
______
B. Monte o circuito conforme indicado.
SW2
SW1
C. Ajuste as chaves como indicado na Tabela da Verdade do Decodificador de Duas para Quatro Linhas. Anote as indicaes de L1 at L4.
Tabela da Verdade de Decodificador de Duas para Quatro Linhas ENTRADAS B = SW2 0 0 1 1 A = SW1 0 1 0 1 L1 = 0 SADAS L2 = 1 L3 = 2 L4 = 3
Observe que cada entrada corresponde a uma nica condio de sada.
Decodificador BCD para DECIMAL
A. Instale um CI 7442 um decodificador BCD para decimal no Painel do Logic Lab. Conecte + 5 VCC no pino 16 e o Comum no pino 8. B. Monte o circuito como indicado.
SW3 SW4 SW5 SW6
FAETEC - ETEFEV
______
C. Ajuste as chaves como indicado na Tabela da Verdade do Decodificador de BCD para Decimal. Anote as indicaes dos pinos 1 7 e de 9 11, completando a tabela.
Tabela da Verdade de Sada do Decodificador BCD para Decimal ENTRADAS

D= SW6 C= SW5 B= SW4 A= SW3 0= Pino 1 1= Pino 2 2= Pino 3 3= Pino 4
SADAS
4= Pino 5 5= Pino 6 6= Pino 7 7= Pno 9 8= Pino 10 9= Pino 11
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
Observe que cada combinao de entrada aciona, gerando nvel BAIXO, uma nica sada; o mesmo que dizer que cada sada acionada por uma nica combinao de entrada. Encoder de Quatro para Duas Linhas
A. Instale um CI 7432 quatro portas OR de duas entradas no painel do Logic Lab. Conecte +5 VCC no pino 14 e o Comum no pino 7. B. Monte o circuito como indicado:
FAETEC - ETEFEV
______
C. Ajuste as chaves como indicado na Tabela da Verdade do Encoder de Quatro para Duas Linhas. Anote as indicaes de L2 e L1, completando a tabela.
Tabela da Verdade do Encoder de Quatro para Duas Linhas ENTRADAS SW6 = 3 0 0 0 1 SW5 = 2 0 0 1 0 SW4 = 1 0 1 0 0 SW3 = 0 1 0 0 0 SADAS L2 = B L1 = A
Observe que uma nica entrada codificada em duas linhas. Na prtica, um encoder, recebe uma entrada nica de dados, que vem de chaves do instrumento, e codifica estas entradas para o uso de circuitos internos do instrumento.
Bancada: N(s):

PRTICA 12: ELEMENTOS ARITMTICOS SOMADORES
CONCEITO
O meio somador um circuito lgico de duas entradas e duas sadas, sendo que este obedece s leis da adio binria. As entradas correspondem aos dois caracteres binrios que sero somados, e uma das sadas apresenta o resultado da soma e a outra indica a ocorrncia de vai um (carry). O carry ocorre quando o resultado da soma corresponde a um caractere de mais de um bit. Na seqncia de operaes este vai um (carry) deve ser considerado como parte integrante do resultado. Um somador completo composto de dois meio somadores, pegando o carry do primeiro e o carry do segundo aplicando-os a uma porta OR e usando a sua sada como resultado. Exemplo: 1 1 0 1 0 1 0 0 carry da soma do algarismo menos significativo parcela parcela soma
Nesta experincia sero estudados meio somadores e somadores.
1 (um) CI 7408 1 (um) CI 7432 1 (um) CI 7486 1 (um) painel Logic Lab (Minipa)
PROCEDIMENTO
Meio Somador A. Instale um CI 7408 quatro portas AND de 2 entradas, um CI 7432 quatro portas
FAETEC - ETEFEV
______
OR de 2 entradas e um CI 7486 quatro portas XOR de duas entradas, no painel do Logic Lab.
B. Monte o circuito como mostrado:
C. Defina os dados nas entradas do circuito conforme indicado na tabela seguinte. Anote os resultados, para cada combinao, indicados por L1 e L2.
TABELA DE CAPACIDADE DO MEIO SOMADOR ENTRADAS SADAS B = SW2 A = SW1 SOMA = L1 CARRY = L2 0 0 0 1 1 0 1 1
D. Responda: O meio somador obedece s regras da adio binria?
0 +0 0 Somador Completo
0 +1 1
1 +0 1
1 +1 10
CARRY A Meio Somador B CARRY SOMA CARRY SOMA Meio Somador CARRY
FAETEC - ETEFEV
______
Diagrama em Blocos do Somador Completo Observe que dois meios somadores so utilizados e os seus carrys so aplicados a uma porta OR. A. Instale um CI 7408 quatro portas AND de 2 entradas, um CI 7432 quatro portas OR de 2 entradas e um CI 7486 quatro portas XOR de 2 entradas no painel do Logic Lab B. Monte o circuito como mostrado:
C. Defina os dados nas entradas do circuito conforme indicado na tabela. Anote os resultados, para cada combinao, indicados por L1 e L2. . TABELA DE CAPACIDADE DO SOMADOR COMPLETO ENTRADAS CARRY = SW3 0 0 0 0 1 1 1 1 B = SW2 0 0 1 1 0 0 1 1 A = SW1 0 1 0 1 0 1 0 1 SADAS
L1 - SOMA L2 = CARRY
Bancada: N(s):
PRTICA 13: ELEMENTOS ARITMTICOS SUBTRATOR CONCEITO

O meio-subtrator um circuito lgico que apresenta duas entradas e duas sadas, o qual obedece as regras da subtrao binria. Na prtica a subtrao binria realizada como adio em complemento de 2. Isto elimina a necessidade de se fazer circuitos somadores e subtratores distintos. ENTRADA A B RESULTADO EMPRESTA DIREFENA EMP DIF EMP DIF EMP DIF 0 1 0 1 -0 0 -1 -1 0 0 0 1 1 1 0 0
Quando nmeros maiores do que um dgito so subtrados, a sada empresta (borrow) do bit menos significativo e deve ser considerada na subtrao da parcela seguinte. Um subtrator completo composto de dois meio-subtratores, sendo que as sadas emprestam (borrow) destes e so colocadas em uma porta OR, e a sua sada considerada como resultado.
1 (um) CI 74304 1 (um) CI 7408 1 (um) CI 7432 1 (um) CI 7486 1 (um) painel Logic Lab (Minipa)
PROCEDIMENTO
Meio-Subtrator A. Instale um CI 74304 hexa inversor, um CI 7408 quatro portas AND de duas entradas, um CI 7432 quatro portas OR de duas entradas e um CI 7486 quatro portas XOR de duas entradas, no painel do Logic Lab.
FAETEC - ETEFEV
______
B. Monte o circuito como mostrado:
C. Defina os dados nas entradas do circuito conforme indicado na tabela seguinte. Anote os resultados, para cada combinao, indicados por L1 e L2.
TABELA DE CAPACIDADE DO MEIO-SUBTRATOR ENTRADAS SADAS B = SW2 A = SW1 DIF = L1 BORROW = L2 0 0 0 1 1 0 1 1
D. Responda: O meio subtrator obedece s regras da subtrao binria?
Subtrator Completo
A. Construa o circuito a seguir:
FAETEC - ETEFEV
______
B. Selecione as chaves conforme a Tabela de Sada do Subtrator Completo. Grave nas indicaes L1 e L2. . TABELA DE SADA DO SUBTRATOR COMPLETO ENTRADAS C = SW3 0 0 0 0 1 1 1 1 B = SW2 0 0 1 1 0 0 1 1 A = SW1 0 1 0 1 0 1 0 1 SADAS
L1 = DIF L2 = BORROW
C. O Subtrator total segue as regras do Subtrator binrio?
Bancada: N(s):

PRTICA 14: MULTIPLEX 4 x 1
OBJETIVO
Verificar, experimentalmente, o funcionamento de um Multiplex de 4 entradas por uma sada.
INTRODUO TERICA
O circuito Multiplex utilizado para enviarmos as informaes contidas em vrios canais (fios), a um s canal (fio). Exemplo de um bloco Multiplex 4 x 1:
Canais de informao de entrada
I0 I1 I2 I3
M U X
Sada da informao multiplexada
Entradas de seleo
As entradas de seleo tm como finalidade escolher qual das informaes de entrada, ou qual dos canais de seleo deve ser ligado sada.
MATERIAL
Circuito Integrado: 7404 (um), e 7408 (dois) e 7432 (um); Fios jumper.
FAETEC - ETEFEV
______
INSTRUMENTO
PARTE PRTICA
A. Inserir um bloco lgico 7404 seis inversores, dois blocos lgicos 7408 quatro portas AND de 2 entradas cada um e um bloco lgico 7432 quatro portas OR de 2 entradas no Painel Logic Lab. Conectar + 5 VCC a cada pino 14 e o Comum a cada pino 7. B. Montar o circuito como mostrado a seguir:
Gerador de Produtos Cannicos
I0
Canais de
I1 L1
informao
I2
I3
Variveis de seleo
C. Fazer as combinaes nas entradas (Io, I1, I2 e I3) e nas variveis de seleo (A e B), com as chaves de dados, conforme a Tabela da Verdade a seguir. Anotar os respectivos valores de sada.
2
FAETEC - ETEFEV
______
Tabela da Verdade do Mux 4 x 1 ENTRADAS I0 0 0 0 0 1 1 1 1 I1 0 0 1 1 0 0 1 1 I2 0 1 0 1 0 1 0 1 I3 1 0 0 1 0 1 1 0 VARIVEIS DE SELEO A 1 1 0 0 0 0 1 1 B 1 0 1 0 0 1 0 1 SADA L1 ENTRADA SELECIONADA
D. Analisando as variveis de seleo e a sada correspondente, identificar a entrada que selecionada e enviado o seu nvel lgico sada, completando a Tabela da Verdade acima. E. Concluso:
Bancada: N(s):

PRTICA 15: DEMULTIPLEX 1 x 4
OBJETIVO
Verificar, experimentalmente, o funcionamento de um Demultiplex de uma entrada para 4 sadas.
INTRODUO TERICA
O circuito Demultiplex efetua a funo inversa do Multiplex, ou seja, a de enviar informaes contidas em um canal a vrios canais de sada. Exemplo de um bloco Demultiplex 1 x 4:
Entrada de informao
DEMU X
S0 S1 S2 S3
Canais de sada da informao
Entradas de seleo
As variveis de seleo tm como finalidade escolher qual o canal de informao de sada deve ser conectado entrada, ou seja, dar o endereo do canal de sada ao qual a informao dever se dirigir.
MATERIAL
Circuito Integrado: 7404 (um) e 7408 (dois); Fios jumper.
FAETEC - ETEFEV
______
INSTRUMENTO
PARTE PRTICA
A. Inserir um bloco lgico 7404 seis inversores e dois blocos lgicos 7408 quatro portas AND de 2 entradas cada um no Painel Logic Lab. Conectar + 5 VCC a cada pino 14 e o Comum a cada pino 7. B. Montar o circuito como mostrado a seguir: DEMULTIPLEX
L0
S0
Entrada de informaes
L1
S1
L2
S2
L3
S3
Variveis de seleo
C. Fazer as combinaes na entrada (E) e nas variveis de seleo (A e B), com as chaves de dados conforme a Tabela da Verdade a seguir. Anotar os respectivos valores de sada (S0, S1, S2 e S3).
FAETEC - ETEFEV
______
ENTRADAS E 1 1 1 1
Variveis de seleo A B 0 0 1 1 0 1 0 1
SADAS S0 L0 S1 L1 S2 L2 S3 L3 SADA SELECIONADA
D. Analisando as variveis de seleo (A e B), identificar qual sada selecionada para receber o nvel lgico da entrada (E), completando a Tabela da Verdade acima. E. Concluso:
Turma:
Bancada: Professor/Instrutor: N(s):

PRTICA 16: REVISO DE PORTAS LGICAS E SUAS ASSOCIAES OBJETIVO
Verificar a Tabela da Verdade das portas lgicas AND, OR, NAND e NOR e de circuitos lgicos.
Circuito Integrado: 7400 (um), 7402 (um), 7408 (um) e 7432 (um); Painel Logic Lab (um).
PROCEDIMENTO
A. Instalar um CI 7408 no Painel Logic Lab. B. Ligar como indicado. Conectar + 5V ao pino 14 e o Comum ao pino 7.
C. Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar o valor de L1. ENTRADAS A = SW 1 B = SW 2 0 0 1 0 1 0 1 1 SADAS S = L1
D. Instalar um CI 7432 no Painel Logic Lab.
FAETEC - ETEFEV
______
E. Ligar como indicado. Conectar + 5V ao pino 14 e o Comum ao pino 7.
F. Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar o valor de L1. ENTRADAS A = SW 1 B = SW 2 0 0 0 1 1 0 1 1 SADAS S = L1
G. Instalar um CI 7400 no Painel Logic Lab. H. Ligar como indicado. Conectar + 5V ao pino 14 e o Comum ao pino 7.
I.
Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar o valor de L1. ENTRADAS A = SW 1 B = SW 2 0 0 0 1 1 0 1 1 SADAS S = L1
J. Instalar um CI 7402 no Painel Logic Lab. K. Ligar como indicado. Conectar + 5V ao pino 14 e o Comum ao pino 7.
FAETEC - ETEFEV
______
L. Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar o valor de L1. ENTRADAS A = SW 2 B = SW 3 0 0 0 1 1 0 1 1 SADAS S = L1
M. Montar o circuito como mostrado a seguir, energizando o CI 7402:
N. Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar as condies de sada, indicadas por L1 e L2. ENTRADAS A = SW2 0 0 0 0 1 1 1 1 B = SW3 0 0 1 1 0 0 1 1 C = SW4 0 1 0 1 0 1 0 1 SADAS S1 = L1 S2 = L2
O. Montar o circuito como mostrado a seguir, energizando o CI 7400:
FAETEC - ETEFEV
______
P. Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar as condies de sada, indicadas por L1 e L2:
ENTRADAS A = SW1 0 0 0 0 1 1 1 1 B = SW2 0 0 1 1 0 0 1 1 C = SW3 0 1 0 1 0 1 0 1
SADAS S1 = L1 S2 = L2
Q. Montar o circuito como mostrado a seguir, energizando o CI 7408:
R. Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar as condies de sada, indicadas por L1 e L2:
FAETEC - ETEFEV
______
S. Montar o circuito como mostrado a seguir, energizando o CI 7432:
T. Definir as chaves de dados como mostrado na Tabela da Verdade abaixo. Anotar as condies de sada, indicadas por L1 e L2:

Práticas Lab Eletrônica Digital 1

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Práticas Lab Eletrônica Digital 1

Enviado por

Direitos autorais:

Formatos disponíveis

SECRETARIA DE ESTADO DE CINCIA E TECNOLOGIA FUNDAO DE APOIO ESCOLA TCNICA ESCOLA TCNICA ESTADUAL FERREIRA VIANA CURSO TCNICO

Data: Aluno(s): Laboratrio:

LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

BAIXO BAIXO ALTO ALTO

BAIXO ALTO BAIXO ALTO

Nota: O circuito pode ser representado simbolicamente por:

C. Monte os trs nveis da porta AND de quatro entradas como mostrado:

Nota: O circuito pode ser representado simbolicamente por:

D. Complete a Tabela da Verdade para a porta AND de quatro entradas.

Tabela da Verdade da Porta AND de 4 Entradas Entradas Sadas

Data: Aluno(s): Laboratrio:

LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

Expresso Booleana da Porta OR Notao do Operador OR A+B = C

B. Ligue como indicado. Conecte o pino 14 em +5V e o Comum ao pino 7.

C. Coloque as chaves de dados SW1 e SW2 para nvel BAIXO.

Tabela da Verdade da Porta OR de 2 Entradas Entradas Sadas B = SW2 A = SW1 C = L1 0 0 0 1 1 0 1 1

Nota: Este circuito pode ser representado simbolicamente por:

Nota: Este circuito pode ser representado simbolicamente por:

Data: Aluno(s): Laboratrio:

LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

Expresso Booleana da Porta NO Notao da funo inversor C=A

Data: Aluno(s): Laboratrio:

LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

Expresso Booleana da Porta NAND A.B=C

f ( x) = ABC como mostrado:

Nota: Este circuito pode ser representado simbolicamente por:

Data: Aluno(s): Laboratrio:

LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

Expresso Booleana da Porta NOR A+B=C

Nota: Este circuito pode ser representado simbolicamente por:

Data: Aluno(s): Laboratrio:

LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

Nesta experincia, o conceito de dupla inverso ser examinado, e vrios mtodos de

implementao do teorema de De Morgan sero demonstrados. Exemplo:

C. Compare com a sada da Tabela da Verdade da porta AND.

Porta OR ( A + B = A + B ) A. Monte o circuito como mostrado.

C. Compare a sada com a sada da Tabela da Verdade da porta OR.

Implementando o teorema de De Morgan (Porta Equivalente) A + B = A.B

A. Monte o circuito como mostrado:

Nota: Este circuito pode ser representado simbolicamente por:

C. Compare a sada com a sada da Tabela da Verdade da porta NAND.

(Porta Equivalente) A.B = A + B

A. Monte o circuito como mostrado:

Nota: Este circuito pode ser representado simbolicamente por:

C. Compare a sada com a sada da Tabela da Verdade da porta NOR.

(Porta Equivalente) A + B .C = [( A.B ) + C ]

A. Monte o circuito como mostrado:

Nota: Este circuito pode ser representado simbolicamente por:

B. Defina as chaves de dados como mostrado na Tabela da Verdade valores de L1.

[(A + B ).C ]. Anote os

C. Monte o circuito como mostrado:

D. Defina as chaves de dados como mostrado na Tabela da Verdade valores de L2.

[(A + B ).C ]. Anote os

E. Compare os resultados das sadas.

[(A + B ).C ] = [( A.B) + C ] ?

Nota: Este circuito pode ser representado simbolicamente por:

C. Compare a sada com a sada da Tabela da Verdade da porta NAND.

Data: Aluno(s): Laboratrio:

LABORATRIO DE ELETRNICA DIGITAL 1 - KIT

A funo da porta XOR dada por:

B. Monte o circuito como mostrado.

B. Monte o circuito como mostrado.

Tabela da Verdade da Porta Entradas B = SW2 0 0 1 1 A = SW1 0 1 0 1 L3 =

Data: Aluno(s): Laboratrio: