Practica 3

Fecha de efectividad: Semestre 2011-1
UNIVERSIDAD AUTNOMA DE BAJA CALIFORNIA FACULTAD DE INGENIERA (UNIDAD MEXICALI) DOCUMENTO DEL SISTEMA DE CALIDAD
Formato para prcticas de laboratorio

CARRERA
Ing. en Bioingeniera
PLAN DE ESTUDIO
CLAVE ASIGNATURA
NOMBRE DE LA ASIGNATURA Sistemas Digitales DURACIN (HORAS) 2
PRCTICA No. 3
LABORATORIO DE NOMBRE DE LA PRCTICA
Sistemas Digitales Caracterizacin de compuertas lgicas
INTRODUCCIN
En el mundo de las computadoras y dispositivos electrnicos es recurrente el trmino funciones lgicas, operaciones lgicas. La informacin representada en un sistema digital obedece a un comportamiento primitivo, el cual se manifiesta a travs de niveles lgicos. En esta prctica se comprobarn las funciones de componentes conocidos como compuertas lgicas.
OBJETIVO (COMPETENCIA)
Reconoce la simbologa de las compuertas lgicas. Comprende la operacin de las compuertas lgicas AND, OR, XOR, NAND, NOR e inversor. Comprueba la tabla de verdad de las compuertas lgicas sealadas. Analiza las hojas de datos de dispositivos.
FUNDAMENTO
La informacin que se presenta en el mundo es considerada continua, y es posible obtenerla en funcin de seales. Las seales en cuestin son en su mayora analgicas, es decir, son continuas para todo tiempo. Los sistemas digitales pretenden a travs de niveles representar estas seales. Se asigna un valor lgico de 1 o 0, donde cada valor es equivalente a una cantidad mxima y
Formul Revis Aprob Autoriz
Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro
DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 1
Gestin de la Calidad
MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0
de 14

mnima de la seal analgica. Bsicamente se establece que la seal existe para un nivel o no, es decir, est presente o no (1 o 0). Normalmente se le conoce como estado verdadadero (1) o estado falso (0). Dicha representacin obedece la relacin de lgebra Booleana la cual permite, entre otras acciones, establecer niveles de abstraccin para el diseo e implementacin de numerosas funciones utilizando indicadores para cada una, as como una tabla del comportamiento de la funcin (tabla de verdad). La representacin de valores de voltaje ahora se suprime y solo se establecen niveles lgicos de verdadero o falso (1= verdadero =True; 0= falso = false). Debido a la representacin por medio de niveles, el estado lgico de una variable de entrada o salida se mantiene en el mismo hasta que exista un cambio en el tiempo. Para comprender mejor qu est sucediendo, se hace uso del diagrama de tiempos, el cual presenta de manera grfica, el comportamiento de las operaciones.
Figura 1 Representacin de un diagrama de tiempos
Las representaciones comunes para estos niveles lgicos son compuertas lgicas que comprenden operaciones tales como inversores, sumas y multiplicaciones. Las operaciones bsicas o primitivas de las compuertas lgicas son: Inversores (NOT), ANDs y ORs. Para identificar cada una de las operaciones lgicas, se ha optado por representarlas a travs de smbolos (por parte de IEEE). La operacin lgica que presenta el inversor (NOT) es, como su nombre lo indica, invertir el estado (nivel lgico) de la entrada, generando a la salida el estado contrario.
de 14

Se observa en la figura el comportamiento de dicha operacin. Preste atencin en la tabla de verdad: si a es invertida en dos ocasiones, regresar al estado original y se observa en el diagrama de tiempos.
Figura 2 Inversor y su comportamiento
Recordar que en lgebra Booleana la representacin para una negacin o inversin se determina colocando una barra horizontal sobre dicha variable ( A ). Se cuenta con la operacin lgica AND. Dicha operacin lgica establece una relacin de condicin, es decir, solamente existir salida en estado lgico 1 (verdadero) cuando todas las entradas presenten 1 lgico. Si alguna de las entradas presenta un 0 lgico, la salida 0. Recuerde que la funcin AND se utiliza como una multiplicacin de bit por bit.
Figura 3 AND y su comportamiento
Recordar que en lgebra Booleana la representacin para una operacin lgica AND multiplicacin, se determina colocando cada variable a multiplicar como se realizara en lgebra ( AE CB ).
Formul
Revis
Aprob
Autoriz
de 14

Tambin se cuenta con la operacin lgica OR, la cual presenta la particularidad de proporcionar 1 lgico cuando cualquiera de sus entradas contengan un estado verdadero (1 lgico). La nica forma en que no tendr un 1 lgico a la salida ser porque todas sus entradas son 0 lgico.
Figura 4 OR y su comportamiento
La operacin lgica OR cuenta tambin con una representacin para lgebra Boolena, la cual no es mas que el smbolo de adicin + ( A + C ).
A partir de la combinacin de diferentes operaciones lgicas fundamentales (primitivas), es posible crear otras que derivan de la negacin o inversin del estado final. Esto se realiza colocando un inversor a la salida de dicho comportamiento, produciendo de esta manera una nueva tabla de verdad.
Figura 5 AND con Inversor a la salida
Formul
Revis
Aprob
Autoriz
de 14

Dichas operaciones lgicas generadas a partir de la premisa anterior son NAND y NOR.
Figura 6 NAND y su comportamiento
Figura 7 NOR y su comportamiento
Se observa el comportamiento contrario a lo habitual en las operaciones lgicas NAND y AND, NOR y NOR, tanto en la tabla de verdad como en el diagrama a tiempos. Y debe ser de esta manera, ya que la salida de la funcin lgica se invierte. Por esta razn se coloca el punto al final, para indicar una inversin. La representacin en lgebra Booleana para la funcin lgica NAND es A B ; para la NOR es A+ B . Existe una funcin lgica que normalmente se presenta aparte de las anteriores, ya que es una funcin lgica que comprende otras operaciones adems del inversor. Dicha funcin es la XOR OR Exclusivo. Como se ha presentado, si existe una funcin XOR, existe su complemento, por lo que dicha funcin deriva en otra conocida como XNOR. Esta funcin se representa en lgebra Booleana como A B , donde el smbolo es indicativo de un XOR.
de 14
Figura 8 XOR y su comportamiento
Figura 9 XNOR y su comportamiento
En la siguiente prctica (lgica combinacional) se retomarn estas operaciones lgicas, ya que comprenden un nmero mayor de funciones lgicas a solamente un inversor.
Formul
Revis
Aprob
Autoriz
de 14

4 A PROCEDIMIENTO (DESCRIPCIN) E UIPO NECESARIO Fuente de voltaje de corriente directa variable, o fija a 5 volts Generador de funciones Osciloscopio MATERIAL DE APO!O Protoboard Cables (preferentemente calibre 22) LEDs (dos) Interruptores push buttons (dos) Compuertas lgicas 7400, 7402, 7404, 7408, 7432 y 7486 Hojas de datos de cada compuerta lgica
DESARROLLO DE LA PRCTICA
Formul
Revis
Aprob
Autoriz
de 14

B
Ahora se pretende comprobar cada una de las tablas de verdad, es decir, el comportamiento de los dispositivos (compuertas lgicas). La recomendacin es empezar con una compuerta lgica de dos entradas ya que la mayora (excepto el inversor) cuentan con dos entradas. Antes de comenzar se sugiere contar con las hojas de datos de cada uno de los dispositivos. 1. Utilice la compuerta lgica 7408 para probar su tabla de verdad. Atienda a la documentacin que provee el fabricante (hoja de datos). 2. Se har referencia a un diagrama esquemtico, ya que a partir de esta prctica en adelante la mayora de los diseos de circuitos lgicos a representar se realizarn en funcin de un esquemtico.
V CC 5V VCC 5V
220
220
7408N Inte rrup to r A Inte rrup to r B
220
Figura 10 Esquemtico para comprobar tabla de verdad
3. Coloque su atencin en la hoja de datos. Observe las terminales para polarizacin y utilice la primer funcin que proporciona el diagrama lgico del dispositivo. Las figuras que se proporcionan para este ejemplo corresponden a la compuerta lgica AND (74ACT11008) de Texas Instruments. Normalmente la compuerta AND a la que tendr acceso no presentar la misma configuracin, es por ello que debe consultar la hoja de datos.
Formul
Revis
Aprob
Autoriz
de 14
Figura 11 Terminales y descripcin de la compuerta AND
Figura 12 Diagrama lgico del dispositivo 74ACT11008
4. Conecte el dispositivo como se sugiere. Normalmente tendr esta configuracin en la compuerta a utilizar.
Figura 13 Conexiones para comprobar tabla de verdad AND
Formul
Revis
Aprob
Autoriz
de 14

5. Preste atencin en la conexin de los interruptores con las resistencias.
Figura 14 Interruptores para seleccin de entradas
6. Recuerde identificar el nodo y ctodo del LED (remtase a la prctica anterior si no recuerda).
Figura 15 Punto de prueba para tabla de verdad
7. Compruebe la tabla de verdad de cada una de las otras compuertas lgicas sugeridas en la prctica. Registre sus resultados.
de 14

8. Despus de comprobar cada compuerta lgica, genere el siguiente circuito (no olvide polarizar la compuerta lgica).
Tektronix
P G 1 2 3 4 T
Agilent
7408N
Figura 16 Configuracin para respuesta a la frecuencia
9. Coloque la frecuencia inicial del generador de funciones en 1 KHz, 5 volts pico-pico para una seal cuadrada (pida ayuda al instructor si no recuerda cmo realizar este apartado).
10. Mida la seal de entrada y salida con el osciloscopio (pida ayuda al instructor si no recuerda cmo realizar este apartado). Observe el comportamiento de la seal de salida respecto a la de entrada, para esto ser recomendable traslapar ambas. Registre sus resultados.
Figura 17 Medicin de seales de la compuerta
11. Ahora ajuste la frecuencia del generador a 100 KHz, 250 KHz y 500 KHz (si lo permite el generador) y realice el apartado 10. Registre los resultados.
Formul
Revis
Aprob
Autoriz
de 14

CLCULOS ! REPORTE C
Formul
Revis
Aprob
Autoriz
de 14

" RESULTADOS ! CONCLUSIONES
Formul
Revis
Aprob
Autoriz
de 14

# ANE$OS
Formul
Revis
Aprob
Autoriz
de 14

Practica 3

Enviado por

Dados do documento

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Practica 3

Enviado por

Direitos autorais:

Formatos disponíveis

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

NOMBRE DE LA ASIGNATURA Sistemas Digitales DURACIN (HORAS) 2

LABORATORIO DE NOMBRE DE LA PRCTICA

Sistemas Digitales Caracterizacin de compuertas lgicas

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 1

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Figura 1 Representacin de un diagrama de tiempos

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 2

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Figura 2 Inversor y su comportamiento

Figura 3 AND y su comportamiento

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 3

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Figura 5 AND con Inversor a la salida

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 4

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Figura 6 NAND y su comportamiento

Figura 7 NOR y su comportamiento

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 5

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Figura 8 XOR y su comportamiento

Figura 9 XNOR y su comportamiento

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 6

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 7

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

7408N Inte rrup to r A Inte rrup to r B

Figura 10 Esquemtico para comprobar tabla de verdad

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 8

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Figura 11 Terminales y descripcin de la compuerta AND

Figura 12 Diagrama lgico del dispositivo 74ACT11008

Figura 13 Conexiones para comprobar tabla de verdad AND

Ing. MARIO ALBERTO CAMARILLO RAMOS Maestro

DR. MIGUEL ENRIQUE BRAVO ZANOGUERA Coordinador de la Carrera Pgina 9

MIGUEL NGEL MARTNEZ ROMERO Director de la Facultad Cdigo GC-N4-017 Revisin 0

Fecha de efectividad: Semestre 2011-1

Formato para prcticas de laboratorio

Figura 14 Interruptores para seleccin de entradas