Você está na página 1de 63

UERJ 2014 Eletrnica 4

NOTAS DE AULA, REV 7 . 0 UERJ 2 0 1 4 . 1 FLVI O ALENCAR DO RGO BARROS


Eletrnica 4
Realimentao
Flvio Alencar do Rego Barros
Universidade do Estado do Rio de Janeiro
E-mail: falencar@predialnet.com.br
Captulo
1
UERJ 2014 Eletrnica 4

Cap. 1 Realimentao
Eletrnica 4
Flvio Alencar

O curso de Eletrnica 4 est organizado de forma a cobrir na sua primeira parte
(Realimentao) os conceitos mais gerais e ferramentas de anlise e descrio de
circuitos realimentados, cabendo segunda parte (Estabilidade e Compensao) o
estudo mais detalhado das tcnicas, mtodos e procedimentos para analisar e garantir
estabilidade aos circuitos realimentados. A terceira parte (Osciladores) dedicada ao
estudo de osciladores senoidais usando malhas de realimentao, num certo sentido,
buscando exatamente o inverso do que se buscou no captulo anterior.
Estas notas de aulas se destinam a reduzir o trabalho de cpia do aluno durante
as aulas, mas tambm oferecer material de apoio na forma de exerccios propostos
(sempre em anexo ao final de cada captulo teremos a lista de exerccios) e referncias
onde o aluno poder complementar seu estudo. importante perceber que este material
NO esgota o que o aluno deve ler durante o curso (ao longo do texto so feitas
referncias bibliogrficas onde o aluno poder aprofundar os conceitos), nem mesmo
substitui a participao em sala de aula, devendo ser encarado apenas como material de
apoio. Neste sentido, fortemente indicado que cada aluno mantenha sua cpia em
papel do assunto que se abordar em cada aula. Outro aspecto que se deve observar
que o Anexo B (Quadripolos) foi inserida para subsidiar as tcnicas de anlise de
UERJ 2014 Eletrnica 4
circuitos realimentados, mas no constitui, ele prprio, assunto desta cadeira, mas um
ferramental necessrio. Outro aspecto relevante deste texto o suporte a determinaes
mais detalhadas em assuntos que, na prtica, precisaremos apenas seus resultados finais.
o caso neste captulo 1, por exemplo, de dedues de: larguras de banda, efeitos de
realimentao sobre rudos, demonstraes de impedncias, demonstraes sobre
topologias, etc. A idia colocar no texto a origem dos resultados teis.
Neste captulo 1 esto includos textos e figuras sobre: primeiros fundamentos de
realimentao; implementaes bsicas com amplificador operacional, desvantagens e
vantagens da realimentao, topologias bsicas de amplificadores realimentados,
alteraes nas impedncias, mtodo de identificao de topologia, procedimento
padro para anlise de circuitos realimentados, anlise de cada uma das quatro
topologias.
Por fim, o aluno deve estar consciente que existir ao longo do curso alguma
variao de notao, por exemplo, o fator de realimentao no captulo 1
(Fundamentos de Realimentao) chamaremos de r (para diferenci-lo de ganho de
corrente do transistor, |, muito utilizado aqui), enquanto nos captulos 2 e 3
(Estabilidade e Compensao; Osciladores Senoidais) chamaremos a mesma
grandeza de |, mais ainda, para manter compatibilidade com a literatura em ingls
poderemos ainda chamar esta grandeza de f (feedback). Muitas vezes trataremos a
grandeza impedncia de entrada de Zin, outras vezes de Ri, acontecendo de forma
similar com a impedncia de sada.
A estas notas de aula se somam os guias de laboratrio, estes fornecidos em
arquivos parte, disponibilizados tambm no stio da cadeira
http://servidor02.lee.eng.uerj.br/~falencar no link Eletrnica 4.

ndice do captulo 1:
1. Primeiros Fundamentos de Realimentao .................................................................. 4
2. Implementaes Bsicas com Amplificador Operacional (AMP OP) ......................... 6
Circuitos Bsicos a AMP-OP ....................................................................................... 7
Caractersticas e Pinagem do AMP-OP ........................................................................ 9
3. Desvantagens e Vantagens da Realimentao ............................................................ 10
Concluses .................................................................................................................. 22
UERJ 2014 Eletrnica 4
4. Topologias Bsicas de Amplificadores Realimentados.............................................. 23
5. Alteraes nas Impedncias (entrada e sada) ............................................................ 25
Impedncia de Entrada ............................................................................................... 25
Impedncia de Sada ................................................................................................... 26
Concluses .................................................................................................................. 30
6. Mtodo de Identificao de Topologia ....................................................................... 32
7. Procedimento Padro para Anlise de Circuitos Realimentados................................ 37
8. Topologia Derivao - Derivao............................................................................... 37
9. Topologia Derivao - Srie ....................................................................................... 41
10. Topologia Srie - Derivao ..................................................................................... 43
11. Topologia Srie - Srie ............................................................................................. 46
Anexo A - 1
a
. LISTA ......................................................................................................... i
Anexo B - Reviso de Quadripolos (aps Schubert) ....................................................... vi
Parmetros Impedncia (parmetros z) ................................................................... vii
Parmetros Admitncia (parmetros y) .................................................................... ix
Parmetros Hbridos (parmetros h) ......................................................................... xi
Parmetros Hbridos (parmetros g) ......................................................................... xi
Resumo de Quadripolos ............................................................................................ xiii


1. Primeiros Fundamentos de Realimentao

Algumas referncias para este captulo so (em ordem alfabtica):
BOYLESTAD-NASHELSKY cap 17 Realimentao e Circuitos Osciladores
CUTLER cap 3 Princpios de Realimentao, etc.
GRAY-SEARLE vol 3 cap 18 Realimentao
MALVINO vol 2 cap 16 Realimentao Negativa
MILLMAN-HALKIAS vol 2 cap 13 Amplificadores Realimentados
PEDRONI cap 8 Amplificadores Realimentados
SCHUBERT-KIM cap 8 Feedback Amplifiers Principles
O amplificador realimentado bsico (Fig. 1) formado pelo amplificador direto
e pela rede de realimentao. Observe que a realimentao da sada para a entrada
UERJ 2014 Eletrnica 4 Pg.5
necessariamente negativa (Por qu? Pense !...), de modo que a entrada subtrada da
realimentao antes de ser amplificada pelo canal direto.
X
0
X
i
Realimentao Topologia Bsica
r(w)
a
mistura amostra
E
X
f
X
o
ra
a
X
X
A
i
+
= =
1
0
ganho total
ganho do
canal direto
reduo da
realimentao
ra D
dB
+ = 1 log 20
(Dessensibilidade)

Figura 1: Topologia bsica

O modelo bsico de realimentao como ilustrado na Figura 1. Vamos usar a
seguinte nomenclatura:
X
f
varivel de realimentao (tenso ou corrente, o smbolo f vem de feedback)
X
i
, X
o
variveis de entrada e de sada, respectivamente (i de input, o de output)

r rede de realimentao ou fator de realimentao (chamaremos algumas vezes de |,
outras de f feedback, pois assim voc poder encontrar na literatura especfica). De
forma mais genrica chamamos r(w), pois a realimentao pode depender da
freqncia se nela contiver capacitores ou indutores.
a - ganho do canal direto (ou ganho sem realimentao). Como o anterior, e pelas
mesmas razes, genericamente chamamos a(w).
A ganho com o canal realimentado ou ganho total (chamaremos tambm A
f
).
Conforme o tipo de variveis de entrada e sada envolvidas (tenso, corrente,
UERJ 2014 Eletrnica 4 Pg.6

impedncia, admitncia) o ganho do canal direto poder ainda ser designado por A
V
, A
I
,
R
M
, G
M
. Os ganhos totais (ou realimentados) respectivos sero: A
Vf
, A
I f
, R
Mf
, G
Mf
.
Observe na Figura 1 onde apresentado o modelo:
o
aX
o
X =
f
X
i
X X =
o

o
rX
f
X =
Ento: ( )
o
rX
i
X a
o
X
o
rX
i
X X = =
o
de onde segue a relao de ganho total
ra
a
i
X
o
X
f
A
+
= =
1
(Relao fundamental da realimentao)
A quantidade D = 1 + ra (ou 1 + |a) a reduo de realimentao ou
dessensibilidade, ou ainda diferena de retorno. D tem magnitude maior que 1 (regio
de freqncias mdias).
Para este modelo de realimentao so assumidos:
1. A transmisso reversa atravs do amplificador desprezvel se comparada
transmisso reversa atravs de r.
2. A transmisso direta atravs da rede r desprezvel se comparada transmisso
direta atravs de a.
Observe que se a muito grande (ar >>1), A
f
~ 1/r. Significa que o ganho total
depender quase que s dos elementos passivos que compem o circuito, no ser muito
afetado pelas variaes do amplificador de canal direto!!!!

2. Implementaes Bsicas com Amplificador
Operacional (AMP OP)
Um elemento privilegiado para aplicaes realimentadas em eletrnica o
Amplificador Operacional (AMP OP) que apresenta as caractersticas e a simbologia
mostrada na Figura 2:

A
v

Z
in

Figura 2: Amplificador Operacional
UERJ 2014 Eletrnica 4 Pg.7



Realimentao permite obter os benefcios do AMP OP (Z
in
) evitando os
seus malefcios (A
v
).
Vejamos alguns exemplos prticos de aplicaes de realimentao usando AMP
OP.

Circuitos Bsicos a AMP-OP

Inversor:

1
2
2 1
R
R
V
A
s
v
o
v
R
o
v
R
s
v
f

= =

=

o ganho s depende do circuito envolvente
(ou seja, livrou-se do problema A
v
)
Figura 3: AMP OP - Inversor
UERJ 2014 Eletrnica 4 Pg.8



No-Inversor:


Figura 4: AMP OP No Inversor


1
2 1
1 1 2
2 1
R
R R
V
A
s
v
o
v
s
v R
o
v R
s
v R
R
s
v
o
v
R
s
v
f
+
= = =

=

Seguidor de entrada:
No circuito anterior, se R
2
= 0:
s
v
o
v
R
R
V
A
f
= =
+
= 1
1
0
1

(perceba que o circuito apresenta uma alta impedncia de entrada, que um benefcio
se considerarmos que ela desacopla o fornecedor sinal de entrada do
consumidor carga na sada)

Circuito:


Figura 5: AMP OP Seguidor de Entrada


Somador:
Superposio:
1
.
1
2 1
1
2 1
1
V
B
R
A
R
B
R
R
R R
A
V
R
R R
o
V
+
+
=
+
=
2
.
1
2 1
1
2 1
2
V
B
R
A
R
A
R
R
R R
A
V
R
R R
o
V
+
+
=
+
=
ento:
= + =
2 1
o
V
o
V
o
V
( )
A
R V
B
R V
B
R
A
R R
R R
2 1
1
1
2 1
+
|
|
.
|

\
|
+
|
|
.
|

\
| +
=
Figura 6: AMP OP - Somador
UERJ 2014 Eletrnica 4 Pg.9



se R = R
1
= R
2
= R
A
= R
B
: V
0
= V
1
+ V
2


Subtrador:


| |
1 2
V V
A
R
B
R
o
V =
se R
A
= R
B
: V
o
= V
2
V
1

Figura 7: AMP OP- Subtrador

Vejamos agora um cuidado a tomar e a pinagem do AMP OP.

Caractersticas e Pinagem do AMP-OP

Nas montagens prticas de circuitos a AMP-OP muitas vezes vale a pena providenciar
um bom balano de correntes de polarizao:

Corrente de polarizao:


Resistncia vista pela entrada +
deve ser igual resistncia vista
pela entrada -:
Figura 8: AMP OP Corrente de Polarizao R = R
1
//R
2

UERJ 2014 Eletrnica 4 Pg.10

Pinagem:

1. Zero offset (compensao)
2. Entrada inversora
3. Entrada no-inversora
4. -V
5. Zero offset
6. Sada
7. +V
8. NC
Figura 9: Pinagem do 741
OBS: Faremos em laboratrio vrias experincias usando este componente, assim, eu
recomendo fortemente ter em mos a sua pinagem.

3. Desvantagens e Vantagens da Realimentao

O assunto realimentao vantagens e desvantagens me parece ser visto melhor em
PEDRONI e GRAY-SEARLE.

As caractersticas dos elementos ativos (amplificadores) tendem a ser bastante
variveis. Por isto, fica difcil projetar equipamentos cujo desempenho pudessem ser
previstos com preciso. Realimentao negativa permite ao projetista ultrapassar esta
desvantagem e, adicionalmente, acrescentar outros benefcios. A idia inicial transferir
o resultado final de ganhos de voltagens (ou correntes) para elementos passivos, estes
mais independentes de temperatura, envelhecimento, etc. Comeamos esta seo
discutindo duas desvantagens do uso de realimentao negativa, para, a seguir, discutir
uma srie de vantagens. O balano final que vale a pena projetar circuitos com
realimentao, desde que tomemos alguns cuidados.

1. O ganho do circuito realimentado reduzido quando comparado com o caso
sem realimentao.
Isto decorrncia do fato que D > 1. Um simples pr-amplificador resolve a questo.
UERJ 2014 Eletrnica 4 Pg.11

2. possvel ocorrer oscilaes.
Se |ra| = 1 quando a fase de ra 180, ento 1 + ra = 0. A diviso por zero indica
instabilidade, que realizada eletronicamente como oscilao. Portanto, devemos tomar
os cuidados que trataremos no captulo 2. Isto que aqui uma desvantagem ser
deliberadamente usado no captulo 3 para produzir osciladores senoidais.

3. O ganho do amplificador estabilizado contra variaes de parmetros dos
dispositivos ativos.
O ganho do amplificador direto (a) depende pelo menos de: polarizao, temperatura e
tolerncias. Fazendo uma anlise de sensibilidade do amplificador realimentado:
( )
da
ra
dA
f
2
1
1
+
= (derivando a relao fundamental de realimentao)
ento:
( ) a
da
ra A
dA
a
da
ra
A
dA
f
f f
f

+
=
+
=
1
1
1

que geralmente expresso em mdulo:
a
da
ra A
dA
f
f

+
=
1
1
(1)
portanto, amplificador estvel com realimentao negativa requer: (1 + ra) > 1 (2)

EXEMPLO: Um amplificador realimentado construdo com um amplificador canal
direto sujeito a 3% de variao no ganho. Deseja-se que o amplificador
no tenha mais que 0.1% de variao no ganho total devido a variaes
neste elemento. Determine a diferena de retorno necessria.
Soluo: Possivelmente em sala de aula. Resposta: 29.54 dB.

A equao (1) anterior vlida para pequenos sinais. Estendendo o conceito para sinais
maiores:

+
= = A
1
1
2
2
1 2
1 1 ra
a
ra
a
A A A
f f
f

1
) 1 (
) 1 (
1
1
2
2
1

+

+
=
A
a
ra
ra
a
A
A
f
f
ou ainda:
UERJ 2014 Eletrnica 4 Pg.12
1 2 1 1 2
1 2
1
1
1
) 1 ( a
a
ra A
A
a ra
a a
A
A
f f
f f
A
+
=
A

+

=
A

Concluso:
1 1 1
) ( 1
1
a
a
a a r A
A
f
f
A
A + +
=
A
(3)

EXEMPLO: Um amplificador realimentado construdo com um amplificador com
ganho nominal a = 100 que sujeito a variaes de 30% no ganho. desejvel
que o amplificador realimentado no tenha mais que 1% de variao no seu ganho
total devido a variaes deste elemento. Determine o retorno de diferena
necessrio para isto. SOLUO: Possivelmente em sala de aula. Resposta: 29.54
dB.

4. Distoro de sinal no linear reduzida.
Outros efeitos tambm afetam o ganho. Um deles a distoro de sinal no linear, que
uma variao do ganho com respeito amplitude do sinal de entrada, como
exemplificado abaixo. Neste exemplo (acompanhe na Figura 10 a seguir), a
1
= 3 e a
2

= 1, portanto:
r r a
a
A
f
3 1
3
1
1
1
1
+
=
+
=
r r a
a
A
f
+
=
+
=
1
1
1
2
2
2
, ento:
( )
r
r
A
A
f
f
3 1
1 3
2
1
+
+
= Na Figura 10 so mostrados os resultados para uma variao de 5x em
r. Observe que nestes termos a relao entre os ganhos totais varia menos, o que
significa maior linearidade.

Uma viso alternativa tambm mostrada na mesma figura. Perceba que com a
imposio que ra >> 1 fica claro que o ganho total dominado pela realimentao (1/r).
UERJ 2014 Eletrnica 4 Pg.13

Figura 10: Distoro de Sinal No Linear

5. A faixa de freqncias mdias aumenta.
Algumas observaes prticas quanto a amplificadores eletrnicos: para freqncias
altas os parmetros de desempenho do amplificador tendem a se degradar. Para
freqncias baixas, os capacitores de desacoplamento e de by-pass degradam o
desempenho. Com a realimentao reduzimos estes efeitos, significa que ela aumenta a
banda de freqncias mdias. Caso combinemos dois efeitos podemos concluir uma
regra de ouro da realimentao:
Realimentao reduz o ganho (aproximadamente) na mesma proporo do
aumento da banda, vale dizer, o produto ganho-banda
(aproximadamente) constante (ver Figura 11).
Nossos objetivos a demonstrar so:
1) Valem as relaes:
( ) |
o
a
S
w
S
w + ~ 1

aumenta a freqncia de corte superior!


|
o
a
I
w
I
w
+
~
1

diminui a freqncia de corte inferior!



UERJ 2014 Eletrnica 4 Pg.14
2) Traar graficamente |a|
dB
; |1 + ra|
dB
; |A
f
|
dB


3) Mostrar que GBW
MF
~ a
o
(w
S
w
I
) = GBW
MA

(malha fechada) (malha aberta)

Prova:
1) Seja o amplificador bsico com a seguinte funo de transferncia:
( )( )
S
w s
I
w s
s
S
w
o
a
s a
+ +
= ) ( zeros: 0, ; plos: w
I
, w
S
, ento:
( )( ) s w ra w s w s
s w a
s ra
s a
s A
S o S I
S o
f
+ + +
=
+
=
) ( 1
) (
) ( (1) que da forma:
|
.
|

\
|
+ |
.
|

\
|
+
=

) (
S
w s
I
w s
s
S
w
o
A
s
f
A
f
(2) onde w
I
o corte inferior de A
f
e w
S
o corte
superior de A
f
. Comparando (1) com (2):
| |
2

) )( (
S I S I
S o
S o S I
S o
w w w w s s
s w A
s w ra w s w s
s w a
f
+ + +
=
+ + +

Dividindo o termo da esquerda por a
o
w
S
s e o da direita por A
0f
w
S
s:

( )
( )( ) ( )
s a
r a w
w a
r a w w
s
w a
r a
s a
w
w a
r a w w
w a
s
o
o I
S o
o S I
S o
o
o
I
S o
o S I
S o
+
+
+ +
+
|
|
.
|

\
| +
=
+
+ +
+
1 1 1
1
1
1


Comparando os termos assinalados (e desconsiderando o termo intermedirio):
( )
( ) r a w w
w a
r a
w a
o S S
S o
o
S o
+ ~
+
~ 1
1 1



( )
r a
w
w
a
r a w
a
w
o
I
I
o
o I
o
I
+
~
+
~
1
1


UERJ 2014 Eletrnica 4 Pg.15
2)

Figura 11: Aumento de Banda

EXEMPLO: Se
( )( ) 4 1
8
) (

=
s s
s
s a e se r = , ache w
I
, w
S
, w
I
e w
S
.
SOLUO: Possivelmente em sala de aula. Respostas: 1; 4; 0.67 e 6.

3) )

(
I
w
S
w
o
A
MF
GBW
f
=
como:
r a
w
w
r a w w
o
I
I
o S S
+
=
+ =
(
1
) 1 (

e como (pag. 11): s


S
w
o
A s
S
w
o
a
f

=
(numeradores de (1) e (2) so iguais):
UERJ 2014 Eletrnica 4 Pg.16

r a
a
A
r a w
w
a
w
w
a A
o
o
o
o S
S
o
S
S
o o
f f
+
=
+
= =
1 ) 1 (


( )
(
(

+
=
(

+
+
+
=
2
1
1
) 1 (
1
r a
w
w a
r a
w
r a w
r a
a
GBW
o
I
S o
o
I
o S
o
o
MF


f
o
A
mas como ( )
I o S
w r a w >> + 1 , por muito mais razo teremos:

( )
+
>> +
r a
w
r a w
o
I
o S
1
1 o termo
( )
2
1 r a
w
o
I
+
retira de w
S
um valor cujo limite superior
pode ser w
I
:

( )
MA
GBW
I
w
S
w
o
a
MF
GBW = ~

Concluso: O produto LARGURA-BANDA no se altera!

EXEMPLO: Seja o amplificador com a caracterstica de transferncia no linear dada na
Figura 12 a seguir.
a) Calcule sua razo de linearidade
2
1
a
a

b) Introduza um elo de realimentao com r = 0.1 e recalcule sua razo de
linearidade.
UERJ 2014 Eletrnica 4 Pg.17
Exemplo 3: razo de linearidade
v
i
v
0
a
1
a
2
1
2
3
4
5
6
0.02 0.04

Figura 12: Realimentao e Linearidade
SOLUO: Possivelmente em sala de aula. Respostas: 0.2 e 0.87

EXEMPLO: Suponha que um estgio amplificador direto introduz sinal levemente
distorcido por 2 harmnico B
2
(na sada). Coloque uma malha de realimentao e
derive B
2MF
, o 2 harmnico com malha fechada.
SOLUO: Possivelmente em sala de aula. Resposta:
ra
B
v
ra
a
v
i o
+
+
+
=
1 1
2

parcela ideal distoro reduzida

6. Efeito sobre rudos
A realimentao no melhora a relao sinal/rudo (S/R) quando os rudos so externos
a ele, tanto se o rudo for introduzido na entrada do amplificador, quanto em pontos
intermedirios. No entanto, o rudo de intermodulao pode ser diminudo pela
realimentao, bem como podemos fazer outras modificaes que foram uma melhoria
na relao S/R. Vejamos por partes:
UERJ 2014 Eletrnica 4 Pg.18


6.1) Rudos presentes na entrada do amplificador:




Figura 13: Rudos Na Entrada/Sem Realimentao

+ =
r i
o
v
o
v
o
v
r
av
i
av
o
v + = , ento:
r
v
i
v
r
av
i
av
R
S
o
v
o
v
r
i
= = =






Figura 14: Rudos Na Entrada/Com Realimentao

( ) + = = + =
o r i d o o r i d
rv v v a av v rv v v v
r
i
o
o
r i o o r i o
v
v
R
S
v
v
v
ra
a
v
ra
a
v rav av av v
r
i
= =
+
+
+
= + =
1 1


r i
o
v
o
v
ou seja, a relao S/R no se altera!

6.2) Rudos na entrada ou intermedirio em estgios em cascata:
Vamos dividir os amplificadores em dois estgios em cascata (a
1
e a
2
):

UERJ 2014 Eletrnica 4 Pg.19

(a) Rudos no incio:





Figura 15: Rudos Em Cascata, Incio/Sem Realimentao

( )
r
v
i
v a a
o
v + =
2 1

r
v
i
v
R
S
r
av
o
v
i
av
o
v
r i
= = =





Figura 16: Rudos Em Cascata, Incio/Com Realimentao

( )a
r
v
d
v
o
v + =
( )
r
i
d r d i d o i d
v
ra
ra
ra
v
v ra v v v v rv v v
+

+
= + = =
1 1

ento: ( )
r i r i r d o
v
ra
a
v
ra
a
v
ra
ra
a v
ra
a
a v v v
+
+
+
=
(

+
+
+
= + =
1 1 1
1
1


r i
o
v
o
v
r
v
i
v
R
S
o
v
o
v
r
i
= = , ou seja, a relao S/R no se altera, mas...
se quisermos manter o mesmo ganho, ou seja,
2 1
*
2
*
1
*
2
*
1 *
1
a a
a ra
a a
a =
+
= , ento:
| |
*
2
*
1 2 1
*
2
*
1
1 a ra a a a a + =
neste caso, a relao S/R continuaria inalterada.

UERJ 2014 Eletrnica 4 Pg.20


Concluso: no melhoraria a relao S/R!

(b) Rudos no meio (entre os dois estgios):




Figura 17: Rudos Intermedirio, Cascata Sem Realimentao

( )
r
v a
i
v a a a
r
v
i
v a
o
v
2 2 1 2 1
+ = + =

r i
o
v
o
v
R
S
r
v
i
v a
o
v
o
v
r
i
= =
1
ganho total: a
1
.a
2






Figura 18: Rudos Intermedirio, Cascata Com Realimentao

( )
2 1
a
r
v a
d
v
o
v + =
( )
2 1
a v a v r v rv v v
r d i o i d
+ = =
+
(

=
+

=
r
r i r i
d
v a
a a
v ra v
a a v
r a a
rv a v
v
2
2 1
2
2 1 0
2 1
2
1 1

r i o
v
r a a
a
v
r a a
a a
v
2 1
2
2 1
2 1
1 1 +
+
+
=

r i
o
v
o
v
= =
r
v
i
v a
R
S
o
v
o
v
r
i 1
relao S/R continua inalterada
UERJ 2014 Eletrnica 4 Pg.21
Ganho total =
*
2 1
2 1
1
A
r a a
a a
=
+
, ento, se quisermos manter o ganho total a
1
x a
2
, ou seja,
( ) r a a A xa a A
2 1
*
2 1

1+ = = , ento:
| | r a a a a a a xa a
r a a
a a

1 2 1

1 2 1

1
1
1
+ = =
+

Para um mesmo ganho do amplificador sem realimentao se fizssemos:
| |
1

1 1

1
1 a a r a a a a > + =
2

2
a a =
ento, a relao S/R na sada para um mesmo ganho seria:
r
v
i
v
a
R
S

1
= que seria | | r a a
2 1
1+ vezes maior que a anterior.
Concluso: MELHORA A RELAO S/R!
Assim, se for possvel construir um amplificador

1
a sem o mesmo problema
inerente de sinais esprios (rudos) do amplificador

2
a , ser vivel melhorar a relao
S/R. Observe o rudo v
r
no pode ser rudo trmico associado com a entrada do
amplificador, pois seno os dois estgios estariam sujeitos ao mesmo problema.

EXEMPLO: Este um exemplo prtico da reduo do zumbido da fonte de alimentao
(ver Figura 19).
Analise a sada quando a chave est na posio (1) sem realimentao, e na posio
(2) com realimentao.
OBS: Por simplicidade, considere v
r
aplicado na entrada do amplificador, como
ilustrado na Figura 19.
UERJ 2014 Eletrnica 4 Pg.22
Exemplo 5: Reduo de rudo
1
v
0
100O
~
2
4K7
- 5v
2K2
470O
4K7
+
_
2K2
50O
v
r
5v
60 Hz
amplificador de alto
ganho, baixo nvel
A
1

f >> 60 Hz
+
v
i
-
v
1
amplificador de
potncia
A
2


Figura 19: Realimentao Reduo de Zumbido
SOLUO: Possivelmente em sala de aula.
2
1
r
v
i
v v ~ (reduz o zumbido!)

Concluses

De tudo que foi visto nesta seo fica claro que realmente vantajoso se usar
realimentao. As duas nicas desvantagens (reduo de ganho e possibilidade de
oscilao) so facilmente contornveis, enquanto as vantagens so numerosas e
importantes. A estas vantagens apontadas vamos adicionar outra possibilidade positiva
que analisaremos na prxima seo: a adequao de impedncias de entrada (esta
idealmente deveria aumentar, importante voc saber a razo!) e de sada (esta
idealmente deveria diminuir, tambm importante voc saber a razo!).
UERJ 2014 Eletrnica 4 Pg.23

4. Topologias Bsicas de Amplificadores
Realimentados
Este assunto me parece melhor em:
GRAY-SEARLE vol 3 cap 18 Realimentao
MILLMAN-HALKIAS vol 2 cap 13 Amplificadores Realimentados
PEDRONI cap 8 Amplificadores Realimentados

Em circuitos realimentados processos de amostragem (na sada) e de mistura (na
entrada) podem utilizar, ambos, voltagens e correntes.
Mistura de tenso (subtrao) implica conexes em srie de
voltagens na entrada do amplificador (malha). Mistura de
corrente implica uma conexo em derivao (n).
Amostragem de tenso implica uma conexo em derivao de
voltagem de sada (n/paralelo). Amostragem de corrente
implica conexo em srie, tal que a corrente de sada flui
tambm pela rede de amostragem (malha/srie).

As diversas combinaes (mistura/amostragem) formam as topologias bsicas de
realimentao (acompanhe tambm na Figura 20 a seguir):

DERIVAO-DERIVAO (mistura de corrente e amostragem de voltagem)
Transresistncia (R
M
)
Configurao N/PARALELO N/PARALELO
(corrente) (voltagem)
Quantidade de realimentao:
o
V
f
I
r = ( uma condutncia)

DERIVAO-SRIE (mistura de corrente e amostragem de corrente)
Ganho de Corrente (A
I
)
Configurao N/PARALELO MALHA/SRIE
(corrente) (corrente)
UERJ 2014 Eletrnica 4 Pg.24
Quantidade de realimentao:
o
I
f
I
r = ( adimensional)

SRIE-DERIVAO (mistura de voltagem e amostragem de voltagem)
Ganho de Tenso (A
V
)
Configurao MALHA/SRIE N/PARALELO
(voltagem) (voltagem)
Quantidade de realimentao:
o
V
f
V
r = ( adimensional)

SRIE-SRIE (mistura de voltagem e amostragem de corrente)
Transcondutncia (G
M
)
Configurao MALHA/SRIE MALHA/SRIE
(corrente) (voltagem)
Quantidade de realimentao:
o
I
f
V
r = ( uma resistncia)

Figura 20: Topologias de Realimentao

UERJ 2014 Eletrnica 4 Pg.25
5. Alteraes nas Impedncias (entrada e sada)

Impedncia de Entrada

i
I
d
V
IN
Z
i
I
i
V
IN
Z
a
f
A
= =






Figura 21: Entrada - Mistura por Malha;Amostragem por N
( )

+
= + = + =
i
d
IN d d f d i
I
ra V
Z raV V V V V
f
A
1

( ) ra Z Z
a
f
A
IN IN
+ = 1







Figura 22: Entrada - Mistura por N
i
I
d
V
IN
Z
f
I
d
I
i
V
i
I
i
V
IN
Z
a
f
A
=
+
= =
( )
+
= + = + = + =
) 1 (
1
ra I
V
Z como I ra raI I I I I
d
i
IN d d d f d i
f
A

ra
Z
Z
a
f
A
IN
IN
+
=
1



UERJ 2014 Eletrnica 4 Pg.26

Impedncia de Sada

AMOSTRAGEM POR MALHA (de corrente):
(a) MISTURA POR MALHA (de tenso)
O amplificador ser de TRANSADMITNCIA
o
f
d
o
i
o
f
I
V
r
V
I
a
V
I
A = = =
podemos represent-lo da seguinte forma:




Figura 23: Sada- Mistura por Malha
Para calcularmos
f
A
OUT
Z devemos aplicar uma fonte V nos terminais de sada
(V = V
o
) com uma corrente I entrando e calcular
I
V
OUT
Z
f
A
= , matando a fonte
independente de entrada (V
i
= 0).




Figura 24: Matando a Fonte de Entrada

: , ento
r
V
av I rI v
o
d o d
+ = =
( ) ( ) ra r Z
I
V
r
V
ra I
r
V
arI I
o OUT
o o
f
A
+ = = = + + = 1 1



UERJ 2014 Eletrnica 4 Pg.27
Agora, para calcular
A
OUT
Z , devemos matar tambm a realimentao:
( )
o OUT d d o
r Z
I
V
av v rI
A
= = = = = 0 0 0

Concluso: ( ) ra Z Z
A
f
A
OUT OUT
+ = 1

(b) MISTURA POR N (de corrente)
O amplificador ser de CORRENTE
o
f
d
o
i
o
f
I
I
r
i
I
a
I
I
A = = =




Figura 25: Sada Mistura por N

Matando I
i
(I
i
= 0) e aplicando a fonte V nos terminais de sada (V = V
o
; I = -I
o
),
temos:



Figura 26: Matando Corrente de Entrada

d
ai
o
r
V
I =
| | = + = + = = =
o o
o f d
r
V
ra I raI
r
V
I rI rI I i 1
( ) ra r
I
V
Z
o OUT
f
A
+ = = 1

Agora, sem realimentao, devemos fazer:


UERJ 2014 Eletrnica 4 Pg.28
= = = =
A
OUT o d o
Z r
I
V
i rI 0 0
( ) ra Z Z
A
f
A
OUT OUT
+ = 1

Concluso final: Se AMOSTRAGEM POR MALHA (corrente):
( ) ra Z Z
A
f
A
OUT OUT
+ = 1

AMOSTRAGEM POR N (de tenso):
(a) COMPARAO POR MALHA (de tenso)
O amplificador ser de TENSO
o
f
d
o
i
o
f
V
V
r
v
V
a
V
V
A = = =



Figura 27: Sada Amostragem por N,
Comparao por Malha

Matando a fonte independente de entrada (V
i
= 0), teremos:




Figura 28: Matando Entrada
d
av
o
Ir V + =
rV rV v
o d
= =
( )( ) + = rV a Ir V
o

| |
ra
r
Z Ir ra V
o
OUT o
f
A
+
= = +
1
1
sem realimentao, mata-se ( ) 0 0 : = =
d o o
v rV rV


UERJ 2014 Eletrnica 4 Pg.29
o
r
I
V
OUT
Z
f
A
= = , ento:
ra
Z
Z
A
f
A
OUT
OUT
+
=
1


(b) COMPARAO POR N (de corrente)
O amplificador ser de TRANSIMPEDNCIA
o
f
d
o
i
o
f
I
I
r
i
v
a
I
V
A = = =





Figura 29: Sada Amostragem por N, Comparao por N

Matando I
i
(I
i
= 0): rV rV I i
o f d
= = =
| | ( ) + = + rV a I r ra V
o
1
| |
ra
r
I
V
Z I r ra V
o
OUT o
f
A
+
= = = +
1
1

sem realimentao, I
f
= 0:
= = =
o
r
OUT
Z
o
r
I
V
d
i
A
0
ra
Z
Z
A
f
A
OUT
OUT
+
=
1


Concluso final: Se AMOSTRAGEM POR N (de tenso):
ra
Z
Z
A
f
A
OUT
OUT
+
=
1


UERJ 2014 Eletrnica 4 Pg.30
OBS (para todos os casos): Nos clculos NO esto includos os efeitos de R
S
(fonte) e
R
L
(carga)!

Olhando-se estritamente em termos de impedncias de entrada e de sada, o efeito
da realimentao pode ser resumido como na Figura 30:

Figura 30: Realimentao e Impedncia

Concluses

De tudo que analisamos nesta seo fica claro que a topologia de realimentao mais
conveniente a SRIE-DERIVAO (Amplificador de Tenso), pois ela reduz a
impedncia de sada e aumenta a impedncia de entrada, ambas relativas ao
amplificador original de canal direto. importante, no entanto, ter em mente que outros
critrios podero ser valorados em um projeto, de modo que quaisquer das topologias
apresentadas podero ser usadas.

UERJ 2014 Eletrnica 4 Pg.31
Com as topologias bsicas de realimentao, muitas vezes se torna necessrio
definir impedncias de entrada e de sada em termos da transresistncia (
d
i
o
V
M
R = );
ganho de corrente (
d
i
o
I
I
A = ); ganho de tenso (
d
v
o
V
V
A = ); ou transcondutncia (ou
transadmitncia) (
o
I
d
v
M
G = ). Vejamos como faz-lo, via exemplos.

EXEMPLO: Derive a expresso da impedncia de entrada para o amplificador
realimentado em funo da transresistncia R
M
.
SOLUO: Possivelmente em sala de aula. Resposta:
r R
Z
Z
M
in
in
f
+
=
1


EXEMPLO: Derive a expresso da impedncia de sada para o amplificador
realimentado em funo da transcondutncia G
M
.
SOLUO: Possivelmente em sala de aula. Resposta: ( ) r G r Z
M o out
f
+ = 1

EXEMPLO: Na nossa anlise de AMOSTRAGEM POR N e POR MALHA de tenso
conclumos que:
ra
Z
Z
out
out
f
+
=
1

Use agora a topologia SRIE-DERIVAO e considere
o
r
out
Z
V
A a = = ; para
provar esta relao.
SOLUO: Possivelmente em sala de aula.
UERJ 2014 Eletrnica 4 Pg.32

6. Mtodo de Identificao de Topologia
Para mim, as melhores vises de identificao de topologias esto em PEDRONI e
SCHUBERT.
Amplificadores eletrnicos realimentados podem apenas se aproximar do
comportamento idealizado da seo anterior, pois existe sempre alguma interao entre
o amplificador de ganho direto e a rede de realimentao.
A identificao da topologia de realimentao feita atravs da observao da
natureza da interconexo entre a e r. Em termos prticos:
a) MISTURA
a.1) MISTURA DERIVAO (shunt): as possveis conexes da rede de
realimentao no terminal de entrada do primeiro dispositivo ativo no
amplificador (em suma, se o elemento de realimentao est em paralelo com a
entrada):
- na base do BJT para o 1 estgio EC ou CC;
- no emissor do BJT para o 1 estgio CC;
- no gate do FET para SC ou DC, 1 estgio;
- no source do FET para GC,1 estgio.

a.2) MISTURA SRIE: se realimentao em srie com v
be
(ou v
gs
para o FET) e
com o sinal de entrada. Em suma, se o elemento de realimentao est em srie
com a entrada.


b) AMOSTRAGEM
b.1) AMOSTRAGEM DERIVAO: se a quantidade de realimentao cessa
para carga em curto voltagem deve ser amostrada.

b.2) AMOSTRAGEM SRIE: Se a quantidade de realimentao cessa para
coletor (ou dreno) em aberto corrente deve ser amostrada.
UERJ 2014 Eletrnica 4 Pg.33

Para tornar prtica a visualizao vamos identificar as topologias para 5
diferentes circuitos.

EXEMPLO: Identifique a topologia para cada um dos 5 circuitos a seguir (Figura 31 at
Figura 35):
Exemplo 9: Identificao de Topologias (1)
+
v
i
-
MISTURA
DERIVAO
resistor na base
do BJT em EC
+
v
i
-
+
v
i
-
I = 0
cessa
realimentao
no cessa
realimentao
AMOSTRAGEM
DERIVAO

Figura 31: Identificao de Topologias (1)
UERJ 2014 Eletrnica 4 Pg.34
Exemplo 9: Identificao de Topologias (2)
+
v
i
-
MISTURA
DERIVAO
conexo direta base do BJT,
1. estgio, em EC
v
o
+
v
i
-
v
o
i
+
v
i
-
v
o
i = 0
se curtar
no cessa
realimentao
elimina
realimentao
AMOSTRAGEM SRIE

Figura 32: Identificao de Topologias (2)
Exemplo 9: Identificao de Topologias (3)
+
v
i
-
MISTURA
SRIE
v
f
em srie com
entrada e v
be
v
o
ou
emissor BJT,
1o. estgio, EC
v
be
+
v
f
-
+
v
i
-
+
-
+
v
i
-
v
o
v
be
+
v
f
-
+
v
i
-
+
-
i = 0
+
v
i
-
v
o
v
be
+
v
f
-
+
v
i
-
+
-
i
se curtar cessa
realimentao
no elimina
realimentao
AMOSTRAGEM
DERIVAO

Figura 33: Identificao de Topologias (3)
UERJ 2014 Eletrnica 4 Pg.35
Exemplo 9: Identificao de Topologias (4)
+
v
i
-
v
o
v
be
+
v
f
-
+
- +
v
i
-
v
o
MISTURA
SRIE
v
f
em srie com
entrada e v
be
+
v
i
-
v
o
0
0
se curtar
no cessa
realimentao
cessa
realimentao
AMOSTRAGEM
SRIE
i

Figura 34: Identificao de Topologias (4)

Exemplo 9: Identificao de Topologias (5)
+
v
s
-
v
o
v
gs
+
v
f
-
+
-
MISTURA
SRIE
v
f
em srie com
entrada e v
gs
+
v
i
-
+
v
s
-
v
o
+
v
s
-
v
o
se curtar cessa realimentao
no cessa
realimentao
AMOSTRAGEM
DERIVAO
0

Figura 35: Identificao de Topologias (5)

UERJ 2014 Eletrnica 4 Pg.36

EXEMPLO: Identifique a topologia e avalie o valor de r (fator de realimentao).






Figura 36: Identificao de Topologias (6)
SOLUO: Possivelmente em sala de aula.
Resposta:
) // ( 1
1
2 1 2 1
2
R R sC R R
R
V
V
r
o
f
+

+
= =


A seguir, vamos analisar cada uma das topologias usando o mtodo dos
quadripolos ( fortemente indicado que voc faa agora uma boa reviso de quadripolos
vide Anexo B). importante observar que existe um procedimento padro para
qualquer uma das quatro topologias, mas sempre ser possvel em cada uma delas
explorar especificidades.
UERJ 2014 Eletrnica 4 Pg.37

7. Procedimento Padro para Anlise de Circuitos
Realimentados
O procedimento padro para anlise de circuitos eletrnicos realimentados que
usaremos inclui as etapas:

Procedimento padro (circuitos realimentados)
1 - Anlise DC
obter parmetros dos elementos ativos (h
ie
, h
fe
)
2 - Equivalente AC/Particionamento topolgico
separar em mdulos funcionais
identificar topologia
3 - Amplificador direto bsico simplificado
determinando r
4 - Desempenho do circuito simplificado
R
i
, R
o
, a (modelo convencional)
5 - Desempenho do amplificador total
X
M
f
, R
in
, R
out
(relaes de realimentao)
6 - (opcional)
transforma parmetros de desempenho achados em parmetros especificados

Figura 37: Procedimento Padro de Anlise

8. Topologia Derivao - Derivao
As melhores vises de anlise por quadripolos das topologias de realimentao em
eletrnica, para mim, esto em PEDRONI.

Usando o modelo de quadripolos, o procedimento geral inclui:
- depois de identificada a topologia;
- operar para tornar o modelo mais simplificado a partir da relao bsica
de realimentao:

UERJ 2014 Eletrnica 4 Pg.38
ar
a
A
+
=
1
, onde: A o ganho total (circuito realimentado), a o ganho do canal direto
e r a quantidade de realimentao (tambm, s vezes, simbolizado por |).
Topologia Derivao-Derivao
y
ea
G
S
I
S
y
ia
V
0
y
sa
y
da
V
i
G
L
+
V
0
-
y
er
y
ir
V
0
y
sr
y
dr
V
i
I
2
I
0
+
V
i
-
Parmetros y Amplificador de TRANSRESISTNCIA
y
ea
G
S
I
S
y
ia
V
0
y
sa
y
da
V
i
G
L
+
V
0
-
y
er
y
ir
V
0
I
0
y
sr
Equivalente Simplificado
Circuito a
Circuito r
I
f
i
d
s e
da
Y Y
y
a

=
ir
y r =
0
0
=
=
V
i
f
er
V
I
y
0
0
2
=
=
i
V
sr
V
I
y
0
0
=
=
i
V
f
ir
V
I
y
R
M
f

Figura 38: Modelo Derivao-Derivao (modelo y)

Os resultados obtidos vm de:

( ) ( ) ) (entrada
o
V
ir
y
ia
y
i
V
er
y
ea
y
s
G
s
I + + + + =
Y
e

( ) ( ) ) ( 0 sada
o
V
sr
y
sa
y
L
G
i
V
dr
y
da
y + + + + =
Y
s

( )
( )
( )( )
dr
y
da
y
ir
y
ia
y
s
Y
e
Y
s
Y
dr
y
da
y
ir
y
ia
y
e
Y
+ + =
+
+
= A
Como queremos
s
I
o
V
f
A = , ento:
( )
( )
dr
y
da
y
dr
y
da
y
e
Y
V
+ =
+
= A
0
1

UERJ 2014 Eletrnica 4 Pg.39
( )
( )( )
=
+
=
+ +
+
=
A
A
=
ar
a
formato
dr
y
da
y
ir
y
ia
y
s
Y
e
Y
dr
y
da
y
I
V
f
A
s
o
1 (

( )
( )( )
( )
( )
ir
y
ia
y r
s
Y
e
Y
dr
y
da
y
a
s
Y
e
Y
dr
y
da
y
ir
y
ia
y
s
Y
e
Y
dr
y
da
y
+ =
+
=

+ +
+
+
=
1

Podemos empregar algumas aproximaes do modelo (a alternativa, exaustiva,
achar os 8 parmetros de quadripolos!):
- realimentao pela rede r:
ir
y
ia
y <<
- a amplificao pela via direta:
dr
y
da
y >>
- o amplificador bsico unilateral, ou seja, sua admitncia de carga no
afeta sua admitncia de entrada:
s
Y
e
Y
ia
y
da
y <<
Prova:
( )
( )
( )
( )( ) = + + =
+
+
= A
=
+
= A
=
dr
y
da
y
ir
y
ia
y
s
Y
e
Y
s
Y
dr
y
da
y
ir
y
ia
Y
e
Y
i
V
s
Y
s
Y
ir
y
ia
y
s
I
i
V
s
I
ent
Y
0
1

= =
dr
y
ir
y
da
y
ir
y
dr
y
ia
y
da
y
ia
y
s
Y
e
Y

dr
y
ir
y
da
y
ir
y
da
y
ia
y
s
Y
e
Y =
s rede de realimentao


=
1 1
s
Y
da
y
ir
y
s
Y
da
y
ia
y
e
Y
s
Y
da
y
ir
y
da
y
ia
y
s
Y
e
Y
ent
Y
como
da
y
ia
y
s
Y
e
Y
s
Y
da
y
ia
y
e
Y >> >> CQD

Com estas simplificaes:
s
Y
e
Y
da
y
s
Y
e
Y
da
y
A
s
I
o
V

~ =
1
que no formato
ar
a
+ 1
fornece:
ir
y r
s
Y
e
Y
da
y
a =

= ; Estes valores nos levam ao modelo simplificado mostrado na


Figura 38. A idia clara embutida nestes resultados carregar o efeito da rede de
UERJ 2014 Eletrnica 4 Pg.40

realimentao no amplificador bsico direto; calcular os parmetros para o amplificador
direto simplificado e aplicar as relaes gerais para o amplificador realimentado.
OBS: Todas estas simplificaes do modelo sero tambm consideradas nas prximas
anlises de topologias.

Resumo da Topologia Derivao - Derivao
Chamando: A ganho do canal direto; f = fator de realimentao:
Amplificador de Transresistncia (R
Mf
)
Ganho total:
f Af
A 1
1
~
+
Modelo Equivalente
Imp. Entrada:
Af
R
i
+ 1

Imp. Sada:
Af
R
o
+ 1

Figura 40: Circuito Derivao-Derivao

EXEMPLO: Determine ( )
out
R
in
R
V
A D
o
R
i
R r
f
, , , , , , se | = 150 (do transistor).
Exemplo 10: Derivao - Derivao
+
v
S
-
0.5
3.3
16 v
3.9
0.027
v
0
R
out
R
in
| = 150
Determine
r, R
i
, R
o
, D, R
M
f
, A
v
f
, R
in
, R
out

Figura 41: Circuito Derivao-Derivao
SOLUO: Possivelmente em sala de aula.
Respostas: O O O O O 88 . 238 ; 60 ; 71 . 5 ; 86 . 2 ; 485 . 7 ; 788 . 1 ; 4 . 0 ;
3300
1
K K K

UERJ 2014 Eletrnica 4 Pg.41

9. Topologia Derivao - Srie
Usando o modelo por quadripolos- parmetros g (A
I
, amplificador de CORRENTE)
Os resultados indicados na Figura 49 a seguir vm de:
s
I
o
I
ra
a
I
A
f
=
+
=
1

Obtendo do circuito original:


Figura 42: Modelo Derivao-Srie (modelo g)

( ) ( ) ) (entrada
o
I
ir
g
ia
g
i
V
er
g
ea
g
s
G
s
I + + + + =
Y
e

( ) ( ) ) ( 0 sada
o
I
L
R
sr
g
sa
g
i
V
dr
g
da
g + + + + =
R
s

o
I
s
R
i
V
da
g
o
I
ir
g
i
V
e
Y
s
I
+ =
+ =

0

UERJ 2014 Eletrnica 4 Pg.42

da
g
da
g
e
Y
I da
g
ir
g
ia
y
s
R
e
Y
s
R
da
g
ir
g
e
Y
I
o s
= = A + = = A
0
1

ir
g
s
R
e
Y
da
g
s
R
e
Y
da
g
f
A
da
g
ir
g
s
R
e
Y
da
g
I
I
f
A
s
o
|
|
.
|

\
|
+

=
A
A
=
1
, onde o numerador (a)
incorpora parmetros resistivos mais a fonte de sinal (observe que a carga fica FORA
para fazer
o
I
o
V
of
R = ). O modelo simplificado tambm mostrado na Figura 42.
Observe ainda que g
er
obtido com a realimentao aberta na sada; g
sr
a realimentao
com entrada em curto, o mesmo para g
ir
.


Resumo da Topologia Derivao - Srie
Chamando: A ganho do canal direto; f = fator de realimentao:
Amplificador de Corrente (I
Mf
)
Ganho total:
f Af
A
i
i
i
o
1
1
~
+
= Modelo Equivalente
Imp. Entrada:
Af
R
i
+ 1

Imp. Sada: ) 1 ( Af R
o
+

Figura 43: Circuito Derivao-Srie




EXEMPLO: Determine ( )
out
R
in
R
I
A D
o
R
i
R r
ie
h
ie
h
fe
h
f
, , , , , , ,
2
,
1
, se | = 150.
Considere os transistores iguais.
UERJ 2014 Eletrnica 4 Pg.43
+
v
i
-
v
o
Exemplo 11: Derivao - Srie
| = 150
| = 150
R
S
0.5
R
2
82
R
1
10
R
E1
0.47
R
1.2
R
3
1.2
R
E2
0.1
R
C2
1
R
C1
4.4
R
L
2.2
R
out
R
in
Determine
h
fe
, h
ie1
, h
ie2
, r, R
i
, R
o
, D, A
v
f
, R
in
, R
out
12 v

Figura 44: Circuito Derivao-Srie
SOLUO: Possivelmente em sala de aula.
Respostas: O O O O O K K K 1 ; 30 ; 56 . 11 ; 093 . 11 ; ; 314 . 0 ; 0774 . 0 ; 500 ; 3 . 3 ; 150

10. Topologia Srie - Derivao
Usando o modelo por quadripolos - parmetros h (A
V
, amplificador de TENSO)
Os resultados indicados na Figura 45 a seguir vm de:
s
V
o
V
ra
a
V
A
f
=
+
=
1

Obtendo do circuito original:
( ) ( ) ) (entrada
o
V
ir
h
ia
h
i
I
er
h
ea
h
s
R
s
V + + + + =
R
e

( ) ( ) ) ( 0 sada
o
V
sr
h
sa
h
L
G
i
I
dr
h
da
h + + + + =
Y
s


UERJ 2014 Eletrnica 4 Pg.44

Figura 45: Modelo Srie-Derivao (modelo h)

da
h
ir
h
s
Y
e
R
s
Y
da
h
ir
h
e
R
V da
h
da
h
e
R
V
o s
= = A = = A
0
1


( )
ir
h
s
Y
e
R
da
h
s
Y
e
R
da
h
da
h
ir
h
s
Y
e
R
da
h
s
V
o
V
A

=
A
A
=
1

Neste caso, a o termo no numerador e r s mantm h
ir
. Somem h
ia
e h
dr
,
absorvem h
sr
e h
er
na sada e entrada, respectivamente; incorpora R
L
.
O modelo simplificado tambm mostrado na Figura 45. Observe ainda que h
er

obtido com a realimentao em curto na sada; h
sr
a realimentao aberta na entrada e,
finalmente, h
ir
o prprio valor de r.

Resumo da Topologia Srie - Derivao
Chamando: A ganho do canal direto; f = fator de realimentao:
Amplificador de Tenso (A
I Mf
)
UERJ 2014 Eletrnica 4 Pg.45
Ganho total:
f Af
A 1
1
~
+
Modelo Equivalente
Imp. Entrada: ) 1 ( Af R
i
+
Imp. Sada:
Af
R
o
+ 1


Figura 46: Circuito Srie-Derivao

EXEMPLO: Determine ( )
f
V
A
out
R
in
R
of
R
if
R D
V
A
o
R
i
R r , , , , , , , , , se | = 150.
Observe que se trata do mesmo circuito do exemplo anterior, muda apenas a malha de
realimentao.

Exemplo 12: Srie - Derivao
+
v
i
-
v
o
R
out
R
in
12 v
| = 150
| = 150
R
S
0.5
R
2
82
R
1
10
R
E1
0.47
R
1.2
R
3
1.2
R
E2
0.1
R
C2
1
R
C1
4.4
R
L
2.2
Determine
r, R
i
, R
o
, A
v
, D, R
i
f
, R
o
f
, R
in
, R
out
, A
v
f
Compare com resultados do Exemplo 11

Figura 47: Circuito Srie-Derivao
SOLUO: Possivelmente em sala de aula.
Respostas:
46 . 3 ; 013 . 0 ; 86 . 8 ; 013 . 0 ; 053 . 2 ; 811 . 37 ; 131 ; 487 . 0 ; 3 . 54 ; 281 . 0 O O O O O O K K K M K K


UERJ 2014 Eletrnica 4 Pg.46
Para fins de ilustrao, comparemos os resultados o mesmo circuito nas duas
ltimas topologias:
A
Vf
R
i
R
o
D R
if
R
of

SHUNT-
SRIE
420 11.1 28O 1KO
SRIE-
SHUNT
3.46 54.3KO 0.487KO 37.811 8.86KO 0.013KO

Ganho: SHUNT-SRIE 1200% melhor
Impedncia de entrada: SRIE-SHUNT 31000% melhor
Impedncia de sada: SRIE-SHUNT 7500% melhor
Dessensibilidade: SHUNT-SRIE 240% melhor
Ambos insensveis carga
SRIE-SHUNT mais sensvel fonte (compensado pela impedncia maior)



11. Topologia Srie - Srie
Usando o modelo por quadripolos - parmetros z (G
M
, amplificador de
TRANSCONDUTNCIA)
Os resultados indicados na Figura 48 vm de:
s
V
o
I
ra
a
A
M
G
f
=
+
= =
1

UERJ 2014 Eletrnica 4 Pg.47

Figura 48: Modelo Srie-Srie (modelo z)
Obtendo do circuito original:
( ) ( ) ) (entrada
o
I
ir
z
ia
z
i
I
er
z
ea
z
s
R
s
V + + + + =
R
e

( ) ( ) ) ( 0 sada
o
I
sr
z
sa
z
L
R
i
I
dr
z
da
z + + + + =
R
s

da
z
ir
z
s
R
e
R
s
R
da
z
ir
z
e
R
I da
z
da
z
e
R
V
o s
= = A = = A
0
1

( )
ir
z
s
R
e
R
da
z
s
R
e
R
da
z
da
z
ir
z
s
R
e
R
da
z
s
I
s
V
A

=
A
A
=
1
, ou seja, s mantm z
ir
na
realimentao, incorpora z
er
na entrada (srie), incorpora z
sa
na sada (srie), como
tambm mostrado na Figura 48.
O parmetro z
er
obtido com realimentao aberta na sada, o parmetro z
sa

obtido com a realimentao aberta na entrada.

UERJ 2014 Eletrnica 4 Pg.48
Resumo da Topologia Srie - Srie
Chamando: A ganho do canal direto; f = fator de realimentao:
Amplificador de Transcondutncia (G
Mf
)
Ganho total:
f Af
A 1
1
~
+
Modelo Equivalente
Imp. Entrada: ) 1 ( Af R
i
+
Imp. Sada: ) 1 ( Af R
o
+



Figura 49: Circuito Derivao-Derivao

EXEMPLO: Determine ( )
of
R
if
R D
V
A
M
G
o
R
i
R r
ie
h
ie
h
f
, , , , , , , ,
2
,
1
se | = 150.
Exemplo 13: Srie - Srie
+
v
S
-
v
o
12 v
| = 150
R
S
0.5
| = 150
R
12
10
R
11
82
R
22
4.4
R
21
1.2
R
1.2
R
E2
0.1
R
C2
1
R
L
2.2
Determine
h
ie1
, h
ie2
, r, R
i
, R
o
, G
M
, A
v
f
, D, R
i
f
, R
o
f

Figura 50: Circuito Srie-Srie
SOLUO: Possivelmente em sala de aula.
Respostas: O O O O ; 75 . 0 25 ; 73 . 4 ; 287 . 0 ; ; 03 . 0 ; 087 . 0 ; 046 . 0 ; 5 . 3 K K K K

UERJ 2014 Eletrnica 4 i

Anexo A - 1
a
. LISTA
(Assunto: Realimentao)


1.1) (Estabilidade quanto a variaes de parmetros) Um amplificador realimentado
construdo com um amplificador canal direto sujeito a 3% de variao de ganho.
Deseja-se que o amplificador no tenha mais que 0.1% de variao no ganho total
devido a variaes neste elemento. Determine o retorno de diferena
(dessensibilidade) necessria.

1.2) (Estabilidade quanto a variaes de parmetros) Se a = 100, r = 0.09, calcule a
variao no ganho do amplificador realimentado se o amplificador de canal direto
variar 10% considerando:
a) Variaes para pequenos sinais
b) Considere agora variaes para sinais grandes e compare

1.3) (Estabilidade quanto a variaes de parmetros) Um amplificador realimentado
construdo com um amplificador com ganho nominal a = 100 que sujeito a
variaes de 30% no ganho. desejvel que o amplificador realimentado no tenha
mais que 1% de variao no seu ganho total devido a variaes deste elemento.
Determine a retorno de diferena necessrio para isto.

1.4) (Aumento das faixas mdias) Se w
I
e w
S
so respectivamente as freqncias de
corte inferior e superior do amplificador de canal direto, e se w
I
e w
S
so
respectivamente as freqncias de corte inferior e superior do amplificador
realimentado, prove que:
) 1 (
) 1 (
0

r a
w
w e r a w w
I
I s S
+
= + =

1.5) (Aumento das faixas mdias) Se r = , ache w
I
, w
S
, w
I
, w
S
considerando:

UERJ 2014 Eletrnica 4 ii

) 4 )( 1 (
8
) (

=
s s
s
s a

1.6) (Distoro de sinal no linear) Seja um amplificador realimentado com a
caracterstica de transferncia no linear dada na figura abaixo.
a) Calcule sua razo de linearidade a
1
/a
2

b) Introduza um elo de realimentao puramente passivo com r = 0.1 e recalcule
sua razo de linearidade.
Exemplo 3: razo de linearidade
v
i
v
0
a
1
a
2
1
2
3
4
5
6
0.02 0.04


1.7) (Distoro do sinal no linear) Suponha que um estgio amplificador direto
introduz sinal levemente distorcido por 2
o
. harmnico que se apresenta como B
2
na
sada. Coloque uma malha de realimentao e derive B
2MF
, o 2
o
. harmnico com
malha fechada.

1.8) (Exemplo prtico da reduo do zumbido da fonte de realimentao) Analise a
sada quando a chave est na posio (1) sem realimentao, e na posio (2)
com realimentao.
UERJ 2014 Eletrnica 4 iii

Exemplo 5: Reduo de rudo
1
v
0
100O
~
2
4K7
- 5v
2K2
470O
4K7
+
_
2K2
50O
v
r
5v
60 Hz
amplificador de alto
ganho, baixo nvel
A
1

f >> 60 Hz
+
v
i
-
v
1
amplificador de
potncia
A
2


Obs: Por simplicidade, considere v
r
(o rudo!) aplicado na entrada do amplificador.

1.9) (Alterao nas impedncias de entrada e de sada) Demonstre o efeito da
realimentao nas impedncias de entrada e de sada para configuraes de mistura
por n e por malha (derivao e srie), e para configuraes de amostragem por n
e por malha (derivao e srie). Na sua demonstrao no inclua os efeitos da fonte
(R
S
) e da carga (R
L
).

1.10) (Topologias de realimentao) Caracterize as topologias de realimentao:
amplificador de transresistncia, amplificador de corrente, amplificador de tenso
e amplificador de transcondutncia.

1.11) (Topologias de realimentao) Derive a expresso da impedncia de entrada para
o amplificador realimentado em funo da transresistncia R
M
do canal direto.

1.12) (Topologias de realimentao) Derive a expresso da impedncia de sada para o
amplificador realimentado em funo da transcondutncia G
M
do canal direto.

UERJ 2014 Eletrnica 4 iv

1.13) (Topologias de realimentao) Na nossa anlise de AMOSTRAGEM POR N e
AMOSTRAGEM POR MALHA DE TENSO, conclumos que:
| a
R
R
o
of
+
=
1

Use agora a topologia SRIE-DERIVAO e considere a = A
V
; R
o
= r
o
para
provar aquela relao.

1.14) (Alterao nas impedncias de entrada e de sada e Topologias de realimentao)
Determine o ganho de tenso e as impedncias de entrada e de sada de um circuito
com realimentao de tenso em srie, tendo a = -100, R
i
= 10 KO, R
0
= 20 KO
para realimentao de:
a) r = -0,1
b) r = -0,5

1.15) (Estabilidade quanto a variaes de parmetros) Se um amplificador com ganho
de 1000 e realimentao r = -0,1, apresentar uma variao no ganho de 20% devido
temperatura, calcule a variao no ganho dele com realimentao.

1.16) (Circuitos de realimentao) Calcule o ganho com e sem realimentao para o
amplificador FET do circuito abaixo e com os seguintes componentes: R
1
= 80 KO, R
2

= 20 KO, R
0
= 10 KO e g
m
= 4000 S.









1.17) (Circuitos de realimentao) Calcule o ganho do amplificador da figura a seguir
para um ganho do AMP-OP de a = 100000 e resistncias R
1
= 1.8 KO, R
2
= 200 KO.

UERJ 2014 Eletrnica 4 v










1.18) (Circuitos de realimentao) Calcule o ganho de tenso do circuito da figura a
seguir.









1.19) (Circuitos de realimentao) Calcule o ganho de tenso com e sem realimentao
do circuito da figura a seguir com . R
D
= 5.1 KO, R
S
= 1 KO, R
f
= 20 KO e g
m
= 5 mS.












UERJ 2014 Eletrnica 4 vi



Anexo B - Reviso de Quadripolos (aps Schubert)
Amplificadores eletrnicos so um subconjunto da classe de sistemas
comumente identificados como REDES DE DUAS PORTAS. Em redes de duas portas,
sinais so alimentados em um par de terminais, amplificados e/ou modificados pelo
sistema, e finalmente extrados em outro par de terminais. Cada par de terminais
identificado como uma porta: sinais so alimentados em uma porta de entrada e
extrados de uma porta de sada. O modelo e anlise de amplificadores baseados em
transistor, tanto quanto sistemas de realimentao, so bastante simplificados atravs do
uso dos princpios de redes de duas portas.






Figura B-1: Rede de Duas Portas

Os itens de interesse numa rede eletrnica de duas portas so as relaes entre
voltagens e correntes de portas de entrada e porta de sada. Existem algumas restries:

A rede deve ser linear e invariante no tempo.

Conexes externas podem ser feitas apenas s portas terminais, nenhuma
conexo pode ser feita a qualquer n interno da porta.

Toda corrente entrando em um terminal de uma porta deve sair por outro
terminal daquela porta.

Fontes e cargas devem ser conectadas diretamente atravs dos dois terminais de
uma porta.

Dado o comportamento altamente no linear dos transistores, pode parecer pouco
usual tentar usar anlise de rede de duas portas para descrever sistemas a transistor.
possvel, todavia, sob condies de pequenos sinais, modelar sistemas no lineares
adequadamente como sistemas incrementalmente lineares. dentro das regies de
operao linear que a anlise de duas portas oferece uma tcnica particularmente til
para modelagem de sistemas eletrnicos.
UERJ 2014 Eletrnica 4 vii

Dispositivos de trs terminais, como o transistor, tambm podem ser modelados
usando tcnicas de duas portas. Um terminal selecionado como um terminal comum:
este terminal estendido a ambas portas e torna-se a referncia (negativo) para cada
porta.
Existem seis conjuntos bsicos de parmetros descritivos equivalentes a toda rede de
duas portas:
1. Parmetros IMPEDNCIA (parmetros z): voltagens de porta em termos de
correntes de porta;
2. Parmetros ADMITNCIA (parmetros y): correntes de porta em termos de
voltagens de porta;
3. Parmetros HBRIDOS (parmetros h): voltagem de entrada e corrente de
sada em termos de corrente de entrada e voltagem de sada;
4. Parmetros HBRIDOS (parmetros g): corrente de entrada e voltagem de
sada em termos de voltagem de entrada e corrente de sada;
5. Parmetros de TRANSMISSO (parmetros ABCD): corrente de entrada e
voltagem de entrada em termos de corrente e voltagem de sada;
6. Parmetros de TRANSMISSO (parmetros ABCD): corrente de sada e
voltagem de sada em termos de corrente e voltagem de entrada.
Os quatros primeiros destes conjuntos so de particular interesse no estudo de
sistemas de realimentao eletrnico, conjuntos 3 e 4. (parmetros hbridos) so usados
na descrio de transistores, os dois ltimos conjuntos (5 e 6) so particularmente teis
no estudo de sistemas de transmisso em comunicaes. Segue uma breve descrio dos
quatro primeiros conjuntos de parmetros de duas portas.

Parmetros Impedncia (parmetros z)
As variveis independentes para este conjunto de parmetros so as correntes de
porta e as variveis dependentes so as voltagens de portas. Observe que voltagem
como funo de corrente uma impedncia. mais comum escrever as equaes na
forma matricial:
(

=
(

2
1
22 21
12 11
2
1
I
I
z z
z z
V
V


UERJ 2014 Eletrnica 4 viii


Os parmetros {z
ij
} so chamados parmetros impedncia (ou z) da rede. Para
uma rede linear e tempo invariante, os parmetros z podem ser obtidos fazendo os testes
simples na rede:
0 = =
=
j k
I
j
I
i
V
ij
z

Para um sistema no linear que est operando em uma regio de linearidade, a
definio :
cte j k
I
j
I
i
V
ij
z
= =
c
c
=

onde o valor constante I
k
tomado perto do ponto mdio da linearidade. Se o ponto
quiescente (entrada zero) existe, a constante I
k
escolhida como o valor quiescente.

EXEMPLO: Determine os parmetros para a rede de duas portas:







Figura B-2: Quadripolos - resistivo
SOLUO:
Os parmetros Z so definidos para este sistema linear como
parmetros de circuito aberto: uma das correntes sempre
zero. Corrente zero implica um circuito aberto no caminho
apropriado. Assim:

z
11
= 1 + 4 = 5 O (corrente zero no resistor 6 O)

z
12
= 4 O (nenhuma queda de voltagem no resistor 1 O)

z
21
= 4 O (nenhuma queda de voltagem no resistor 6 O)

z
22
= 6 + 4 = 10 O (corrente zero no resistor 1 O)


UERJ 2014 Eletrnica 4 ix


Parmetros Admitncia (parmetros y)
Parmetros admitncia so definidos com as variveis independentes voltagens
de porta e as variveis dependentes correntes de portas: corrente como funo de
voltagem unidade de admitncia. As equaes dos parmetros-y so:
(

=
(

2
1
22 21
12 11
2
1
V
V
y y
y y
I
I


Os parmetros podem ser determinados pelos testes:
0 = =
=
j k
I
j
V
i
I
ij
y ou
cte j k
V
j
V
i
I
ij
y
= =
c
c
=

Em um sistema linear o teste para achar parmetros-y indica que uma voltagem
deve ser zero, assim, os parmetros so geralmente chamados parmetros de admitncia
em curto circuito.

EXEMPLO: Determine os parmetros-y para a rede mostrada usando tcnicas padro de
fasor, i. e., ache Y(s).







Figura B-3: Quadripolos - reativo

SOLUO:
Pode ser visto que esta rede um sistema linear. Ambas
tcnicas - duas portas e fasor - so apropriadas para tal
sistema. O fasor impedncia equivalente do indutor e do
capacitor so:

s
C
Z s
L
Z
1000
018 . 0 = =

Os testes dos parmetros-y para um sistema linear so
dados por:
0 = =
=
j k
V
i
V
i
I
ij
y

UERJ 2014 Eletrnica 4 x

Portanto, para resolver y
11
e y
21
, os terminais de sada
devem ser curto-circuitados (V
2
= 0). Uma equao de loop
pode ser escrita no loop esquerdo remanescente:

V
1
22 I
1
0.018s I
1
5 I
1
= 0 ,

o que leva a:
s
V
V
I
y
018 . 0 27
1
1
1
11
0 2
+
= =
=


Como o capacitor foi curto-circuitado ao fazer V
2
= 0,
uma equao de malha pode ser escrita na malha remanescente
da direita:

5 I
1
+ 47 I
2
= 0 I
2
= -0.1064 I
1


e
s
V
V
I
y
1692 . 0 253
1
1
2
21
0 2
+

= =
=



Os outros dois parmetros, y
12
e y
22
, so obtidos
curtando o terminal de entrada (V
1
= 0). Um loop na malha
esquerda desta configurao produz:

22 I
1
+ 0.018 s I
1
+ 5 I
1
= 0 I
1
= 0

Obviamente:

0
2
1
12
0 1
= =
=
V
V
I
y

Com I
1
= 0, a corrente I
2
a soma de correntes em 47 O
e no capacitor (a fonte de voltagem independente tem valor
zero).

s y y
V
V
I
y
mF
001 . 0 02128 . 0
2
2
22
1 47
0 1
+ = + = =
O
=


A matriz de parmetros-y dada ento por:

UERJ 2014 Eletrnica 4 xi

(
(
(

+
+

+
=
s
s
s
s Y
001 . 0 02128 . 0
1692 . 0 253
1
0
018 . 0 27
1
) (


Parmetros Hbridos (parmetros h)
As variveis independentes so voltagem de entrada e corrente de sada; as
variveis dependentes so corrente de entrada e voltagem de sada:
(

=
(

2
1
22 21
12 11
2
1
V
I
h h
h h
I
V


Note que estes parmetros, diferente de parmetros z e y, no tem todos as
mesmas dimenses. h
11
a impedncia da porta de entrada; h
12
uma razo de
voltagens (entrada sobre sada) adimensional; h
21
uma razo adimensional de
correntes (sada sobre entrada); h
22
admitncia da porta de sada.
Os parmetros podem ser determinados pelos seguintes testes:
0 2
1
1
11
=
=
V
I
V
h
0 1
2
1
12
=
=
I
V
V
h
0 2
1
2
21
=
=
V
I
I
h
0 1
2
2
22
=
=
I
V
I
h


cte
V
I
V
h
=
c
c
=
2
1
1
11

cte
I
V
V
h
=
c
c
=
1
2
1
12

cte
V
I
I
h
=
c
c
=
2
1
2
21

cte
I
V
I
h
=
c
c
=
1
2
2
22



Parmetros Hbridos (parmetros g)
As variveis independentes so a corrente de entrada e a voltagem de sada; as
variveis dependentes so a voltagem de entrada e a corrente de sada.

(

=
(

2
1
22 21
12 11
2
1
I
V
g g
g g
V
I


Note que estes parmetros, como os parmetros h, no tm todos as mesmas
dimenses. Cada um deles diferente: g
11
a admitncia da porta de entrada; g
12
uma
UERJ 2014 Eletrnica 4 xii


razo de correntes adimensional (entrada sobre sada); g
21
uma razo de voltagens
adimensional (sada sobre entrada); e g
22
a impedncia da porta de sada.
Os parmetros podem ser determinados pelos testes:

0 2
1
1
11
=
=
I
V
I
g
0 1
2
1
12
=
=
V
I
I
g
0 2
1
2
21
=
=
I
V
V
g
0 1
2
2
22
=
=
V
I
V
g


cte
I
V
I
g
=
c
c
=
2
1
1
11

cte
V
I
I
g
=
c
c
=
1
2
1
12

cte
I
V
V
g
=
c
c
=
2
1
2
21

cte
V
I
V
g
=
c
c
=
1
2
2
22



EXEMPLO: Uma rede de duas portas tem os seguintes parmetros-g:

g
11
= 0.025 mho g
12
= 47 mA/A

g
21
= 14 V/V g
22
= 270 O

Determine uma representao circuito equivalente da rede duas portas.

SOLUO:
A matriz de equaes para a representao parmetros-g
de uma rede duas portas pode ser escrita como duas equaes
separadas:

I
1
= g
11
V
1
+ g
12
I
2
V
2
= g
21
I
1
+ g
22
I
2



A equao para I
1
revela que duas correntes devem ser
somadas juntas para fazer a corrente da porta de entrada.
Ela emana de uma admitncia e uma fonte de corrente
controlada a corrente: elas devem ser conectadas como fonte
Norton. A equao para V
2
implica que duas voltagens devem
ser somadas juntas. Os elementos so uma impedncia e uma
fonte de voltagem controlada a voltagem. Eles esto
conectados maneira Thevenin.






Figura B-4: Circuito Equivalente

UERJ 2014 Eletrnica 4 xiii



Resumo de Quadripolos
(Com vistas rede de realimentao)

Mapeamento (*):
p
11
p
er
parmetro de entrada da realimentao
p
12
p
ir
parmetro inverso de realimentao
p
21
p
dr
parmetro direto de realimentao
p
22
p
sr
parmetro de sada da realimentao
(*) as letras p so substitudas pelas letras z, y, h e g, conforme o tipo de
parmetros de realimentao (impedncia, admitncia, hbridos)





Figura B-5: Modelo para Quadripolos

1- Parmetros z: Amplificador de TRANSCONDUTNCIA (G
M
)

(

=
(

o
I
I
sr
z
dr
z
ir
z
er
z
o
V
f
V
1
V
f
= z
er
I
1
+ z
ir
I
o

V
o
= z
dr
I
1
+ z
sr
I
o

z
er
, z
ir
, z
dr
, z
sr
= todos impedncias






Figura B-6: Amplificador de Transcondutncia

0
1
=
=
o
I
I
f
V
er
z (sada aberta)

0
1
=
=
I
Io
f
V
ir
z (entrada aberta)

0
1
=
=
I
o
I
o
V
sr
z (entrada aberta)
UERJ 2014 Eletrnica 4 xiv



2- Parmetros y: Amplificador de TRANSRESISTNCIA (R
M
)


(

=
(

o
V
V
sr
y
dr
y
ir
y
er
y
o
I
f
I
1
I
f
= y
er
V
1
+ y
ir
V
o

I
o
= y
dr
V
1
+ y
sr
V
o

y
er
, y
ir
, y
dr
, y
sr
= todos admitncias






Figura B-7: Amplificador de Transresistncia

0
1
=
=
o
V
V
f
I
er
y (sada em curto)

0
1
=
=
V
Vo
f
I
ir
y (entrada em curto)

0
1
=
=
V
o
V
o
I
sr
y (entrada em curto)

3- Parmetros h: Amplificador de TENSO (A
V
)


(

=
(

o
V
I
sr
h
dr
h
ir
h
er
h
o
I
f
V
1
V
f
= h
er
I
1
+ h
ir
V
o

I
o
= h
dr
I
1
+ h
sr
V
o

h
er
= impedncia
h
ir
, h
dr
= adimensionais
h
sr
= admitncia







Figura B-8: Amplificador de Tenso
UERJ 2014 Eletrnica 4 xv



0
1
=
=
o
V
I
f
V
er
h (sada em curto)

0
1
=
=
I
Vo
f
V
ir
h (entrada em aberto)

0
1
=
=
I
o
V
o
I
sr
h (entrada em aberto)



4- Parmetros g: Amplificador deCORRENTE (A
I
)


(

=
(

o
I
V
sr
g
dr
g
ir
g
er
g
o
V
f
I
1
I
f
= g
er
V
1
+ g
ir
I
o

V
o
= g
dr
V
1
+ g
sr
I
o
onde:
g
er
= admitncia
g
ir
, g
dr
= adimensionais
g
sr
= impedncia






Figura B-9: Amplificador de Corrente

0
1
=
=
o
I
V
f
I
er
g (sada em aberto)

0
1
=
=
V
Io
f
I
ir
g (entrada em curto)

0
1
=
=
V
o
I
o
V
sr
g (entrada em curto)