Dispositivos Lgicos Programables Complejos (CPLD)

Un CPLD es un dispositivo lgico programable comple o (Complex Programmable Logic Device) Son circuitos programables construidos con base en arreglos de blo!ues lgicos "L#$s% Cada L#$ contiene un con unto de &acro celdas Con cada macro celda se puede reali'ar una (uncin lgica independiente Los L#$s se conectan entre si a trav)s de un arreglo de intercone*iones programable +s posible reali'ar sistemas con ma,or comple idad

JJVS-09

Dispositivos Lgicos Programables Complejos (CPLD)

&.ltiples PLDs pueden ser combinados en un integrado usando estructuras de intercone*in programables/ +sos PLDs son llamados CPLDs/

ALTERA MAX 7000

JJVS-09

CPLDs de Altera

&#1 20003 MAX 70003 , &#1 9000

4 El dispositivo puede ser considerado como un arreglo de SPLDs. 4 Existen en tecnologa EPROM y EEPROM. 4 Se programan en el circuito.

JJVS-09

CPLD &#1 6000

Cada L#$ consiste de dos con utos de 7 macroceldas/ Cada macrocelda es como un comple o SPLD3 !ue comprende un con unto de t)rminos de productos programables !ue alimentan una compuerta 89 , un (lip-(lop "D3J:3; o S9%/ ;odo el dispositivo se considera como un arreglo de SPLDs/
JJVS-09 5

CPLD &#1 6000

Las entradas a la macrocelda son variables3 las entradas de la 89 puede recibir 2 t)rminos de la macrocelda 3 adem<s =asta de 12 de otras macroceldas/ La salida 89 puede ser con(igurable/

JJVS-09

CPLDs de AMD (Advance Micro Devices)

+*isten diversas categor?as &atc= 1-2/ La &-1 utili'a P#Ls --v1>/ La &-5 utili'a de > a 1> P#Ls "-:-2: comp%/
JJVS-09 >

Match

de AMD

+*isten - di(erencias con un P#L@1/e*iste un colocador de productos entre la #AD , las macroceldas/ -/ Ba, una matri' de conmutacin entre las 89 , las terminales de +CS/ # di(erencia de los P#L3 las salidas 89 son con(igurables a di(erencia de los P#L/
JJVS-09 6

CPLDs de Lattice

Su primera generacin de CPLDs3 son las pLSD e ispLSD "programables en el circuito% de la serie 1000 "rango de 1-00 a 5000 compuertas%3 retardo de 10ns/ Serie -0003 rango de >00--000 compuertas3 la cual tiene m<s macroceldas por terminales de entradaCsalida , menor velocidad de retardo !ue la serie 1000 "2/2ns%/ +l estado del arte de en cuanto a velocidad/ La serie 0000 representa los CPLDs m<s grandes con =asta 2000 compuertas , retardos de 10-12ns/ Se compara a la &ac= 5 de #&D/ 8(rece otras caracter?sticas me oradas3 como el JTAG boundary scan/
JJVS-09 7

!str"ct"ra general pL#$ o ispL#$ de Lattice

JJVS-09

C%press &LA#'(70 CPLDs

Eamilia

similares a las de #&D , Lattice/ Se basa en tecnolog?a EL#SB , ++P98&3 o(rece retardos de terminal a terminal de 7/2 a 12 ns/ La Elas=0603 Ao se programan Fen el circuitoG/ Proporcionan m<s entradasCsalidas !ue sus competidores/ Los dispositvo pe!ueHos tienen 0macroceldas "grandes@-2>% , 0entradasCsalidas "grandes@-2>%/
JJVS-09 10

Ar)"itect"ra del CPLD de C%press &LA#'(70

JJVS-09

11

Xilin* XC7000 CPLD

+iene dos ,amilias- XC7000 % XC./000 #eries 7100 % 7(000

Cuentan con capacidad de >00 a 1200 compuertas/ 9etardos de -2 ns/ Cada CD consiste de una coleccin de blo!ues compuesto de 9 macroceldas/ La serie 6-00 inclu,e dos compuertas 89 , cada una de ellas es entrada a una #LU de dos bits/ La #LU genera cual!uier (uncin !ue se conecta a un (lip-(lop con(igurable/ La serie 6000 es una versin me orada de la 6-003 o(reciendo ma,or capacidad "0000 compuertas% , alta velocidad/ Basta >-00 compuertas , retardos de 2 ns/
1-

XC./00

JJVS-09

Altera CPLD &LA#'logic

JJVS-09

10

Arreglos $C+ P!!L

Celda lgica

JJVS-09

15

Aplicaciones de CPLDs
Controladores

de video Controladores L#A Controladores U#9; Control de memorias cac=e

JJVS-09

12