EPUSP PCS 2021/2308/2355 Laboratrio Digital

Voltmetro Digital (2011) 1

RESUMO
Esta experincia tem o objetivo de apresentar o processo de converso de sinais analgicos para valores
digitais. Para isto so apresentadas algumas tcnicas de converso analgico-digital e a parte
experimental compreende o projeto de um circuito com funo de voltmetro digital com um conversor de
tenses analgicas para uma representao digital de 3 bits.
1. PARTE TERICA
1.1. Introduo
Diversas grandezas fsicas com as quais lidamos so grandezas analgicas por natureza. Tais grandezas,
como temperatura, presso, velocidade, etc., so representadas por valores contnuos, sendo que para
poderem ser processadas por sistemas digitais precisam ser convertidas para uma cadeia de bits. Esta
converso conhecida como Converso Analgico-Digital (A/D). De forma similar, para que os
sistemas digitais possam controlar variveis analgicas torna-se necessria a decodificao de uma
cadeia de bits em uma grandeza que possa assumir uma gama contnua de valores e no apenas os
nveis lgicos 0 e 1. Esta converso conhecida como Converso Digital-Analgico (D/A).
Os equipamentos que convertem grandezas fsicas em sinais eltricos e vice-versa so chamados
transdutores. Por exemplo, temperaturas, velocidades, posies so transformadas em correntes ou
tenses proporcionais. Como exemplo de transdutor pode-se citar o termistor, que muda o valor de sua
resistncia conforme a temperatura a que estiver submetido.
A figura 1.1 apresenta o ciclo completo de processamento de uma grandeza fsica, envolvendo:
- A converso inicial do sinal oriundo do processo fsico, atravs da passagem por um Transdutor,
criando o sinal analgico convertido;
- O condicionamento desse sinal (se necessrio), por meio de um Condicionador de Sinal,
gerando o sinal analgico condicionado;
- A converso do sinal por um Conversor A/D, resultando no sinal digitalizado;
- O processamento do sinal pelo Sistema Digital;
- A converso do sinal digital presente na sada do Sistema Digital, por um Conversor D/A;
- O condicionamento desse sinal (se necessrio), por meio de um Condicionador de Sinal,
gerando o sinal analgico condicionado; e
- A converso final do sinal, atravs da passagem por um outro Transdutor, gerando um sinal que
pode ser utilizado novamente pelo processo fsico.
Anteriormente, o processamento dos sinais analgicos era desempenhado, em sua maioria, por sistemas
exclusivamente analgicos, baseados em circuitos integradores, somadores, etc. Com o desenvolvimento
dos sistemas digitais, no que diz respeito confiabilidade e custo, atualmente, estes passaram a ocupar
espaos antes exclusivos de sistemas analgicos.
Os sistemas digitais apresentam maior flexibilidade e facilidade de depurao. Entretanto um ponto
crtico a interface entre os circuitos digitais e os circuitos analgicos. Assim, deve-se ter os cuidados
necessrios no projeto destas interfaces uma vez que elas tambm determinam a preciso, rapidez de
resposta e confiabilidade no processamento digital de informaes.
VOLTMETRO DIGITAL

J.R.A./2001 (reviso)
E.T.M./2004 (reviso)
K.H. e E.T.M./2005 (reviso)
E.T.M./2010 (reviso)
E.T.M./2011 (reviso)


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 2
Trans
dutor
Sinal de
Processo
Fsico
Sinal
Analgico
Convertido
Condicionador
de Sinal
Sinal
Analgico
Condicionado
A
D
Conversor
Sinal
Digital
Sistema
Digital
D
A
Conversor
Sinal
Analgico
Sinal
Analgico
Condicionado
Condicionador
de Sinal
Sinal
Digital
Trans
dutor
Sinal de
Processo
Fsico

Figura 1.1 - Etapas de Tratamento de Grandeza Fsicas por um Sistema Digital.
1.2. Tcnicas de Converso A/D
Existem vrias tcnicas de converso Analgico-Digital, em funo da preciso desejada e do tempo
mximo aceitvel para se realizar esta converso.
a) Codificao Paralela
Uma forma simples de se visualizar este mtodo de converso atravs de um conjunto de
comparadores de tenso conectados de maneira paralela com o sinal a ser codificado. Cada comparador
possui na entrada de referncia uma frao da tenso mxima a ser convertida. medida que a tenso
de entrada for aumentando, os comparadores indicariam, progressivamente, que o valor de entrada
excedeu a referncia. As sadas de todos os comparadores entram em um codificador de prioridade, que
indica, em sua sada, o valor binrio correspondente entrada mais prioritria que estiver ativa. A figura
1.2 apresenta esse tipo de conversor.

Figura 1.2 - Conversor A/D de 2 bits.
O conversor da figura 1.2 fornece indicao de que a tenso de entrada est situada a 1/4.V
ref
, 2/4.V
ref
,
3/4.V
ref
e V
ref
. Variando-se o valor de V
ref
, pode-se alterar a escala de medio de V
entrada
. A resoluo
deste conversor de apenas 2 bits. Para se ter uma resoluo de 8 bits so necessrios 256
comparadores. Como se pode notar a complexidade do conversor aumenta razo 2
n
, onde n o
nmero de bits desejado como resoluo. Uma das grandes vantagens deste mtodo a sua rapidez na
converso, uma vez que s est limitada pela velocidade do comparador e do codificador de prioridade.
I2
I1
I0
I3
SADA DIGITALIZADA
COMPARADOR
A0
A1
R
R
R
Ventrada
Vref
R
-
-
-
-
-
-
-
I2
I1
I0
I3
SADA DIGITALIZADA
COMPARADOR
A0
A1
R
R
R
Ventrada
Vref
R
-
-
-
-
-
-
-


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 3
b) Contador-Gerador de Rampa
Este tipo de conversor, apresentado na figura 1.3, utiliza apenas um circuito comparador, sendo que a
resoluo desejada obtida atravs de um gerador de rampa incremental (degrau). A quantidade de
degraus define a maior ou menor resoluo do conversor.
O circuito baseia-se na comparao do sinal de entrada com um outro de referncia o qual
incrementado at que o sinal de referncia seja maior ou igual ao de entrada. Neste momento o nmero
de incrementos no sinal de referncia traduz o valor digitalizado do sinal de entrada. Aps cada intervalo
de comparao, os circuitos devem ser reposicionados para permitir uma nova comparao.

Figura 1.3 - Conversor A/D Contador - Gerador de Rampa.
A resoluo obtida neste circuito s depende do nmero de degraus do gerador de rampa. Porm um
nmero muito grande de incrementos torna o sistema lento para sinais de entrada que variam
rapidamente, alm do fato que o tempo de comparao no pode ser predefinido. No pior caso, com
tenso mxima na entrada, o gerador de rampa dever executar (2
n
-1) incrementos, antes de identificar
o valor na entrada (sendo n a resoluo em bits).
Uma variante deste mtodo consiste em se substituir a rampa incremental (degrau) por uma rampa
analgica (onda triangular), porm a preciso do circuito fica fortemente dependente da linearidade da
rampa gerada.
c) Aproximaes Sucessivas
O mtodo de aproximaes sucessivas semelhante ao do Contador-Gerador de Rampa, exceto que a
forma de busca do valor que mais se aproxima da tenso de entrada otimizada e mais rpida. Em lugar
de um contador de incrementos comeando em 0, tem-se um Registrador de Aproximaes Sucessivas -
RAS (figura 1.4), que inicia pelo seu bit mais significativo em 1. Se a sada do comparador indicar que
Ventrada ainda maior que Vref gerado, ento este bit permanece em 1, caso contrrio o bit colocado
em 0. Em seguida o registrador coloca o seu prximo bit mais significativo em 1 e repete o teste. Aps
sucessivos testes com os bits subsequentes o registrador conter o valor binrio do sinal na entrada. O
Registrador de Aproximaes Sucessivas, nada mais faz do que implementar uma busca binria.

Figura 1.4 - Conversor D/A de Aproximaes Sucessivas.
Vref
COMPARADOR
S
R
CONTROLE
INCIO
Q
Ventrada
PARA O CONTADOR
DE DEGRAUS
CLOCK
CLOCK
DADO PRONTO
RAS
CONVERSOR
D/A
Vref
Ventrada
COMPARADOR
LATCH VALOR DIGITALIZADO


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 4
A principal vantagem deste mtodo a sua maior rapidez de converso, em relao ao mtodo do
contador, uma vez que em n ciclos de clock a unidade RAS tem condies de apresentar o valor
digitalizado em n bits.
1.3. Amplificadores Operacionais
Normalmente, os circuitos conversores A/D e D/A usam amplificadores operacionais para realizar o
condicionamento dos sinais de entrada/sada ao mesmo tempo em que realizam a funo de comparador.
Os amplificadores operacionais possuem trs caractersticas que os tornam quase ideais:
- alta impedncia de entrada;
- alto ganho em tenso;
- baixa impedncia de sada.

A figura 1.5 apresenta o esquema bsico de utilizao, em circuitos digitais, de um amplificador
operacional.


Figura 1.5 - Esquema Bsico de um Amplificador Operacional.

As condies bsicas de utilizao de amplificadores operacionais so:
a) A impedncia vista entre as entradas (-) e (+) praticamente infinita I1 ~ I2 ~ 0
b) A entrada (-) est praticamente no mesmo potencial que a entrada (+)
c) A corrente atravs do resistor R1 pode ser aproximada por:
R1
V V
I
ref entrada
R1

=
d) I
R1
= I
R2

e) V
saida
= - (R2 . I
R2
) + V
ref

f) Ganho em tenso:
R1
R2
I R1
I R2
I R1
I R2
V V
V V
G
R1
R1
R1
R2
ref entrada
ref sada

=

=

Para que o amplificador operacional possa funcionar como comparador basta que ele possua um ganho
alto (em torno de 1000) e que a tenso de referncia seja colocada na entrada (+). Enquanto a tenso
de entrada estiver acima da tenso de referncia a sada do operacional estar no nvel lgico 0. Assim
que a tenso de entrada se tornar um pouco inferior de referncia a tenso de sada ser amplificada
pelo valor do ganho do circuito, atingindo o limite de saturao do amplificador. Neste caso a sada do
amplificador ir para o nvel lgico 1.
-
+
-
Vref
Ventrada
R1
I
R1
I
2
=0
I
1
=0
+5V
Vsada -
R2
I
R2


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 5
Apesar de os amplificadores operacionais serem construdos para trabalharem com os sinais analgicos, o
seu uso como condicionador de sinais em sistemas digitais bastante comum, pois alm das
caractersticas j mencionadas, podem executar o chaveamento entre o estado cortado (0) e saturado
(1), de forma compatvel com os circuitos puramente digitais. Dentro destas caractersticas de
chaveamento, o parmetro slew-rate torna-se bastante importante para a determinao da freqncia
mxima de operao. O slew-rate pode ser descrito como o tempo mnimo em que o amplificador
responde a um degrau de tenso em sua entrada. Este tempo tomado entre 10% e 90% do degrau na
sada. Sua unidade expressa em volts por segundo.
1.4. Portas Analgicas e Circuitos CMOS
A famlia de circuitos integrados CMOS se utiliza de um tipo diferente de transistor em relao famlia
TTL (NPN e PNP). A famlia CMOS utiliza os transistores MOSFET (metal oxide semiconductor, field -
effect transistors) sob a forma de pares complementares (tipo - N e tipo - P). Os circuitos CMOS
proporcionam praticamente todas as funes disponveis na famlia TTL, acrescidos de algumas funes
especiais no disponveis nos circuitos TTL. As famlias de componentes CMOS so descritas a seguir:

- Srie 40XX: srie original da famlia MOS, tornou-se popular devido a seu baixo consumo
(circuitos a bateria), alimentao pode variar entre + 3 e + 15 V, possui alta imunidade a rudos
(nvel 1 > 2/3.V
cc
e nvel 0 s 1/3.V
cc
). Apresenta o inconveniente de ser mais lenta que a famlia
TTL.
- Srie 40HXX: srie mais rpida que a 4000 porm mais lenta que a srie LS da famlia TTL.
- Srie 74CXX: projetada para ser compatvel pino-a-pino com a famlia TTL. Possui menor
consumo que a famlia TTL porm ainda mais lenta.
- Srie 74HCXX: srie mais rpida que a 74CXX e equivalente srie LS da famlia TTL.
Consome menos potncia.
- Srie 74HCTXX: srie com tenso compatvel com a famlia TTL.

Uma caracterstica importante da famlia CMOS que em alguns circuitos, pelas suas caractersticas
construtivas, proporcionam uma baixa impedncia entre dreno e fonte quando o circuito est habilitado e
uma alta impedncia na situao oposta. Desta forma estes circuitos so empregados como chaves
analgicas, conforme figura 1.6, comandadas por sinais digitais. Estes circuitos de chaves analgicas
transferem para a sada o nvel de tenso presente na entrada, desde que esta esteja habilitada.
Figura 1.6. - Esquema Funcional de Chave Analgica.
SELEO
ENDEREOS
SADA ANALGICA
I0
I1
I2
I3
ENTRADAS
ANALGICA
CHAVE ANALGICA
SELEO
ENDEREOS
SADA ANALGICA
I0
I1
I2
I3
ENTRADAS
ANALGICA
CHAVE ANALGICA


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 6
a) Interface TTL - CMOS
Quando se conecta uma sada TTL em uma entrada CMOS, assumindo que os dois circuitos tenham o
mesmo nvel de alimentao (5 Vcc), pode ocorrer um possvel problema na interpretao do nvel 1
gerado pelo circuito TTL. Segundo a especificao da famlia TTL, o nvel lgico 1 vlido a partir de
2,4V enquanto que para a famlia CMOS este nvel s garantidamente detectado a partir de 2/3.Vcc.
Para garantir que a conexo TTL-CMOS opere convenientemente recomendvel a colocao de um
resistor de pull-upna linha de ligao. Este resistor garantir os nveis de tenso adequados tanto para
o nvel lgico 0 quanto para o nvel 1.

b) Interface CMOS - TTL
A ligao de uma sada CMOS a uma entrada TTL no apresenta dificuldades do ponto de vista de nveis
de tenso, tanto em nvel 0quanto em nvel 1. O problema pode surgir com alguns componentes TTL
forneam uma corrente maior que o circuito CMOS pode absorver quando em nvel 0. O mesmo
problema surge quando se conecta mais de uma entrada TTL a uma sada CMOS. Para atender a estes
casos de interface pode ser usado um buffer CMOS com capacidade de corrente maior (por exemplo
4050B).


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 7
2. PARTE EXPERIMENTAL
A parte experimental compreende o projeto de um voltmetro digital, com um conversor de tenses
analgicas para uma representao digital de 3 bits.
2.1. Especificao do Projeto
O projeto do voltmetro digital deve usar um sistema de converso analgico-digital baseado no mtodo
de contador-gerador de rampa, conforme o diagrama em blocos da Figura 2.1 e a carta de tempos da
Figura 2.2. O conversor deve ter uma resoluo de 3 bits e o resultado da converso deve ser
automaticamente apresentado em dois displays do painel de montagem. O ciclo de converso ativado
pelo acionamento de um boto (/INCIO). A tenso de entrada do voltmetro digital (V
entrada
) deve estar
no intervalo de 0 a 4 Volts.

Figura 2.1 - Diagrama em Blocos do Voltmetro Digital, com o mtodo
Contador-Gerador de Rampa.


Figura 2.2 - Carta de Tempos do Voltmetro Digital.
GERADOR
CONTADOR
LGICA
DE
BLOQUEIO
LGICA DE
SADA
GERADOR DE RAMPA
/INCIO
Contador
de Pulsos
V
ref
V
entrada
LGICA
DE
BLOQUEIO
DISPLAY
GERADOR DE RAMPA
Contador
de Pulsos
COMPARADOR
Ventrada
Vref
GERADOR
Contador
de Pulsos
/ INCIO


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 8
A sada a ser apresentada nos displays deve seguir a tabela 2.1 abaixo.
Tabela 2.1 Especificao das sadas do voltmetro digital.
Faixa de tenso de
entrada (V)
Cdigo binrio Sada digital
0 0,5 000 0.5
0,5 1,0 001 1.0
1,0 1,5 010 1.5
1,5 2,0 011 2.0
2,0 2,5 100 2.5
2,5 3,0 101 3.0
3,0 3,5 110 3.5
3,5 4,0 111 4.0
DICAS PARA O PROJETO:
- O gerador de rampa pode ser implementado usando um divisor resistivo e um multiplexador
analgico (4051).
- O comparador de tenso deve usar o amplificador operacional LM741. Ser necessrio adequar a
sada do LM741 para nveis TTL com um ajuste nas tenses de alimentao (V- e V+) para acionar
a Lgica de Bloqueio.

2.2. Implementao
a) Montar o circuito projetado do Voltmetro Digital, seguindo o planejamento de montagem, testes e
depurao em mdulos independentes.
Perguntas:
1. possvel testar os mdulos do projeto separadamente, antes de integr-los? Explique.
2. Que sequncia de integrao de mdulos a mais adequada, segundo o parecer do grupo? Explique.
3. Quais sinais de depurao foram especificados no planejamento para cada mdulo do voltmetro?
4. Como a sada do gerador de rampa pode ser visualizado no osciloscpio? Descreva como sincronizar a
rampa na tela do osciloscpio.
5. Como comprovar o correto funcionamento do circuito de converso A/D, visualizando o momento em
que o valor da tenso da rampa fica superior tenso de entrada?
b) Elaborar uma tabela de cdigos e intervalos de tenso do circuito montado (valores experimentais).
c) Testar o circuito para diversos valores de tenso dentro da faixa de valores vlidos de entrada.
OBS.: Ajuste as tenses de alimentao do amplificador operacional LM741 (V+ e V-) para comparar
tenses na faixa (0V-5V) e gerar uma sada compatvel com TTL (CUIDADO PARA NO DANIFICAR OS
COMPONENTES TTL
1
).

1
Deve-se evitar inserir um sinal de entrada em uma porta TTL com tenso negativa ou maior que 5,5V.


EPUSP PCS 2021/2308/2355 Laboratrio Digital
Voltmetro Digital (2011) 9
2.3. Anlise dos Resultados
Com o circuito do Voltmetro Digital em funcionamento, responda as seguintes perguntas sobre o
funcionamento do circuito:
d) O que acontece se o valor da tenso de entrada for superior ao valor mximo permitido, ou seja,
V
entrada
> 4V?
e) O que acontece se o valor da tenso de entrada for inferior ao valor mnimo permitido (V
entrada
< 0V)?
f) Analisar o circuito com relao velocidade de converso. Que fatores so mais relevantes?
g) Como o circuito projetado pode ser modificado para aumentar o cdigo binrio gerado para 4 bits?
IMPORTANTE:
Uma parte muito importante do planejamento desta experincia o contato com os manuais dos
componentes utilizados. A leitura desses manuais, assim como a localizao das informaes necessrias,
so uma experincia parte e cada vez mais importante, devido crescente complexidade dos
componentes.
3. BIBLIOGRAFIA
- FREGNI, Edson e SARAIVA, Antonio M. Engenharia do Projeto Lgico Digital: Conceitos e
Prtica. Editora Edgard Blcher Ltda, 1995.
- WAKERLY, John F. Digital Design Principles & Practices. 3
rd
edition, Prentice Hall, 2000.
- KLEITZ, William. Digital Electronics - A Practical Approach. Prentice-Hall, 1987.
- TOKLEIN, Roger L. Princpios Digitais. Schaum-McGraw Hill, 1983.
- Signetics. TTL Logic Data Manual. 1982.
- LSD-EPUSP. Apostila PEL-308: Conversores Analgico-Digitais, RA/ES.
4. MATERIAL DISPONVEL
- Componentes TTL
- 7400, 7404, 7408, 7410, 7420, 7432, 7474, 7486, 74161, 74163, 74175, 74193.
- Componentes Discretos/Analgicos:
- 4051 - multiplexador/demultiplexador analgico
- LM741 - amplificador operacional
- Resistores: 10 O, 10 KO
5. EQUIPAMENTOS NECESSRIOS
- 1 painel de montagens experimentais.
- 1 fonte de alimentao fixa, 5V 5%, 4A.
- 1 fonte de alimentao 12 V 10%, 0,5 A
- 1 osciloscpio digital.
- 1 multmetro digital.
- 1 gerador de pulsos.