1

SIMULACI

ON 3: TABLAS DE VERDAD Y
SUMADOR DE 2 BITS
Docente:Jaime Enrique Arango
Monitor: Kristhian Quintero Hernandez
Sistemas Digitales
Universidad Nacional De Colombia Sede Manizales
07 de Abril del 2014
AbstractTn this practice the student will strengthen
their concepts of logic gates, Boolean expressions, tables
of variables, simulating a proposed schemes, analyzing a
binary adder and nally realizing the design of a two-bit
binary adder.
Index TermsCompuertas l ogicas, expresiones boolea-
nas,tabla de variables, mapas de Karnaugh, sumador
binario.
I. OBJETIVOS
Analizar las simulaciones hechas para comprender
la utilidad de las compuertas l ogicas.
Comprender el funcionamiento de un sumador bi-
nario de 1,2 o mas bits.
Identicar la utilidad de los mapas de Karnaugh
para reducir la complejidad de expresiones boolea-
nas.
Dise nar un sumador binario de 2 bits.
II. MARCO TE

ORICO
II-A. Sumador Binario
En electr onica un sumador es un circuito l ogico que
calcula la operaci on suma. En los computadores moder-
nos se encuentra en lo que se denomina Unidad aritm eti-
co l ogica (ALU). Generalmente realizan las operaciones
aritm eticas en c odigo binario decimal o BCD exceso
3, por regla general los sumadores emplean el sistema
binario. En los casos en los que se est e empleando un
complemento a dos para representar n umeros negativos
el sumador se convertir a en un sumador-restador.
A continuaci on la gura 1 muestra la tabla de verdad de
un sumador de 1 bit, la tabla representa las entradas de
un bit A y B, se suman y si hay acarreo se debe mostrar
a la salida donde se podr a observar el acarreo y la suma.
A continuaci on observamos en la gura 2 el diagrama
esquem atico del sumador binario de 1 bit ( una salida y
acarreo).
Figura 1. Tabla sumador de un bit
Figura 2. Esquema sumador binario de 1 bit
II-B. Compuerta OR
La compuerta OR es una puerta l ogica digital que
implementa la disyunci on l ogica o, comprob andose de
acuerdo con a la tabla de verdad mostrada en la gura 3.
Cuando todas sus entradas est an en 0 (cero) o en BAJA,
su salida est a en 0 o en BAJA, mientras que cuando
alguna de sus entradas est a en 1 o en ALTA, su SALIDA
va a estar en ALTA (1).
2
Figura 3. Compuerta OR y su tabla de verdad
II-C. Compuerta AND
Es una puerta l ogica digital que implementa la con-
junci on l ogica y, comprob andose acuerdo con la tabla
de verdad mostrada en la gura 4.

Esta entregar a una
salida ALTA (1), si y solo s las dos entradas est an en
ALTO (1). Si alguna de estas entradas no son ALTAS,
entonces se mostrar a un valor de salida BAJA (0).
Figura 4. Compuerta AND y su tabla de verdad
II-D. Compuerta NOT
La compuerta NOT es una puerta l ogica digital que
implementa la negaci on l ogica no, comprob andose de
acuerdo con a la tabla de verdad mostrada en la gura 5.
Cuando su entrada est a en 0 (cero) o en BAJA, su salida
est a en 1 o en ALTA, mientras que cuando su entrada
est a en 1 o en ALTA, su SALIDA va a estar en 0 o en
BAJA.
Figura 5. Compuerta NOT y su tabla de verdad
III. PROCEDIMIENTO
1. Para iniciar deben realizar dos simulaciones de
cada circuito con esquemas mostrados en las -
guras6, 7, 8,9 y 10 mostradas en anexos; Se deben
realizar utilizando dos simuladores diferentes, ob-
tener las expresiones booleanas y tablas de verdad
respectivas.
2. A continuaci on deben realizar el montaje de la
gura 2, observaran el funcionamiento y despu es
empezaremos con el dise no.
3. las salidas suma y acarreo identicadas en la
gura 2 estar an conectadas cada una a un led,
preferiblemente de distintos colores.
4. Las entradas se controlaran con un dip switch.
5. Se dise nar a e implementar a un sumador de dos bits
(4 entradas, 2 salidas y un acarreo)
6. Para el dise no se debe realizar la tabla de verdad,
los mapas de Karnaugh, tambi en deben mostrar las
expresiones booleanas, el diagrama esquem atico
y las respectivas simulaciones.
7. Para la etapa de visualizaci on se har a con Leds de
distintos colores, los cuales deben ir conectados
a las salidas del sumador binario de dos bits (2
salidas de suma y un acarreo).
8. Es importante que antes de realizar la practica
consulten el datasheet de cada uno de los circuitos
integrados a utilizar.
IV. CUESTIONARIO
1. Que es y como funciona un multiplicador binario?
2. En que consisten las operaciones de desplaza-
miento?
3. Que son los circuitos comparadores en sistemas
digitales?
4. Identique las caractersticas y el funcionamiento
de un sumador l ogico en BCD, explique su fun-
cionamiento mediante el dise no de uno.
3
V. ANEXOS
Figura 6. Esquem atico 1
Figura 7. Esquem atico 2
Figura 8. Esquem atico 3
Figura 9. Esquem atico 4
Figura 10. Esquem atico 5