1

SUMADOR DE 2 BITS
Jaime Valencia Basto cod. 808050
Profesores: Jaime Enrique Arango
Monitores: Kristhian Quintero
Sistemas Digitales, 30 de Septiembre de 2013
Universidad Nacional De Colombia - Sede Manizales
AbstractFor this practice we are going to design a binary
adder of 2 bits with our kwnoledge learned in class.
Index TermsAdder, bits, binary, gates, OR, AND, XOR, NOT.
I. OBJETIVOS
Dise nar un sumador de 2 bits a partir de la informaci on
y conociemiento adquirido en clase.
Apartir del dise no obtener y mostrar el buen funci-
namiento de el sumador de 2 bits.
Basados en el sumador, poder dise nar un restador com-
pleto.
II. SIMULACIONES
La siguiente im agene muestra la simulaci on del sumador
binario de 1 bit con su respectiva tabla de verdad.
Figure 1. Sumador 1 bit
Table I
TABLA DE VERDAD SUMADOR 1 BIT
A B Co Suma
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
A continuaci on se mostrar a la im agen del dise no del sumador
de 2 bits.
Figure 2. Sumador 2 bits
III. C

ALCULOS
Para el dise no de del sumador de 2 bits realizamos la tabla de
verdad que se ver a a continuaci on:
Table II
TABLA DE VERDAD SUMADOR 2 BITS
A B C D Co S
1
S
2
0 0 0 0 0 0 0
0 0 0 1 0 0 1
0 0 1 0 0 1 0
0 0 1 1 0 1 1
0 1 0 0 0 0 1
0 1 0 1 0 1 0
0 1 1 0 0 1 1
0 1 1 1 1 0 0
1 0 0 0 0 1 0
1 0 0 1 0 1 1
1 0 1 0 1 0 0
1 0 1 1 1 0 1
1 1 0 0 0 1 1
1 1 0 1 1 0 0
1 1 1 0 1 0 1
1 1 1 1 1 1 0
Luego realizamos los mapas de Karnaugh para las dos salidas
S
0
, S
1
y para el acarreo C
o
, con su respectiva expresi on
booleana.
2
Figure 3. Mapa de Karnaugh S
1
Expresi on booleana que describe la salida S
1
:
(ABCD)+(AC

)+(AB

)+(A

CD

)+(A

BC

D)+(A

C)
BD(AC +A

) +B

(AC

+A

C) +D

(AC

+A

C)
BD(AC) + (A

C)(B

+D

)
BD(AC) + (AC)

(BD)

BD (AC)
Figure 4. Mapa karnaugh. Salida So
Expresi on booleana que describe la salida S
0
:
DB

+D

B
(D B)
Figure 5. Mapa de Karnaugh acarreo Co
Expresi on booleana que describe la salida de acarreo C
o
(BCD) + (AC) + (ABD)
BD(A+C) +AC
IV. CUESTIONARIO
1. Qu e es un semisumador binario?
Un semisumador es un circuito que admite dos bits
como entrada y genera como salida:
Un bit que representa la suma de los dos bits de entrada.
Otro bit que representa el acarreo generado por la suma.
La principal diferencia entre un sumador completo y un
semisumador es que el sumador completo admite un
valor que represente un acarreo de entrada.
2. Que es el c odigo GRAY y para que se utiliza?
C odigo Gray tambi en conocido como c odigo binario
reejado fue dise nado originalmente para prevenir
se nales ilegales de los switches electromec anicos, y
actualmente es usado para facilitar la correcci on de
errores en los sistemas de comunicaciones, tales como
algunos sistemas de televisi on por cable y la televisi on
digital terrestre.
El ingeniero franc es

Emile Baudot le dio una aplicaci on
al c odigo de Gray en 1878 en telegrafa.
En la actualidad, el c odigo Gray se emplea como parte
del algoritmo de dise no de los mapas de Karnaugh, para
facilitar el dise no de circuitos logicos digitales.
3. Cu al es el postulado del algebra booleana?
El algebra de Boole se emplean postulados de
Huntington.
1.
a) Cierre con respecto al operador (+) b) Cierre con
respecto al operador (.)
2.
a) Un elemento identidad con respecto al operador (+),
designado por el cero x+0 =0+x=x.
b) Un elemento identidad con respecto al operador (.)
designado por el uno x*1=1*x=x.
3.
a) Conmutativo con respecto al operador (+) : x+y =
y+x.
b) Conmutativo con respecto al operador (.) : x*y =y*x.
4.
a) El operador (.) es distributivo sobre el operador (+) :
x.(y+z) = (x.y) + (y.z).
b) El operador (+) es distributivo sobre el operador (.) :
x+(x.z) = (x+y) . (x+z)
5.
Para cada elemento de x pertenencia a B existe un
elemento x complemento perteneciente a B denominado
complemento de x tal que:
a) x+x = 1 b) x = 0
4. Bas andose en el conocimiento del sumador explique
detalladamente lo necesario para dise nar un restador
3
completo.
Table III
TABLA DE VERDAD RESTADOR 1 BIT
A B C
i
R Co
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Figure 6. Mapa de Karnaugh Saida R
(A

BC

) + (A

C) + (ABC

) + (AB

)
A

(BC

+B

C) +A(BC +B

)
A

(B C)

+A(B C)
A(B C)
Figure 7. Mapa de Karnaugh Saida Co
A

B +A

C +BC
Figure 8. Restador completo de 1 bit
V. DESCRIPCI

ON
Basados en el sumador de 1 bit, se dise no el sumador de 2 bits.
Empezando por realizar la tabla de verdad para luego crear
los mapas de karnaugh, los cuales nos permiten visualizar de
mejor manera y con mayor facilidad las expresiones booleanas.
A su vez estas expresiones booleanas son simplicadas para de
esta manera obtener un bajo costo a la hora de implementar
el circuito, ya que simplicandolo nos podemos ahorrar la
compra de varios integrados (compuertas).
VI. CONCLUSIONES
La implementaci on de los mapas de Karnaugh son de
vital importancia a la hora del dise no de un circuito
digital, en este caso un sumador de 2 bits, ya que permite
establecer las combinaciones y compuertas.
El algebra booleana nos deja entre ver que mediante la
simplicaci on podemos bajar el costo de los materiales a
comprar para el montaje del circuito, permitiendo mayor
versatilidad y rendimiento.
REFERENCES
[1] http://en.wikipedia.org/wiki/Adder-(electronics) [Sumador]