Você está na página 1de 14

Princpios de Telecomunicaes II Laboratrio

Relatrio da 1 EXPERI!I"
!omponentes do #rupo$
"line #omes Truppel %uarte
&arcello "l'es Reis
Pro($ Lisandro
Rio de )aneiro
P g i n a | 2
*+ de maro de ,*11
UERJ
Phase locked loop
UERJ FACAULDADE DE ENGENHARIA
Este relatrio tem o objetivo o levantamento das caractersticas e
funcionamento do phase locked loop(PLL! assim como o modelo costas loop"
P g i n a | #
Sumrio
Fundamentos Tericos................................................................................................ 4
$ntrodu%&o"""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""" '
(escri%&o do funcionamento )
(iagrama de blocos e caractersticas *
+lculos e dedu%,es *
a" +ostas
Loop"""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""
*
-imula%&o *
a" Phase locked
loop"""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""".
b" /P-0 utili1ando costas
loop""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""2
+omentrios e conclus,es 2
Referncias................................................................................................................... 8
UERJ FACAULDADE DE ENGENHARIA
P g i n a | '
Fundamentos Tericos
Introduo
3 PLL! ou Phase4Locked Loop! pode ser entendido como um sistema
de controle! 5ue tem como fun%&o tentar gerar um sinal de sada com uma
fase6fre578ncia relacionada 9 do sinal de entrada do circuito" 3 circuito
basicamente compara a fase6fre578ncia do sinal de entrada! com a
fase6fre578ncia do sinal gerado pelo oscilador local! e de acordo com a
diferen%a entre as duas! ajusta o oscilador de modo a :e5uiparar; as duas"
3 PLL < muito utili1ado em circuitos eletr=nicos e de telecomunica%,es!
como por e>emplo! receptores de ?@! A@! modems e celulares! dentre outros"
Descrio do funcionamento
a. Diagrama de blocos e caractersticas
/asicamente o Phase4Locked Loop (PLL consiste em # grandes
componentesB um multipleador! um filtro em loop! e um oscilador
controlado por tenso !"#$ % conectados juntos na forma de um sistema
realimentado! conforme ilustrado abai>o na figura C"
Figura &'(al)a de sincronismo de fase
UERJ FACAULDADE DE ENGENHARIA
P g i n a | )
3 D+3 < um gerador senoidal cuja a fre578ncia < determinada pela
tens&o aplicada por fonte e>terna" ?ssume4se 5ue inicialmente ajusta se o
D+3 para 5ue 5uando o controle de tens&o < 1ero! duas condi%,es sejam
satisfeitas"
? fre578ncia do D+3 < precisamente estabelecida na
fre578ncia da portadora a ser demodulada fc"
3 sada do D+3 tem EF graus de defasagem em rela%&o a
portadora da onda a ser demodulada"
3 objetivo do PLL < gerar uma sada 5ue possua o mesmo Gngulo de
fase (e>ceto pela diferen%a fi>a de EF graus do sinal modulado 5ue est
aplicado na entrada do circuito! para 5ue assim! o circuito consiga reprodu1ir
uma estimativa do sinal mensagem originalmente transmitido"
3 PLL gera um sinal cuja fre578ncia pode ser deslocada dentro de
uma fai>a de valores a partir da tens&o aplicada na sua entrada" 3 sinal gerado
pelo oscilador! < aplicado 9 entrada atrav<s de um elo (loop de realimenta%&o"
Partindo da situa%&o em 5ue n&o e>iste sinal de entrada! a fre578ncia
do sinal na sada < determinada apenas pelas caractersticas do D+3 e ficar
num valor central (fc" -e aplicarmos na entrada do PLL um sinal de fre578ncia
f! o detector de fase entrar em a%&o e comparar a fre578ncia deste sinal com
a fre578ncia do sinal gerado pelo D+3 5ue < aplicada 9 entrada" -upondo 5ue
os sinais tenham fre578ncias diferentes! o detector de fase vai gerar um sinal
5ue < fun%&o da diferen%a entre as fre578ncias (f 4 fo o 5ual ser aplicado ao
filtro"
Hem4se! portanto uma forma de recuperar a fre578ncia e>ata de uma
onda (ou componente espectral de entrada I 9 sada do D+3 I o 5ue ter
aplica%&o imediata na recuperao de portadoras! e uma t<cnica de
recuperar a *ariao da fre578ncia de entrada I 9 entrada do D+3 I o 5ue
ter aplica%&o imediata na demodulao F(! entre outras"
+omo e>emplo! supondo 5ue o sinal de entrada do PLL seja um sinal
A@ definido porB
UERJ FACAULDADE DE ENGENHARIA
P g i n a | *
(C
3nde ?c < a amplitude da portadora" +onsiderando um sinal modulante m(t! o
Gngulo J C(t < relacionado a m(t pela seguinte e5ua%&oB
(2
3nde 0f < a sensibilidade de fre578ncia! do modulador" ?ssumimos 5ue a
sada do PLL < definida porB
(#
3nde ?v < a amplitude" +om a tens&o de controle v(t aplicada a entrada do
D+3! o Gngulo J 2(t < relacionado a v(t pela seguinte integralB
('
0v < a sensibilidade de fre578ncia do D+3! e>pressa em Kert1 por Dolts"
3 objetivo do PLL < gerar uma sada r(t em D+3 5ue possui o mesmo
Gngulo fase(com e>ce%&o da diferen%a fi>a de EF graus do sinal A@ de entrada
s(t" 3 Gngulo de fase J C 5ue caracteri1a s(t pode ser devido a modula%&o do sinal
m(t como mostrado na e5ua%&o (2! caso em 5ue desejamos recuperar J C(t a fim de
estimar m(t"
b. #+lculo e dedu,es
+onsiderando o sinal A@ s(t aplicado ao PLL e o sinal r(t 5ue < a sada
do PLL! aps reali1armos passarmos pela etapa da :multiplica%&o; dos sinais!
encontramos um sinal e(t! definido comoB
UERJ FACAULDADE DE ENGENHARIA
P g i n a | .
onde 0 < o ganho do multiplicador"
?ps passarmos pelo multiplicador! utili1amos de um filtro passa bai>as para
eliminar fre578ncias muito altas do sinal s(t" Leste caso! aps o filtro passa bai>as!
ficamos com a seguinte parcela do sinalB
3nde a varia%&o < o erro de fae!
3 filtro opera sobre o erro de e(t para produ1ir uma sada v(t definida pela
integral de convolu%&oB
onde h(t < a resposta impulsiva do filtro" Esta nova sada do filtro < utili1ada como
entrada para o PLL! de modo a tentar :acertar; a fase do sinal"
c. #ostas loop
3 PLL de costas! ou +ostas Loop! < um modelo de PLL utili1ada para
recupera%&o da fase da portadora de sinais modulados com portadora
suprimida! tais como sinais (-/4-+" Aoi inventado por Mohn" P" +ostas e teve
um impacto profundo nas comunica%,es digitais modernas"
-ua vantagem em rela%&o ao PLL :normal; < a caracterstica de
possuir o dobro da sensibilidade em rela%&o a diferen%a de fase da portadora e
da onda local gerada"
+omo e>emplo! uma forma de obtermos um sincronismo no sistema
de recep%&o! para demodula%&o (-/4-+ < mostrado abai>o no diagrama 2! se
tratando em um receptor de costas"
UERJ FACAULDADE DE ENGENHARIA
P g i n a | 2
Figura - . #ostas recei*er
Este consiste em dois detectores aplicados com o mesmo sinal de
entrada! por<m com um Nnico oscilador de sinais 5ue esta em fase de
5uadratura! um respectivamente no outro"
? fre578ncia do oscilador < ajustada para ser a mesma fre578ncia da
portadora" 3 detector das fre578ncias superiores < referido como um detector
de fase ou $4channel e o detector das fre578ncias inferiores < referido como um
detector em 5uadratura ou O4channel" 3s dois s&o acoplados juntos de forma a
termos um sistema de realimenta%&o negativa"
Para entender melhor esta opera%&o! suponha 5ue a fre578ncia do
oscilador seja igual e de mesma fase 5ue da portadora ?c cos(2Pfct! usada
para gerar o sinal (D/4-+" ?ssim! vemos 5ue o $4channel cont<m a
demodula%&o do sinal desejado m(t en5uanto o O4channel tem sada nula"
-uponhamos agora 5ue o oscilador tenha uma defasagem pe5uena Q! em
radianos" ? sada do $4channel n&o mudar! por<m na sada do O4channel
aparecer um pe5ueno sinal proporcional ao senQ! 5ue devido ao Gngulo ser
muito pe5ueno! consideraremos 5ue senQRQ" ? sada do O4channel ter a
mesma polaridade da sada do $4channel para uma dire%&o do oscilador
defasado e polaridade oposta na dire%&o contraria da defasagem do oscilador"
Logo! na combina%&o das sadas no discriminador de fases! 5ue consiste em
um multiple>ador seguido de um filtro passa4bai>as! < um dispositivo cuja a
UERJ FACAULDADE DE ENGENHARIA
P g i n a | E
sada de tens&o tem amplitude instantGnea 5ue < proporcional a fase do sinal
aplicado! assim em seguida um sinal de controle (+ ser obtido pelo D+3 5ue
corrigir automaticamente erros de fase"
/imulao
Efetuamos a simula%&o utili1ando da ferramenta -imulink do @?HL?/! segue
abai>o o diagrama bsico do PLL (figura # assim como com os resultados obtidos"
? primeira etapa da simula%&o mostra como modelar e simular um PLL linear
5ue pode sincroni1ar um sinal de C @K1 de refer8ncia"
box 4
box 3
box 2
box 1
Zero-Order
Hol d
B-FFT
Spectrum
Scope
Si ne Wave1
Si ne Wave
Scope6
Scope2
Scope1
Scope
Product
PLL
Fi l t
PD
VCO
Phase-Locked
Loop
Conti nuous-Ti me
VCO
Conti nuous-Ti me
VCO
butter
Anal og
Fi l ter Desi gn
Figura 0 . Diagrama b+sico 122
UERJ FACAULDADE DE ENGENHARIA
P g i n a | CF
Figura 4' Filtro 3utter4ort)
+onfiguramos o filtro passa4bai>as para ser do tipo butterSorth de ordem )!
como mostra a figura '! como uma fre578ncia central de C@K1" -abemos 5ue a
comple>idade do PLL < dada pela fun%&o de transfer8ncia K(f do filtro" ? forma mais
simples do PLL < obtida 5uando K (fRC! ou seja! n&o h filtro! e o PLL resultante <
referido como PLL de primeira ordem" Para sistemas de mais alta ordem! a fun%&o de
transfer8ncia assume uma forma mais comple>a"
Figura 5 . #onfigura,es do "#$
?justamos a fre578ncia do D+3 para a mesma fre578ncia da portadora
fcRC@K1! e inicialmente estamos considerando a fase inicial em F"
3 objetivo do PLL < gerar uma sada do D+3 5ue tenha o mesmo Gngulo de
fase(com e>ce%&o da diferen%a de EFgraus 5ue o sinal de entrada" ?bai>o vemos as
ondas contidas no /o> 2(figura #! onde temos o sinal de entrada comparado com o
sinal de sada do D+3" Logo vemos 5ue o sinal < igual! por<m apenas defasado de EF
graus! conforme o esperado"
UERJ FACAULDADE DE ENGENHARIA
P g i n a | CC
Figura 6' #omparao da entrada com a realimentao "#$
Figura 7' 8spectro de potncia do sinal gerado
Para analisar a 5ualidade do PLL ! colocamos um espectrum scope como pode ser
verificado no diagrama(figura # e plotamos o espectro de pot8ncia do sinal gerado
( figura . "
#ostas 2oop
?bai>o segue um modelo de /P-0 usando costas Loop! os blocos a1uis indicam a
demodula%&o utili1ando o mesmoB
UERJ FACAULDADE DE ENGENHARIA
P g i n a | C2
Demodulating a BPSK using Costas Loop
Costas Loop
Receiver
Transm itter
Unipolar to
Bipolar
Converter
Unipolar to
Bipolar
Converter
psk
To W orkspace
DSP
Sine W ave Scope1
Scope
Rate Transition
Product3
Product2
Product1
Product
Di screte-Ti me
VCO
Di screte-Ti me
VCO1
Di screte-Ti me
VCO
Di screte-Ti me
VCO
FDATool
Digital
Filter Design2
FDATool
Digital
Filter Design1
FDATool
Digital
Filter Design
!
Co" pare
To #ero
Bernoul l i
Bi nary
Bernoul l i Bi nary
Generator AW $ %
AW $ %
C&annel
Figura 8' 31/9 usando costas loop
Figura :' /inal de entrada comparado com a sada da realimentao "#$
? figura E mostra o scope C do modelo /P-0 usando costas loop(figura 2! ou
seja novamente estamos comparando o sinal de entrada com os sinais 5ue saem da
realimenta%&o D+3"
UERJ FACAULDADE DE ENGENHARIA
P g i n a | C#
Figura &;' /e<=ncia Recebida
?o rodar a simula%&o vemos a recupera%&o dos /its transmitidos! 5ue esta
representada na figura CF! percebemos tamb<m 5ue a se57encia recebida esta
destorcida em rela%&o a enviada por<m ainda consegue se entender o sinal
mensagem"
#oment+rios e conclus,es
Derificamos os princpios tericos 5ue envolvem a recupera%&o dos sinais"
3bservamos o funcionamento prtico do +ostas loop em uma demodula%&o
do sinal /P-0! assim pudemos ver efetivamente a recupera%&o dos bits transmitidos"
+onclumos 5ue em alguns casos o Gngulo de fase varia com o tempo do
sinal de entrada! o 5ue 9s ve1es pode ser indesejvel causando flutua%,es no canal
de comunica%,es! assim ao utili1ar o PLL desejou4se rastrear o sinal de forma a
produ1irmos um sinal como o mesmo Gngulo de fase! fa1endo o sincronismo da
demodula%&o"
Referncias
>a?@inA /imon 4 +ommunication -Tstem! Ouarta Edi%&o"
/P-0 usando costas loop! artigo disponvel emB 444.mat)4or@s.com"
?cesso em 2.6F#62FCC"
UERJ FACAULDADE DE ENGENHARIA
P g i n a | C'
Phase locked loop! artigo disponvel em httpB66SSS"sabereletronica"com"b r"
?cesso em 2.6F#62FCC"
+ostas loop! disponvel emB httpB66en"Sikipedia"org" ?cesso em 2.6F#62FCC"
?ne>o $
UERJ FACAULDADE DE ENGENHARIA