Laboratorio de Circuitos Digitales II UNMSM

Luis Enrique Sosa Ccanto Pgina 1

CUESTIONARIO PREVIO:

1. Analice tericamente los circuitos mostrados en las figuras (A1), (A2) y el del problema
(B1):

A) Anlisis de circuitos secuenciales sncronos.

A1. Mquinas de Mealy

Analice en forma terica el siguiente circuito:


Como se puede observar, es un sistema con una sola entrada (X) y salida (Z), y dos flip-flops de
tipo D activos en el flanco de subida. Adems, se puede ver que la salida es funcin de la entrada (X) y
de las salidas de los flip-flops (estado), por lo tanto, la realizacin de este circuito responde a una
mquina de Mealy.

Obtener:

a) Las ecuaciones lgicas de las entradas de los flip-flops
b) Las ecuaciones lgicas del prximo estado: las prximas salidas de los flip-flops Q(t+1)
c) La funcin lgica de salida del sistema.
c) La tabla de transiciones o de estados codificada.
d) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la tabla de
estados.

Anlisis.-

a) Las ecuaciones lgicas de las entradas de los flip-flops:

Entrada: X=(0,1)

Memorias: (Q2n,Qn) = (00,01,10,11)

b) Las ecuaciones lgicas del prximo estado: las prximas salidas de los flip-flops Q(t+1)
Laboratorio de Circuitos Digitales II UNMSM

Luis Enrique Sosa Ccanto Pgina 2

c) La funcin lgica de salida del sistema: Salida: Z=(0,1)

d) La tabla de transiciones o de estados codificada.

EST X Q2n Qn Z D2 D1 Q2n+1 Qn+1
0 0 0 0 0 0 0 0 0
1 0 0 1 1 0 0 0 0
2 0 1 0 0 0 0 0 0
3 0 1 1 0 0 0 0 0
4 1 0 0 0 1 0 1 0
5 1 0 1 0 0 1 0 1
6 1 1 0 0 1 1 1 1
7 1 1 1 0 0 1 0 1

ENT

EST

0

1
S0 S0 / 0 S2 / 0
S1 S0 / 1 S1 / 0
S2 S0 / 0 S3 / 0
S3 S0 / 0 S1 / 0

e) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la tabla
de estados.


A2. Mquinas de Moore.

Analice en forma terica el circuito de la figura. Como se puede observar, es un circuito de una sola
entrada (x), tres flip-flops de tipo D y una salida que depende nicamente de las salidas de los flip flops,
por tanto, se trata de un autmata de Moore.


Laboratorio de Circuitos Digitales II UNMSM

Luis Enrique Sosa Ccanto Pgina 3

Obtener:

a) Las ecuaciones lgicas de las entradas de los flip-flops:

Entrada: X=(0,1)

Memorias: (Q3n,Q2n,Qn) = (000,001,010,011,100,101,110,111)

b) Las ecuaciones lgicas del prximo estado: las prximas salidas de los flip-flops Q(t+1)

c) La funcin lgica de salida del sistema: Salida: Z=(0,1)

d) La tabla de transiciones o de estados codificada.

X Q3n Q2n Qn Z D3 D2 D1 Q3n+1 Q2n+1 Qn+1
0 0 0 0 0 0 1 1 0 1 1
0 0 0 1 0 1 0 0 1 0 0
0 0 1 0 0 0 0 1 0 0 1
0 0 1 1 0 0 0 0 0 0 0
0 1 0 0 1 0 1 0 0 1 0
0 1 0 1 0 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0 0 0
0 1 1 1 0 0 0 0 0 0 0
1 0 0 0 0 0 1 1 0 1 1
1 0 0 1 0 0 0 0 0 0 0
1 0 1 0 0 0 1 1 0 1 1
1 0 1 1 0 0 0 1 0 0 1
1 1 0 0 1 0 1 0 0 1 0
1 1 0 1 0 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0 0 0
1 1 1 1 0 0 0 0 0 0 0
Laboratorio de Circuitos Digitales II UNMSM

Luis Enrique Sosa Ccanto Pgina 4

ENT

EST

0


1


Z

S0 S3 S3 0
S1 S4 S0 0
S2 S1 S3 0
S3 S0 S1 0
S4 S2 S2 1
S5 S0 S0 0
S6 S0 S0 0
S7 S0 S0 0

e) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la tabla
de estados.