Tema 4.- El transistor M.O.S.F.E.T.

1 . - Int roduc c in
El transistor de efecto de campo con estructura metal-xido-semiconductor
(M.O.S.F.E.T.) es el dispositivo electrnico digital ms importante en la actualidad, ya que la
gran mayora de los circuitos digitales estn basados en l. Esto es debido principalmente a
dos caractersticas fundamentales: su reducido consumo y a la capacidad de hacerlos muy
pequeos, lo que repercute en una gran capacidad de integracin. Otra caracterstica
importante es que estos circuitos digitales estn realizados nicamente con transistores
MOSFET, no incluyen diodos, resistencias ni otro tipo de elementos.
2 . - La e s t ruc t ura M. O. S.
La base del transistor MOSFET es la
estructura metal-xido- semiconductor. Esta
es una estructura formada por una capa
metlica (aluminio), una capa intermedia
muy delgada de xido de silicio (SiO
2
), que
es un material muy buen aislante y un cristal
de silicio dbilmente dopado con impurezas
aceptoras o donadoras denominado sustrato.
Consideremos una estructura de este tipo con el cristal de silicio tipo P, es decir, con un
nmero de huecos mayor que el nmero de electrones. Si se aplica una tensin positiva al
metal con respecto al sustrato, aparecer un campo elctrico entre ambas capas. La capa
aislante de SiO
2
impide que circule una corriente elctrica por la estructura, pero la accin del
campo hace que los huecos del sustrato tiendan a alejarse de la superficie de contacto con el
xido y que los electrones tiendan a
acercarse a ella. A medida que se aumenta
el campo elctrico ser mayor el nmero
de electrones que se acercan a la superficie
y mayor el nmero de huecos que se alejan
de ella, llegando un momento en que, en
esa zona, el nmero de electrones se hace
mayor que el nmero de huecos, es decir,
se ha transformado en tipo N. En este caso
se dice que se ha originado un canal
inducido y la tensin necesaria para que
haya aparecido este canal se denomina
tensin umbral (V
T
). La profundidad del
canal aumenta conforme aumenta la
tensin por encima de V
T
, que es positiva.
Metal (AL)
SiO2
Cristal de silicio
dbilmente dopado
Estructura Metal-xido-semiconductor (MOS)
Cristal de silicio tipo P
Formacin del canal inducido
e-
Canal
inducido
tipo N
h+
E
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 1
En resumen, la estructura MOS permite crear un canal inducido de tipo N en un
semiconductor tipo P o un canal tipo P en un semiconductor tipo N, aplicando en este caso
una tensin negativa entre el metal y el semiconductor.
3 . - MOSFET de Ac umulac in o Enrique c imie nt o.
La estrucutra bsica de un MOSFET
deriva de la anterior, implantando en el
sustrato dos "islas" o zonas de fuerte dopado
(indicadas en la figura con un superndice +)
con impurezas de tipo contrario a las del
sustrato. La capa de xido y la de metal se
disponen justo encima de la zona intermedia
entre ambas islas. Se conectan terminales
metlicos a las dos islas, a la zona del metal
y al sustrato, lo que significa que el
MOSFET es un dispositivo de 4 terminales,
aunque el terminal del sustrato no se utiliza,
permaneciendo siempre conectado a una
tensin fija. Las caractersticas estructurales
del transistor son las siguientes:
- No existe ninguna diferencia entre las dos islas, es decir el transistor es simtrico. A
los terminales conectados a ellas se les denomina fuente (S) y drenador (D), pero en la
realidad los dos son completamente equivalentes.
- Al terminal conectado a la zona de metal se denomina puerta (G). El metal puede ser
sustituido por otro material conductor, como por ejemplo silicio policristalino.
- La zona del sustrato debe estar ms dbilmente dopada que las islas.
Segn sea el dopado del sustrato y las islas existen dos tipos de MOSFET de
Acumulacin, de CANAL N con islas tipo N y sustrato tipo P y de CANAL P, con islas tipo P
y sustrato tipo N. Ambos son utilizados en la implementacin de circuitos digitales.
Slo se va a estudiar el funcionamiento
a nivel microscpico del transistor de canal
N porque el de canal P es totalmente
equivalente. En el de canal N, el terminal de
sustrato siempre se conecta a la tensin ms
negativa que se tenga en el circuito, que en el
caso de circuitos digitales normalmente es
tierra. El sustrato de los transistores de canal
P se conecta a la tensin ms positiva del
circuito, que es normalmente la tensin de
alimentacin.
MOSFET de Acumulacin de canal N
PUERTA
(G)
FUENTE
(S)
DRENADOR
(D)
SUSTRATO
(B)
N
+
N
+
P
VGS
VDS
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 2
Partimos de un transistor de canal N y dos fuentes, una V
GS
y otra V
DS
tal como se
muestra en la figura de la pgina anterior. Consideremos los siguientes casos:
a) V
GS
V
T
No aparece canal inducido, por lo que,
cualquiera que sea la tensin V
DS
, no
circular intensidad entre las dos islas. Es el
caso representado en la pgina anterior.
b) V
GS
V
T
, V
DS
=0
Aparece un canal inducido entre las
dos islas, pero, al ser V
DS
= 0, entre ellas no
circula intensidad y la profundidad es la
misma en todo el canal.
c) V
GS
V
T
, V
DS
0, V
GD
V
T
Circula una intensidad por el canal
debido a la tensin V
DS
. Debido a esta
tensin, la profundidad del canal ya no es
constante, sino que se estrecha en la zona
cercana al drenador, debido a que la tensin
V
GD
es menor que V
GS
( V
GD
= V
GS
- V
DS
). Conforme aumenta la tensin, aumenta
tambin la intensidad que circula por el canal
de forma aproximadamente lineal.
d) V
GS
V
T
, V
DS
0 V
GD
V
T
El canal se estrangula en la zona del
drenador, por lo que, a partir de este punto,
aunque se siga aumentando la tensin V
DS
,
la intensidad ya no aumenta, permaneciendo
con el mismo valor que con V
GD
= V
T
.
En la grfica de la figura se representa
la curva de variacin de I
D
frente a V
DS
para
una tensin V
GS
V
T
. El punto en el que la
intensidad I
D
se hace constante corresponde
al estrangulamiento del canal, es decir a V
GD
= V
GS
- V
DS
= V
T
. Del funcionamiento
anteriormente descrito pueden sacarse las
siguientes consecuencias importantes:
Posibilidades de polarizacin del MOSFET
VGS
(b)
VGS
VDS
(c )
VGS
VDS
(d)
VGS - VT
VDS
ID
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 3
- El terminal de puerta est aislado del canal por la capa de SiO
2
, por lo que la
intensidad de puerta siempre es nula en un MOSFET. La nica intensidad es la que circula
entre drenador y fuente.
- En el caso estudiado de MOSFET de canal N, la corriente circula entre dos islas tipo N
y un canal tambin tipo N, por lo que prcticamente todos los portadores de carga que forman
la corriente elctrica son electrones. En el caso de un MOSFET de canal P ocurre lo contrario,
los portadores de carga son mayoritariamente huecos. Por este motivo se dice que el
MOSFET es un dispositivo unipolar, la corriente a travs de l est formada por un nico tipo
de portadores.
- Como se ha dicho, los terminales de drenador y fuente son totalmente equivalentes. En
la prctica, cuando se conecta una fuente de tensin continua entre ambos, se denomina
drenador del MOSFET de canal N al terminal al que se aplica el borne positivo y fuente al
terminal al que se aplica el borne negativo de la fuente de tensin.
- Pueden distinguirse tres zonas de funcionamiento, denominadas CORTE, OHMICA y
SATURACION.
a) Zona de Corte.
En esta zona no hay canal inducido.
Condiciones: V
GS
V
T

Funcionamiento: I
D
= 0 para cualquier valor de V
DS
b) Zona Ohmica.
En esta zona existe canal inducido y no est estrangulado.
Condiciones: V
GS
V
T
; V
GD
V
T
, es decir, V
DS
V
GS
- V
T
.
Funcionamiento: La relacin entre I
D
y V
DS
es aproximadamente
lineal. En el modelo que vamos a utilizar se cumple:
Donde K
N
es una constante que depende fundamentalmente de la
geometra del transistor.
Aunque esta relacin corresponde a la curva caracterstica de una resistencia no lineal,
para pequeos valores de V
DS
, la expresin puede aproximarse a I
D
K
N
( V
GS
- V
T
) V
DS
,
V
DS
I
D
= K
N
(V
GS
- V
T
- ) V
DS
2
VGS
+
VDS
+ ID
D
G
S
VGS
+
D
G
S
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 4
que es equivalente a la Ley de Ohm tomando R = ( K
N
( V
GS
- V
T
))
-1
, de ah que se
denomine a esta zona con el nombre de Ohmica.
c) Zona de Saturacin.
En esta zona, el canal inducido est estrangulado.
Condiciones: V
GS
V
T
; V
GD
V
T
, es decir, V
DS
V
GS
- V
T
.
Funcionamiento: El transistor se comporta como una fuente de
intensidad controlada por la tensin V
GS
no lineal. La expresin de la
I
D
en funcin de V
GS
es:
El estudio del MOSFET de Acumulacin de canal P es totalmente
anlogo al realizado anteriormente, con las siguientes diferencias:
- Se consideran las tensiones inversas a las anteriores, es decir, V
SG
, V
SD
y V
DG
, por lo
que la tensin umbral V
T
se define como la tensin necesaria entre fuente y puerta (V
SG
) para
que aparezca un canal inducido y, por tanto, tambin es positiva.
- El terminal de fuente es ahora el que se conecta a la tensin ms positiva, por lo que la
intensidad entra en el transistor por dicho terminal y por tanto se denomina I
S
.
- Las expresiones anteriores son totalmente vlidas, sustituyendo V
GS
, V
DS
e I
D
por
V
SG
, V
SD
e I
S
respectivamente y la constante K
N
por otra K
P
que es equivalente a la anterior.
Estas expresiones se encuentran en la hoja-resumen del final del captulo.
4 . - MOSFET de De ple xin o Empobre c imie nt o.
La diferencia con el MOSFET de
Acumulacin es que se fabrica con un canal
implantado entre las islas. En la figura se
muestra un MOSFET de Deplexin de canal
N. Esto tiene como consecuencia principal
que por el transistor circula intensidad
aunque la tensin V
GS
sea cero, ya que no es
necesario inducir el canal puesto que ya
existe.
No obstante, si se aplica una tensin
V
GS
negativa, los electrones que forman el
canal inducido tendern a alejarse de dicha
zona por efecto del campo elctrico que
MOSFET de Deplexin de canal N
PUERTA
(G)
FUENTE
(S)
DRENADOR
(D)
SUSTRATO
(B)
N
+
N
+
P
K
N
I
D
= (V
GS
- V
T
)
2
2
VGS
+
VDS
+ ID
D
G
S
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 5
ahora se dirige del sustrato a la puerta. Por la misma razn, los huecos tendern a aproximarse
a la zona del canal. Para un valor de tensin V
GS
= V
P
( V
P
< 0 ) denominado "pinch-off", los
huecos neutralizarn a los electrones del canal y ste desaparecer, en este caso ya no podr
circular intensidad entre el drenador y la fuente y el transistor habr entrado en corte.
Por tanto, el funcionamiento del transistor de Deplexin es totalmente anlogo al de
acumulacin, con la nica diferencia que la tensin umbral V
T
, que es positiva en el de
acumulacin, se sustituye en las ecuaciones por la tensin de pinch-off V
P
, que es negativa.
Las expresiones para los transistores de deplexin y los smbolos de circuito de todos
los tipos de MOSFET se encuentran en la hoja-resumen del final del captulo.
5 . - Familia lgic a NMOS.
El inversor NMOS est formado por dos transistores, uno
de acumulacin ( M1 ) cuyo terminal de puerta es la entrada del
circuito, denominado transistor base y uno de deplexin (M2),
denominado transistor de carga, cuya fuente est conectada al
drenador del transistor base. De esa conexin se toma la salida de
la puerta.
La puerta y la fuente de M2 estn conectadas entre s, por lo
que siempre se cumple que V
GS2
= 0. Al ser M2 de deplexin, su
tensin de pinch-off es siempre negativa, por lo que siempre se
cumple que V
P
< V
GS2
, es decir M2 nunca va a funcionar en
zona de corte, siempre estar en zona hmica o de saturacin.
Otra caracterstica de esta puerta es que la intensidad que circula por M1 ( I
D1
)es
siempre igual a la que circula por M2 ( I
D2
), ya que la intensidad de puerta es siempre cero en
cualquier MOSFET. ( I
D1
= I
D2
= I
D
).
a) Para aplicar un 0 lgico a la entrada de la puerta, el valor de la tensin de entrada Vi
debe ser inferior a la tensin umbral de M1 (V
T
). En este caso, el transistor estar en zona de
corte y, consecuentemente, I
D1
= 0. Esto hace que I
D2
= 0, pero M2 no puede estar en corte
por ser V
GS2
= 0, ni en saturacin, ya que al ser V
GS2
- V
P
> 0, si M2 estuviera en saturacin
deba ser I
D2
> 0. Por tanto, M2 debe estar en zona hmica, es decir:
Hay dos posibilidades para que esto se verfique:
V
DS2
V
GS2
- V
P
V
DS2
- V
P
- 2 V
P
- V
P
2 V
P
V
P
, pero V
P
es
siempre negativa por lo que la anterior relacin es siempre falsa y no puede darse este caso.
V
DS2
I
D2
= K
N2
(V
GS2
- V
P
- ) V
DS2
= 0
2
V
DS2
I
D2
= K
N2
(- V
P
- ) V
DS2
= 0
2
V
DS2
1) - V
P
- = 0 V
DS2
= - 2 V
P
; pero por estar en zona hmica, debe cumplirse:
2
V
i
V
O
a) Inversor NMOS
M1
M2
V
DD
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 6
2) El nico caso posible es que V
DS2
= 0
A partir del valor de V
DS2
se puede calcular directamente la tensin de salida V
O
:
V
O
= V
DD
- V
DS2
= V
DD
, por tanto: Vi V
T1
V
O
= V
DD
(1 lgico)
Es importante hacer notar que al ser I
D1
= I
D2
= 0, el consumo de potencia en este
estado es cero.
b) Consideremos que V
DD
> V
T1
. Si se hace Vi = V
DD
(1 lgico), M1 entrar en
conduccin. Supongamos que trabaja en zona mica, es decir, que V
O
Vi - V
T
(ya que
V
GS1
= Vi y V
DS1
= V
O
) y que M2 est en saturacin, es decir, que V
DS2
= V
DD
- V
O

V
GS2
- V
P
= - V
P
V
O
V
DD
+ V
P
, entonces:
Del resultado de los apartados a) y b) se comprueba que el funcionamiento del circuito
bsico NMOS es el de un inversor.
Funciones lgicas con NMOS
Una de las principales ventajas que
ofrece la familia NMOS es la capacidad que
tiene de realizar cualquier funcin lgica
combinacional con un nmero muy pequeo
de transistores, es decir, presenta una gran
flexibilidad lgica y una gran capacidad de
integracin. En las figuras a) y b) estn
representadas respectivamente una funcin
NOR y una funcin NAND de dos entradas.
En el caso a), es evidente que basta con que
uno de los transistores MA o MB tengan su
V
O
I
D1
= K
N1
(V
DD
- V
T
- ) V
O
=
2
K
N2
I
D2
= (- V
P
)
2

2
K
N2
V
O
= V
DD
- V
T
- (V
DD
- V
T
)
2
- V
P

2
;
K
N1

K
N2
Si K
N1
>> K
N2
(V
DD
- V
T
)
2
>> V
P

2

K
N1

K
N2
(V
DD
- V
T
)
2
- V
P

2
V
DD
- V
T
K
N1

V
O
V
DD
- V
T
- (V
DD
- V
T
) V
O
0 (0 lgico)
En este caso el consumo de potencia no es cero, sino que viene dado por:
K
N2
P = V
DD
I
D2
= V
DD
(- V
P
)
2

2
V
A
V
B
V
O
a) NOR NMOS
MA MB
MC
V
DD
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 7
puerta a VDD para que conduzca en hmica,
conduciendo MC en saturacin y estando la
salida a 0. En el caso b), basta con que la
puerta de uno de los transistores est a 0
lgico para que el transistor se corte,
forzando I
D
= 0, con lo que MC conducir en
hmica y la salida estar a 1 lgico.
Combinando transistores en las dos
estructuras bsicas mostradas en las figuras
anteriores pueden obtenerse funciones
lgicas ms complejas, como se observa en
las figuras c) y d).
5 . - Familia lgic a CMOS.
El inversor CMOS tambin est formado por dos
transistores, pero se diferencia con el NMOS en que el transistor
de carga es de acumulacin de canal P y que la entrada del
circuito la constituyen las puertas de los dos transistores. Al igual
que en el inversor NMOS, la intensidad que circula por ambos
transistores es la misma: I
S
= I
D
. El funcionamiento del circuito
para entrada a nivel bajo y a nivel alto es el siguiente:
a) Si se hace Vi = 0 V, M
N
estar en corte, ya que V
TN
> 0
por lo que I
D
= 0 I
S
= 0. Por otra parte, para M
P
, V
SG
= V
DD
que debe ser mayor que V
TP
, por lo que M
P
conducir, pero al ser
I
S
= 0, debe hacerlo en zona ohmica; es decir:
V
A
V
B
V
O
b) NAND NMOS
MA
MB
MC
V
DD
V
A
V
B
V
O
c) VO = ( VA + VB ) VC + VD
V
DD
V
D
V
C
V
A
V
B
V
O
d) VO = VD ( VC + VA VB )
V
DD
V
D
V
C
V
i
V
O
a) Inversor CMOS
M
N
M
P
V
DD
V
SD
I
S
= K
P
(V
SG
- V
TP
- ) V
SD
= 0
2
V
SD
I
S
= K
P
(V
DD
- V
TP
- ) V
SD
= 0
2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 8
Hay dos posibilidades para que esto se verifique:
V
SD
V
SG
- V
TP
V
SD
V
DD
- V
TP
2 ( V
DD
- V
TP
) V
DD
- V
TP
; V
DD
> V
TP
2 1 IMPOSIBLE.
2) El nico caso posible es que V
SD
= 0
A partir del valor de V
SD
se puede calcular directamente la tensin de salida V
O
:
V
O
= V
DD
- V
SD
= V
DD
, por tanto: Para Vi = 0 V
O
= V
DD
(1 lgico).
Es importante hacer notar que al ser I
D
= I
S
= 0, el consumo de potencia en este estado
es cero.
b) Consideremos que V
DD
> V
TN
. Si se hace Vi = V
DD
(1 lgico), tendremos que V
SG
= V
DD
- Vi = V
DD
- V
DD
= 0 < V
TP
M
P
estar en corte I
S
= 0 I
D
= 0, pero por ser
V
DD
> V
TN
, M
N
deber conducir en zona hmica y, adems, tal como se vi en el anlisis del
inversor NMOS, debe cumplirse que V
DS
= 0, es decir, V
O
= 0. Por tanto, para Vi = V
DD

V
O
= 0.
En este caso, vuelve a cumplirse que I
D
= I
S
= 0, por lo que el consumo de potencia en
este estado tambin es 0.
Del resultado de los apartados a) y b) se comprueba que el funcionamiento del circuito
bsico CMOS es el de un inversor y el hecho de que en ambos casos el consumo de potencia
sea cero, significa que el consumo de potencia esttica del inversor CMOS es nulo, slo
consume energa durante las transiciones entre estados. Por este hecho, la familia CMOS es la
que posee menor consumo de energa.
Modelo simplificado de la estructura CMOS.
Para la solucin cualitativa de ejercicios basados en la familia CMOS es muy til el
modelo simplificado siguiente:
- Cuando a la puerta del transistor de canal N se le aplica una tensin igual a V
DD
, ste
conduce en zona hmica y se comporta como un cortocircuito entre la fuente y el drenador, y
cuando se le aplica 0 voltios est en corte y se comporta como un circuito abierto entre ambos
terminales.
- Cuando a la puerta del transistor de canal P se le aplica una tensin igual a 0 voltios,
ste conduce en zona hmica y se comporta como un cortocircuito entre la fuente y el
V
SD
1) V
DD
- V
TP
- = 0 V
SD
= 2 ( V
DD
- V
TP
); pero, por estar en zona ohmica:
2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 9
drenador, y cuando se le aplica V
DD
est en corte y se comporta como un circuito abierto
entre ambos terminales.
Aplicando este modelo al inversor CMOS, se obtiene fcilmente la funcin que realiza:
Funciones lgicas con CMOS.
La realizacin de funciones lgicas con circuitos CMOS es similar pero algo ms
compleja que con NMOS. Una puerta CMOS est dividida en dos partes, la parte P y la parte
N, compuestas por transistores de canal P y de canal N respectivamente. El funcionamiento
debe ser anlogo al del inversor, siempre debe estar una parte conduciendo en zona hmica y
la otra en zona de corte.
Debido a esto, la construccin de la funcin con los transistores de canal N se hace de la
misma forma que en la familia NMOS, pero la parte P debe ser construida con el mismo
nmero de transistores que la parte N dispuestos en la configuracin contraria. ( Los
transitores que en la parte N estn en paralelo se ponen en serie y viceversa ). Como ejemplo
tenemos las siguientes funciones:
V
O
M
N
M
P
V
DD
V
DD
V
O
M
N
M
P
V
DD
V
O
= V
DD
V
DD
a) Vi = 0
V
O
= 0
V
DD
b) Vi = VDD
V
A
V
B
V
O
a) NOR CMOS
MA
N
MB
N
MA
P
V
DD
MB
P
V
A
V
B
V
O
b) NAND CMOS
MA
N
MB
N
MA
P
V
DD
MB
P
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 10
6 . - Eje rc ic ios Re s ue lt os .
A.- Ejercicios de clculo del punto de trabajo.
El punto de trabajo de un MOSFET de canal N viene dado nicamente por tres
variables: V
GS
, V
DS
e I
D
, ya que siempre se cumple que I
G
0. Si es de canal P, las variables
a calcular son V
SG
, V
SD
e I
S
.
A1.- Para el MOSFET de acumulacin de canal N
de la figura, K = 0,2 mA / V
2
y V
T
= 3 V. Calcular el
punto de trabajo.
Primeramente se calcula V
GS
para ver si el
transistor conduce o est en corte.
En este caso es evidente que V
GS
= 5 V. La
resistencia R no realiza ninguna funcin en este circuito,
ya que, independientemente de cual sea su valor, la
tensin V
GS
no va a variar.
V
GS
= 5 V > 3 V = V
T
El transistor no est en corte.
a) Se supone que est en zona de SATURACION.
El comportamiento viene dado por:
K
N
i
D
= ( V
GS
- V
T
)
2
2
La condicin que debe cumplirse es: V
DS
V
GS
- V
T
;
i
D
= 0,4 mA 10 = 22 0,4 + V
DS
V
DS
= 1,2 V
V
GS
- V
T
= 2 V > V
DS
NO ESTA EN SATURACION.
b) Se supone que est en zona OHMICA.
El comportamiento viene dado por:
V
DS
i
D
= K
N
( V
GS
- V
T
- ) V
DS
2
La condicin que debe cumplirse es: V
DS
V
GS
- V
T
;
22 K
10 V
5 V
R
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 11
i
D
= - 0,1 V
DS

2
+ 0,4 V
DS
; por otra parte:
10 = 22 i
D
+ V
DS
2,2 V
DS

2
- 9,8 V
DS
+ 10 = 0 ; hay 2 soluciones
matemticamente posibles:
V
DS1
= 2,87 V ; V
DS2
= 1,58 V ; pero la nica que cumple la condicin es V
DS2
, por
lo tanto:
i
D
= 0,38 mA ; V
GS
= 5 V ; V
DS
= 1,58 V
A2.- En el circuito de la figura, I
S
= 0,5 mA y V
T
= 2 V. Indicar en qu zona se
encuentra el transistor y cul es el valor de K
P
.
Al ser i
G
0, la intensisdad que circula por las dos
resistencias de valor R es la misma, por tanto, la tensin en la
puerta del transistor, V
G
, vendr dada por la expresin:
R
V
G
= 10 = 5 V
R + R
Por otra parte:
10 = 10 i
S
+ V
SD
= 5 + V
SD
V
SD
= 5 V
10 = 1 i
S
+ V
SG
+ V
G
= 5,5 + V
SG
V
SG
= 4,5 V V
SG
- V
T
= 2,5 V < V
SD

2 i
S
ESTA EN ZONA DE SATURACION K
P
=
(V
SG
- V
T
)
2
K
P
= 0,16 mA / V
2
A3.- Calcular el valor de R
D
en el circuito de la figura para que la intensidad i
D
tenga
un valor igual a la mitad de la que tendra si el transistor estuviese en saturacin con el
mismo valor de V
GS
. ( K
N
= 0,2 mA / V
2
; V
T
= 3 V ).
De la misma forma que en el problema anterior:
V
GS
= 5 V
Si el transistor estuviese en zona de Saturacin, se
verificara que:
K
N
i
D(SAT)
= (V
GS
- V
T
)
2
= 0,4 mA
2
10 V
R
R
RD
10 V
R
R
iS
VG
1 K
9 K
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 12
La intensidad que circula en realidad es la mitad que la anterior, por lo que el transistor
debe funcionar en zona OHMICA:
i
D(SAT)
V
DS
i
D
= = 0,2 mA = K
N
( V
GS
- V
T
- ) V
DS
2 2
0,5 V
DS

2
- 2 V
DS
+ 1 = 0 V
DS1
= 3,41 V (1); V
DS2
= 0,58 V (2);
Por estar en hmica, la solucin correcta es la (2), es decir, V
DS
= 0,58 V ;
10 - V
DS
R
D
= R
D
= 47,1 K.
i
D
A4.- Para el MOSFET de deplexin de canal N de
la figura, K = 0,5 mA / V
2
y V
T
= -2 V. Calcular el
punto de trabajo.
Las ecuaciones LKV del circuito son:
5 = 10 i
D
+ V
DS
+ 2 i
D
V
DS
= 5 - 12 i
D
V
GS
+ 2 i
D
= 0 V
GS
= - 2 i
D
Para obtener la tercera ecuacin necesaria hay que
suponer el estado en que se encuentra el transistor:
a) Se supone que est en SATURACION: V
GS
- 2 V (1) ; V
DS
V
GS
+ 2 (2)
0,5
i
D
= ( V
GS
+ 2 )
2
= ( 1 - i
D
)
2
i
D

2
- 3 i
D
+ 1 = 0
2
i
D1
= 2,618 mA ; i
D2
= 0,382 mA
V
GS1
= - 2 i
D1
= - 5,236 V ; V
GS2
= - 2 i
D2
= - 0,764 V
(1) V
GS
= - 0,764 V ; i
D
= 0,382 V ; V
DS
= 5 - 12 i
D
= 0,416 V;
V
GS
- V
P
= 1,236 V > V
DS
No se cumple (2) NO ESTA EN SATURACION
a) Se supone que est en OHMICA: V
GS
- 2 V (1) ; V
DS
V
GS
+ 2 (2)
5 - 12 i
D
i
D
= 0,5 ( V
GS
+ 2 - ) ( 5 - 12 i
D
) 24 i
D

2
- 12
iD
+ 1,25 = 0
2
i
D1
= 0,352 mA ; i
D2
= 0,148 mA V
GS1
= - 0,704 V ; V
GS2
= - 0,296 V
V
DS1
= 0,776 V ; V
DS2
= 3,224 V > 1,704 No cumple (2);
10 K
5 V
2 K
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 13
V
DS1
= 0,776 V < 1,296 V = V
GS1
- V
P
Verifica (2), luego la solucin es:
i
D1
= 0,352 mA ; V
GS1
= - 0,704 V ; V
DS1
= 0,776 V ;
A5.- En el circuito de la figura, calcula el valor de
K
P
sabiendo que el valor de i
S
es de 50 mA. ( K
N
= 12,5
mA / V
2
; V
TN
= 1,5 V; V
TP
= 2 V )
Transistor MN:
V
GS
= V
DS
; V
TN
> 0 V
DS
> V
GS
- V
TN

MN est en SATURACION, ya que i
S
= i
D
> 0
K
N
12,5
i
D
= ( V
GS
- V
TN
)
2
50 = ( V
GS
- 1,5 )
2
; V
GS
1,5 V
2 2
V
GS
= 4,33 V V
DS
= 4,33 V
Transistor MP:
V
SG
= 5 V > 2 V = V
TP
MP no est en corte.
V
SD
= 5 - 4,33 = 0,67 V < 3 V = V
SG
- V
TP
MP est en zona OHMICA.
i
S
K
P
= K
P
= 28 mA/V
2
( V
SG
- V
TP
- V
SD
/2 ) V
SD
A6.- En el circuito de la figura, determina el estado de los transistores M1 y M2 y la
tensin de salida V
O
para: a) Vi = 0 ; b) Vi = V
DD
. ( K (M1) = K
1
, K (M2) = K
2
, V
T1
= V
T2
= V
T
, V
DD
> V
T
)
Transistor M2:
V
GS2
= V
DS2
V
DS2
> V
GS2
- V
T

Siempre que conduce M2 lo hace en
SATURACION.
a) V
i
= 0 V
V
i
< V
T
M1 est en CORTE i
D1
= 0 ; i
D2
= i
D1
i
D2
= 0 ;
Suponiendo que M2 est en SATURACION, con i
D2
= 0; entonces:
MP
5 V
iS
MN
M2
VDD
M1
Vi
VO
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 14
K
2
i
D2
= ( V
GS2
- V
T
)
2
= 0 V
GS2
= V
T

2
M2 est en el lmite de las zonas de SATURACION y CORTE, porque se verifican
las condiciones de las dos zonas.
V
GS2
= V
T
V
DS2
= V
T
= V
DD
- V
O
V
O
= V
DD
- V
T
b) V
i
= V
DD
V
i
> V
T
M1 conduce M2 tambin conduce y lo hace en SATURACION
K
2
i
D2
= ( V
DD
- V
O
- V
T
)
2

2
Suponiendo que M1 tambin est en SATURACION, debe cumplirse que:
V
DS1
= V
O
> V
i
- V
T
V
O
> V
DD
- V
T
K
1
K
2
i
D1
= i
D2
( V
DD
- V
T
)
2
= ( V
DD
- V
O
- V
T
)
2
2 2
M1 debe estar en zona OHMICA
V
O
K
2
i
D1
= ( V
DD
- V
T
- ) V
O
= i
D2
= ( V
DD
- V
O
- V
T
)
2

2 2
K
2
V
O

2
- 2 V
O
( V
DD
- V
T
) + ( V
DD
- V
T
)
2
= 0
K
1
+ K
2
Este resultado no satisface la condicin de que M1 est en OHMICA, luego la
solucin correcta no es el signo + de la raiz cuadrada.
K
1
K
1
V
O
= ( V
DD
- V
T
) ( 1 - ) ; pero: 1 - < 1
K
2
K
2
K
1
( V
DD
- V
T
) ( 1 - ) < V
DD
- V
T
M1 no est en SATURACION
K
2
K
1
K
1
V
O
= ( V
DD
- V
T
) ( 1 ) ; pero: 1 + > 1
K
1
+ K
2
K1 + K
2
K
1
( V
DD
- V
T
) ( 1 + ) > V
DD
- V
T
V
O
> V
DD
- V
T

K
1
+ K
2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 15
B.- Ejercicios de caracterstica de transferencia.
El clculo de la caracterstica de transferencia de circuitos con transistores MOSFET es
ms complejo que el de los circuitos presentados en temas anteriores, debido a que los
modelos de estos transistores son no lineales. Esto tiene como consecuencia que algunos
tramos de la caracterstica sean curvos en vez de rectilneos y que, en muchos casos, sea
preciso escoger la solucin autntica entre varias soluciones matemticamente correctas.
B1.- Representar la caracterstica de transferencia del siguiente inversor NMOS y
obtener los mrgenes de ruido NM
H
y NM
L
K
1
= 2 mA/V
2
; K
2
= 1 mA/V
2
; V
T1
= 1 V ; V
P2
= - 1 V
* Estados del transistor M1:
V
GS1
= V
i
; V
DS1
= V
O
i
D1
= i
D2

a) CORTE: V
i
1
i
D1
= 0
b) SATURACION: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
i
D1
= ( V
i
- 1 )
2
c) OHMICA: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
2
K
1
K
1
K
1
< 1 < 1 1 > 0 ;
K
1
+ K
2
K
1
+ K
2
K
1
+ K
2
K
1
K
1
K
1
> 0 < 0 1 < 1 ;
K
1
+ K
2
K
1
+ K
2
K
1
+ K
2
K
1
K
1
1 > 1 > 0 V
DD
- V
T
> ( V
DD
- V
T
) ( 1 ) > 0
K
1
+ K
2
K
1
+ K
2
V
DD
- V
T
> V
O
> 0 M1 est en OHMICA, verificndose que:
K
1
V
O
= ( V
DD
- V
T
) ( 1 - )
K
1
+ K
2
V
i
V
O
M1
M2
5 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 16
* Estados del transistor M2:
V
DS2
= 5 - V
O
; V
GS2
= 0 > V
P2
M2 nunca puede estar en corte
i
D2
= i
D1
a) SATURACION: 5 - V
O
1 V
O
4
i
D2
= 0,5 mA
b) OHMICA: 5 - V
O
1 V
O
4
i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
)
Se va a realizar un diagrama de estados o representacin grfica de las zonas de
funcionamiento de los transistores sobre el plano V
O
- V
i
Este diagrama da una idea de las zonas
del plano en las que debe estar cada tramo de
la caracterstica de transferencia.
1) M1 CORTE ; M2 SATURACION
V
i
1 V ; V
O
4 V
i
D1
= 0 ; i
D2
= 0,5 mA i
D1
i
D2
Este caso es IMPOSIBLE
2) M1 CORTE ; M2 OHMICA
V
i
1 V (1) ; V
O
4 V (2)
i
D1
= 0 = i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
) ;
Hay dos soluciones posibles: V
O
= 3 V y V
O
= 5 V. La primera no cumple la condicin
(2), por tanto la correcta es la segunda:
V
i
1 V V

= 5 V
3) M1 SATURACION ; M2 SATURACION
V
i
1 V (1) ; V
i
- 1 V
O
4 V (2)
M2 ohmica
M1 sat
M2 sat
M1 ohmica
M1
corte
4
V
O
1
V
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 17
i
D1
= ( V
i
- 1 )
2
= i
D2
= 0,5 ; Puesto que V
i
1 V , V
i
= 1 + 1 / 2 V
i
= 1,707 V
De (2) se deduce: 0,707 V V
O
4 V, por tanto:
V
i
= 1,707 V 0,707 V V
O
4 V
4) M1 SATURACION ; M2 OHMICA
1 V V
i
V
O
+ 1 (1) ; V
O
4 V (2)
i
D1
= ( V
i
- 1 )
2
= i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
) V
O

2
- 8 V
O
+ 15 + 2 ( V
i
- 1 )
2
= 0
5) M1 OHMICA ; M2 SATURACION
V
i
1 V (1) ; V
i
V
O
+ 1 (2) ; V
O
4 V (3)
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
D2
= 0,5 2 V
O

2
- 4 ( V
i
- 1 ) V
O
+ 1 = 0
2
V
O
= 4 1 - 2 ( V
i
- 1 )
2
; (2) V
O
4 V
O
= 4 + 1 - 2 ( V
i
- 1 )
2
;
Para que la raiz sea real, debe cumplirse:
1 - 2 ( V
i
- 1 )
2
0 V
i
1,707 V
De (1) y (2) : V
i
V
O
+ 1 ; V
O
4 V V
O
+ 1 5 V > 1,707 V
La condicin ms restrictiva es V
i
1,707 V
1 V V
i
1,707 V V
O
= 4 + 1 - 2 ( V
i
- 1 )
2

V
O
= Vi - 1 - 0,5 + ( V
i
- 1 )
2
;
(2) V
O
Vi - 1 V
O
= Vi - 1 - - 0,5 + ( V
i
- 1 )
2
;
Para que la raiz sea real, debe cumplirse:
- 0,5 + ( V
i
- 1 )
2
0 V
i
1,707 V
El mximo valor de V
O
se obtiene para V
i
= 1,707 V, y vale V
Omax
= 0,707 V, por lo
que siempre se cumple que V
O
0,707 V, condicin ms restrictiva que la (3), por tanto:
V
i
1,707 V V
O
= Vi - 1 - - 0,5 + ( V
i
- 1 )
2
;
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 18
Este ltimo tramo contiene al caso en que la tensin de entrada sea de 5 voltios,
tenindose:
V
O
( V
i
= 5 V ) = 0,063 V ; un valor muy prximo a 0 V
Tras el anlisis de estos 5 casos se tiene cubierto todo el rango de variacin de Vi, por lo
que no hara falta evaluar el caso que resta ya que debe ser imposible que se de, no obstante,
se va a comprobar esto.
6) M1 OHMICA ; M2 OHMICA
V
i
1 V (1) ; 4 V
O
V
i
- 1 V
i
5 V (2)
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
)
2
V
O

2
- 4 ( V
i
- 3 ) V
O
- 15 = 0
V
O
= 2 Vi - 6 15 + 4 ( V
i
- 3 )
2
;
(2) V
O
Vi - 1 V
i
5 15 + 4 ( V
i
- 3 )
2
;
15 + 4 ( V
i
- 3 )
2

(2) V
O
4 V V
i
5 ;
2
Estas dos expresiones slo pueden ser vlidas si: V
O
= 2 Vi - 6 - 15 + 4 ( V
i
- 3 )
2
(2) V
O
4 V 2 ( V
i
- 5 ) 15 + 4 ( V
i
- 3 )
2
; V
i
5 V
i
- 5 0
4 ( V
i
- 5 )
2
15 + 4 ( V
i
- 3 )
2
4 ( V
i
- 5 )
2
4 ( V
i
- 5 )
2
+ 16 ( V
i
- 5 ) + 31
16 ( V
i
- 5 ) + 31 0 V
i
3,06 V; pero esta condicin es incompatible con la
(2), por lo que esta combinacin es IMPOSIBLE.
M2 ohmica
M1 sat
M2 sat
M1 ohmica
M1
corte
4
V
O
1
V
i
1,707
0,707
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 19
* Clculo de los mrgenes de ruido.
Hay que calcular primeramente V
IH
, V
IL
, V
OH
y V
OL
. De la curva de transferencia se
deduce claramente que las zonas donde se encuentran estos puntos son M1 SATURACION,
M2 OHMICA y M1 OHMICA, M2 SATURACION.
1) M1 SATURACION, M2 OHMICA:
En esta zona se calculan V
IL
y V
OH
.
2) M1 OHMICA, M2 SATURACION:
En esta zona se calculan V
IH
y V
OL
.
V
O
= 4 + 1 - 2 ( V
i
- 1 )
2
;
d V
O

= - 1 2 ( V
IL
- 1 ) = 1 - 2 ( V
IL
- 1 )
2
; V
i
1 V
IL
= 1,408 V
d V
i

V
i
= V
IL
V
OH
= V
O
( V
IL
) V
OH
= 4,816 V
V
O
= V
i
- 1 - - 0,5 + ( V
i
- 1 )
2
;
d V
O

= - 1 V
IH
- 1 = 2 - 0,5 + ( V
IH
- 1 )
2
; V
i
1 V
IH
= 1,816 V
d V
i

V
i
= V
IH
V
OL
= V
O
( V
IH
) V
OL
= 0,408 V
NM
L
= 1 V ; NM
H
= 3 V
V
O
V
i 1,816
0,408
4,816
1,408
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 20
B2.- Representar la caracterstica de transferencia del siguiente inversor CMOS y
obtener los mrgenes de ruido NM
H
y NM
L
K
1
= K
2
= 2 mA/V
2
; V
T1
= V
T2
= 1 V
* Estados del transistor M1:
V
GS1
= V
i
; V
DS1
= V
O
i
D1
= i
S2

a) CORTE: V
i
1
i
D1
= 0
b) SATURACION: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
i
D1
= ( V
i
- 1 )
2
c) OHMICA: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
2
* Estados del transistor M2:
V
SG2
= 5 - V
i
; V
SD2
= 5 - V
O
i
S2
= i
D1
a) CORTE: 5 - V
i
1 V
i
4
i
S2
= 0
b) SATURACION: V
i
4 ; 5 - V
O
5 - V
i
- 1 V
i
V
O
- 1
i
S2
= ( 4 - V
i
)
2
c) OHMICA: V
i
4 ; V
i
V
O
- 1
i
S2
= ( V
O
+ 3 - 2 V
i
) ( 5 - V
O
)
Del diagrama de estados se deduce que son imposibles las combinaciones M1 CORTE,
M2 CORTE y M1 OHMICA, M2 OHMICA.
V
i
V
O
M1
M2
5 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 21
1) M1 CORTE ; M2 SATURACION
V
i
1 V (1) ; V
i
V
O
- 1 (2)
i
D1
= 0 = i
S2
= ( 4 - V
i
)
2
V
i
= 4 V
No verifica la condicin (1)
Este caso es IMPOSIBLE
2) M1 CORTE ; M2 OHMICA
V
i
1 V (1) ; V
i
V
O
- 1 (2)
i
D1
= 0 = i
S2
= ( V
O
+ 3 - 2 V
i
) ( 5 - V
O
)
Hay dos soluciones posibles: V
O1
= 2 V
i
- 3 y V
O2
= 5 V.
Aplicando la condicin (2) a V
O1
queda: V
i
2 V
i
- 4 V
i
4 V, resultado
incompatible con la condicin (1), por lo que esta solucin no es correcta.
Aplicando la condicin (2) a V
O2
resulta V
i
4 V, condicin que es compatible con (1)
pero menos restrictiva, por lo que el resultado final es:
V
i
1 V V

= 5 V
3) M1 SATURACION ; M2 CORTE
V
i
4 V (1) ; V
i
V
O
+ 1 (2)
i
D1
= ( V
i
- 1 )
2
= i
S2
= 0 V
i
= 1 V No cumple la condicin (1)
Este caso es IMPOSIBLE
4) M1 SATURACION ; M2 SATURACION
1 V V
i
4 V (1) ; V
O
- 1 V
i
V
O
+ 1 (2)
i
D1
= ( V
i
- 1 )
2
= i
S2
= ( 4 - V
i
)
2
; De la condicin (1) se deduce que se toman los
signos positivos de las raices, quedando:
V
i
- 1 = 4 - V
i
V
i
= 2,5 V
M2 ohmica
M1 sat
M2 sat
M1 ohmica
M1
corte
V
O
1
V
i
4
1
M2
corte
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 22
De (2) se deduce: 1,5 V V
O
3,5 V, por tanto:
V
i
= 2,5 V 1,5 V V
O
3,5 V
5) M1 SATURACION ; M2 OHMICA
1 V V
i
4 V (1) ; V
i
V
O
- 1 (2)
i
D1
= ( V
i
- 1 )
2
= i
S2
= ( V
O
+ 3 - 2 V
i
) ( 5 - V
O
)
V
O

2
- 2 ( 1 + V
i
) V
O
+ V
i

2
+ 8 V
i
- 14 = 0
6) M1 OHMICA ; M2 CORTE
V
i
4 V (1) ; V
i
V
O
+ 1 (2)
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
S2
= 0
2
Hay dos soluciones posibles: V
O1
= 2 V
i
- 2 y V
O2
= 0 .
Aplicando la condicin (2) a V
O1
queda: V
i
2 V
i
- 1 V
i
1 V, resultado
incompatible con la condicin (1), por lo que esta solucin no es correcta.
Aplicando la condicin (2) a V
O2
resulta V
i
1 V, condicin que es compatible con (1)
pero menos restrictiva, por lo que el resultado final es:
V
i
4 V V

= 0 V
7) M1 OHMICA ; M2 SATURACION
1 V V
i
4 V (1) ; V
i
V
O
+ 1 (2)
V
O
= V
i
+ 1 15 - 6 V
i
; (2) V
O
V
i
+ 1 V
O
= V
i
+ 1 + 15 - 6 V
i
;
Para que la raiz sea real, debe cumplirse:
15 - 6 V
i
0 V
i
2,5 V
De (2) : V
i
V
O
- 1 V
i
2,5 V Se obtiene la misma condicin anterior:
1 V V
i
2,5 V V
O
= Vi +1 + 15 - 6 V
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 23
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
S2
= ( 4 - V
i
)
2
V
O

2
- 2 ( V
i
- 1 ) V
O
+ ( 4 - V
i
)
2
= 0
2
* Clculo de los mrgenes de ruido.
Hay que calcular primeramente V
IH
, V
IL
, V
OH
y V
OL
. De la curva de transferencia se
deduce claramente que las zonas donde se encuentran estos puntos son M1 SATURACION,
M2 OHMICA y M1 OHMICA, M2 SATURACION.
1) M1 SATURACION, M2 OHMICA:
En esta zona se calculan V
IL
y V
OH
.
V
O
1
V
i
4
1
5
1,5
3,5
2,5
V
O
= Vi - 1 6 V
i
- 15 ;
(2) V
O
Vi - 1 V
O
= Vi - 1 - 6 V
i
- 15 ;
Para que la raiz sea real, debe cumplirse:
6 V
i
- 15 0 V
i
2,5 V
De (2) : V
i
V
O
+ 1 V
i
2,5 V Se obtiene la misma condicin anterior:
2,5 V V
i
4 V V
O
= Vi - 1 - 6 V
i
- 15
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 24
2) M1 OHMICA, M2 SATURACION.
En esta zona se calculan V
IH
y V
OL
.
V
O
= V
i
+ 1 + 15 - 6 V
i
;
d V
O

= - 1 V
IL
= 2,125 V
d V
i

V
i
= V
IL
V
OH
= V
O
( V
IL
) V
OH
= 4,625 V
V
O
V
i
5
0,375
4,625
2,875 2,125
V
O
= Vi - 1 - 6 V
i
- 15 ;
d V
O

= - 1 V
IH
= 2,875 V
d V
i

V
i
= V
IH
V
OL
= V
O
( V
IH
) V
OL
= 0,375 V
NM
L
= 1,75 V ; NM
H
= 1,75 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 25
C.- Ejercicios de anlisis de la funcin lgica que realiza un circuito.
En el caso en que el circuito corresponda con la forma estndar de realizar una puerta
NMOS o CMOS, la funcin lgica se deduce directamente de la observacin de la disposicin
de los transistores de canal N. Los que estn en paralelo realizan funciones OR y los que estn
en serie funciones AND. La funcin final est negada.
C.1.- Indicar la funcin lgica que realizan los siguientes circuitos:
V
O
V
DD
V
D
V
C
b)
V
A
V
B
a) Es una puerta NMOS. Los transistores conectados a V
D
y V
B
estn en serie, luego se
debe tomar V
D
V
B
y los conectados a V
C
y V
A
en paralelo V
C
+ V
A
. Ambos bloques
estn en serie, por lo que la funcin total ser:
V
O
= V
D
V
B
( V
C
+ V
A
)
b) Es una puerta CMOS. En la zona N, V
D
y V
B
estn en paralelo (V
D
+ V
B
) y ambos
en serie con V
C
y V
A
. En la zona P, la conexin es la inversa, V
D
y V
B
en serie y el conjunto
en paralelo con V
C
y V
A
, por lo que la funcin ser:
V
O
= ( V
D
+ V
B
) V
C
V
A
V
A
a)
V
C
V
D
V
DD
V
O
V
B
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 26
En el caso en que el circuito no sea una realizacin estndar, hay que analizar todas las
combinaciones entre las entradas y, aplicando el modelo simplificado ON - OFF de los
transistores MOSFET, deducir la funcin lgica.
C2.- Deducir la funcin lgica que realiza el siguiente circuito.
Est claro que no es un circuito CMOS estndar, ya que no se verifica la regla de que
los transistores estn dispuestos de forma contraria en las zonas P y N, por lo que hay que
analizar todos los casos posibles:
a) Z = V
DD
; V
i
= 0. El circuito equivalente es:
M
P

V
DD
V
O
V
DD
Z
V
i
M
N

M
P

V
DD
V
O
= V
DD
V
DD
Z
V
i
M
N

E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4

Departamento de Electrnica Pag 27
b) Z = V
DD
; V
i
= V
DD
. El circuito equivalente es:
c) Z = 0 ; V
i
= V
DD
. El circuito equivalente es:
Este caso es interesante, ya que la salida VO no est conectada ni a V
DD
ni a tierra, sino
que est desconectada de todos los elementos de la puerta, lo que significa que la tensin a la
que se encuentra no depende de la propia puerta, sino que la impone el circuito al que se
conecte dicha salida. Este estado en el que la salida del circuito se "desconecta" de l se
denomina estado de alta impedancia (HIZ) dicindose que la puerta es "triestado". Este tipo
de puertas son esenciales en la realizacin de arquitecturas de bus compartido.
M
P

V
DD
V
O
= 0
V
DD
Z
V
i
M
N

M
P

V
DD
V
O
V
DD
Z
V
i
M
N

E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4

Departamento de Electrnica Pag 28
d) Z = 0 ; V
i
= 0. El circuito equivalente es:
En este caso ocurre lo mismo que en el anterior, la salida est
en estado de alta impedancia. La tabla de verdad del circuito es la
que se muestra al margen. Cuando Z = 1, el circuito realiza la
inversin de V
i
( V
O
= V
i
) y cuando Z = 0, la salida permanece en
estado de alta impedancia, por lo que la puerta es un INVERSOR
TRIESTADO, con entrada V
i
, salida V
O
y entrada de control Z.
D. - Eje rc ic ios de s nt e s is de una func in lgic a e s t ndar NMOS o CMOS.
La sntesis es ms compleja que el anlisis, ya que una misma funcin puede ser
realizada con circuitos diferentes con distinto nmero de transistores y de niveles de
computacin. Teniendo en cuenta que las puertas estndar obtienen siempre una salida
negada, conviene aplicar las leyes de De Morgan hasta encontrar una estructura con un
nmero de transistores mnimo.
D1.- Realizar con la familia CMOS las siguientes funciones:
a) A C + B
b) ( A + B ) ( A + C )
a) La realizacin directa del circuito no puede realizarse en un nico nivel de
computacin, ya que la funcin no es igual a la negacin de un conjunto de variables no
negadas relacionadas por operaciones AND u OR. Por tanto, para realizar la funcin tal como
se presenta son necesarios 10 transistores en tres niveles de computacin:
M
P

V
DD
V
O
= HIZ
V
DD
Z
V
i
M
N

Z V
i
V
O
0 0 HIZ
0 1 HIZ
1 0 1
1 1 0
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 29
Esta realizacin puede mejorarse si se modifica la expresin de la funcin aplicando las
leyes de De Morgan:
A C + B = A C B
El circuito que realiza esta nueva versin de la funcin consta de 8 transistores
dispuestos en dos niveles de computacin.
b) En este caso, la transformacin ms evidente que hay que realizar es:
( A + B) ( A + C) = A + B C
Puesto que ninguna variable aparece negada, lo ptimo en este caso es obtener la
funcin negada mediante una nica puerta y negar la salida de esta. Con esto se obtiene un
circuito con 8 transistores y dos niveles.
La realizacin en CMOS sera como sigue:



A C + B
B
A C
A C + B
C
A
B

B
A
C
A C
C A B
A C B
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 30
La realizacin en NMOS sera:
Esta ltima realizacin tiene menos transistores que la CMOS, ya que slo se necesita
un transistor de carga. Esto hace que, en general, la familia NMOS tiene mayor capacidad de
integracin mientras que la CMOS presenta un consumo inferior.
7 . - Eje rc ic ios Propue s t os
1.- En el circuito de la figura, el valor de la
intensidad i es de 4 mA cuando el interruptor S1 est
abierto y de 3 mA cuando est cerrado. Calcula V
T
y
K
N
.
( Solucin: V
T
= 1,55 V ; K
N
= 0,404 mA / V
2
)


B
A
C
A + B C
C
A
B
A + B C

B
A
A + B C
C
A + B C
10 V
i
1 K
1 K
S1
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 31
2.- Indicar para qu rango de valores de Vi estarn todos los transistores en saturacin.
Datos: K (M1) = K (M2) = K (M3) = K
0
;
V
T
(M1) = V
T
(M2) = V
T
(M3) = V
T
;
V
BIAS
- V
SS
> V
T.
( Solucin: Vi V
DD
+ V
SS
+ V
T
- V
BIAS
;
Vi 2 V
BIAS
- V
SS
- V
T
)
3.- En el circuito de la figura, encontrar la
zona de trabajo de los transistores y los valores
de i
1
, i
2
y V
O
.
Datos: K (M1, M2, M3) = 2 mA / V
2
V
T
(M1, M2, M3 ) = 2 V.
( Solucin: M1, M2 y M3 en SATURACION,
i
1
= 1 mA, i
2
= 1 mA, V
O
= 3 V )
4.- En el circuito de la figura, calcular el
valor de la tensin V
O
y el estado de los
transistores en los siguientes casos:
a) VA = - 5 V
b) VA = + 5 V
Datos: V
TN
= V
TP
= 2 V ; K
N
= K
P
= 0,1
mA/V
2
( Solucin: a) V
O
= - 4,877 V ; MN en
ohmica, MP en corte ; b) V
O
= 4,877 V ;
MN en corte, MP en ohmica )
M3
VBIAS
M2
VSS
Vi
M1
VDD
VO
i2
M2
M3
M1
i1
6 V
1 K
MP
5 V
VO
MN
50 K
5 V
VA
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 32
5.- En el circuito de la figura, obtener la
funcin lgica que realiza, la caracterstica de
transferencia y la potencia consumida para las
entradas: a) Vi = 0 V ; b) Vi = 5 V
Datos: K
N
= 0,05 mA/V
2
; V
P
= -1 V ; = 10
V
BE(ON)
= 0,7 V ; V
CE(SAT)
= 0,2 V
6.- Realiza una tabla con los
estados de los transistores M1,
M2, M3 y M4 y el valor de V
O
para todas las combinaciones de
las entradas V
i
y Z. Qu funcin
lgica realiza el circuito ?.
( Solucin: inversor triestado)
7.- Analizar y obtener razonadamente la funcin lgica que realiza el circuito de la
figura, indicando para cada combinacin de entrada el estado de los transistores MP1, MN1,
MP2 y MN2.
( Solucin: funcin EXOR ).
VO
Q
MD
Vi
5 V
100 K
M1
V
O
M3
M4
Z
Z
V
DD
V
DD
M2
V
i
MP1
MN1
MP2
MN2
V
A
V
B
V
O
V
DD
V
B
(Solucin: V
i
0,7 V V
O
= 5 V; 0,7 V
V
i
0,95 V V
O
= 4 + 3,8 - 4 V
i
; V
i
= 0,95 V
0,2 V V
O
4 V ; V
i
0,95 V V
O
= 0,2 V
a) P = 0 mW; b) P = 0,125 mW.
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 33
8.- Analizar y obtener
razonadamente la funcin lgica que
realiza el circuito de la figura, indicando
para cada combinacin de entrada el
estado de los transistores MA, MB, y
MD.
( Solucin: funcin EXNOR ).
9.- Implementar con la familia CMOS las siguientes funciones:
a) A*B*C*D*E
b) ( A*B+C*D) E
c) A + B*C + D
d) A*B + C*D*E
e) A*B*C +A*C
V
A
V
B
V
O
V
DD
V
A
V
B
V
O
V
DD
MA
MB
MD
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 34