1

4.4 Comparador analgico

4.4.1 Descripcin general

El comparador analgico compara los valores de las entradas positiva y negativa. Si la
entrada positiva es mayor que la negativa la salida es un uno.
La salida del comparador puede utilizarse como seal de Input Capture del
TimerCounter 1 y como evento de interrupcin seleccionando distintos modos: flanco
positivo, flanco negativo y conmutacin.
La figura que sigue muestra un diagrama en bloques del comparador:

















4.4.2 Entradas multiplexadas

La entrada negativa del comparador pueden provenir de distintas fuentes de acuerdo al
siguiente cuadro:








2
La entrada positiva tambin puede provenir de dos fuentes diferentes de acuerdo al
estado del bit ACBG del registro de control y estado ACSR:








4.4.3 Descripcin de registros

ADCSRB A/D control and Status Register B







Bit6 ACME: Analog Comparator Multiplexer Enable
Ver tabla en la pgina anterior para ver funcionamiento de este bit

ACSR Analog Comparator Control and Status Register






Bit7 ACD: Analog comparator disable
Cuando este bit est en uno se deshabilita el comparador. Para evitar una posible
interrupcin cuando se cambia este bit es necesario poner a cero el bit ACIE.

Bit6 ACBG: Analog Comparator Band Gap Select
Con este bit en uno se elige como seal de entrada positiva del comparador la tensin
de referencia interna. Con un cero la entrada proviene de AIN0

Bit5 ACO: Analog Comparator Output

Bit4 ACI: Analog Comparator Interrupt Flag
Este bit se pone en uno cuando se produce alguno de los eventos de acuerdo al modo
de interrupcin definido por los bits ACIS1 y ACIS0 . Si el bit ACIE y el bit I del SREG
estn en uno, entonces se ejecuta la rutina de interrupcin correspondiente. El bit ACI
se pone a cero al ejecutarse la rutina de interrupcin o escribiendo un uno en el mismo
bit.

Bit3 ACIE: Analog Comparator Interrupt Enable
Estando en uno habilita la interrupcin del Comparador Analgico (siempre que el bit I
del SREG tambin est en uno).

Bit2 ACIC: Analog Comparator Input Capture



ACBG Analog Comparator Positive Input
0
1
AIN0
BANDGAP REFERENCE
3
Con este bit en uno se habilita la salida del Comparador Analgico como entrada de
Input Capture del TimerCounter 1.

Bits1:0 ACIS1, ACIS0 : Analog Comparator Interrupt Selector
Estos bits determinan qu evento del comparador determina la interrupcin por
Comparador Analgico.














DIDR1 Digital Input Disable Register 1






Bits 1:0 ANI1D, AIN0D: AIN1 and AIN0 Digital Input Disable

Cuando se utilizan los pines AIN1 y AIN0 como entradas analgicas del comparador y
estos bits se ponen en uno se deshabilitan los buffers de entrada digital de los pines
correspondientes y de esta manera se reduce la potencia consumida por los mismos.