Universidad Central de Venezuela

Facultad de Ciencias
Escuela de Computacin
Organizacin y Estructura del Computador II

Sem. Clase Fecha Teora Prctica Proyectos Talleres Observaciones

lunes, 16-06-14
Informacin de instalacin de
LogiSim. Tutorial para
aprender a manejarlo.
[H&H: 2da]: 1.1-1.3
[P&H: 4ta]:
[P&H: 5ta]: 1.1-1.5, 1.7
mircoles, 18-06-14
[H&H: 2da]: 1.5-1.8, 2.1-2.4
[P&H: 4ta]:
[P&H: 5ta]: B.1-B.3, 1.7
---- viernes, 20-06-14
Prctica 1: Transistores,
voltaje, niveles lgicos, lgica
combinacional
lunes, 23-06-14 Circuitos combinacionales
[H&H: 2da]: 2.5-2.8
[P&H: 4ta]:
[P&H: 5ta]:
mircoles, 25-06-14
[H&H: 2da]: 2.9, 5.2-5.3
[P&H: 4ta]:
[P&H: 5ta]:
---- viernes, 27-06-14
Prctica 2: Lgica
combinacional
2
3
Lgica combinacional multinivel. Valores ilegales (X), valores
flotantes (Z), bfer tri-state. Mapas de Karnaugh. Trminos
redundantes (don't care - ejemplo: display BCD). Herramientas para
la sntesis de circuitos combinacionales. Componentes bsicos
combinacionales: comparador, multiplexor, demultiplexor,
decodificador, codificador.
4
Tiempos de respuesta. Circuitos aritmticos: Suma, resta,
multiplicacin, divisin, desplazadores, rotadores.
Planificacin del Semestre 01-2014
3 parciales tericos (70%) 3 parciales prcticos (10%) 4 miniproyectos (20%)
1
1
INTRODUCCIN A LA MATERIA. Objetivos del curso.
Evaluacin. Organizacin de la materia. Presentacin del grupo
docente. Planificacin. Principales ideas de la arquitectura de
computadores. Revisin del modelo simplificado de
hardware/software como capas jerrquicas: abstraccin. Repaso de
los principales componentes de un computador. Tecnologas
utilizadas en la construccin de procesadores y memoria.
2
DISEO DE LGICA COMBINACIONAL. Switches, transistores,
puertas lgicas, tablas de verdad, circuitos lgicos, voltaje, niveles
lgicos, ruido, transistores CMOS, consumo de energa, ecuaciones
lgicas (booleanas), lgebra de Boole, ecuaciones lgicas
implementadas en circuitos digitales.
lunes, 30-06-14 Asignacin del proyecto 1 Circuitos Secuenciales
[H&H: 2da]: 3.1-3.3
[P&H: 4ta]:
[P&H: 5ta]:
mircoles, 02-07-14
[H&H: 2da]: 3.4-3.5
[P&H: 4ta]:
[P&H: 5ta]:
---- viernes, 04-07-14 Prctica 3: Lgica secuencial
lunes, 07-07-14 Bloques Digitales
[H&H: 2da]: 3.5, 5.4
[P&H: 4ta]:
[P&H: 5ta]:
mircoles, 09-07-14
[H&H: 2da]: 4.1-4.7
[P&H: 4ta]:
[P&H: 5ta]: B.4
---- viernes, 11-07-14
Prctica 4: Lgica secuencial,
HDL
9 lunes, 14-07-14 Intro MIPS y MARS
[Par]: 4.1-4.2
[P&H: 4ta]:
[P&H: 5ta]: 1.6
10 mircoles, 16-07-14
[Par]: 4.3-4.6
[P&H: 4ta]:
[P&H: 5ta]: 1.8-1.10
---- viernes, 18-07-14
Prctica 5: Medicin de
rendimiento de computadores
5
MEDICION DEL RENDIMIENTO DE COMPUTADORES: Costo,
rendimiento y costo/rendimiento. Ley de Moore. Definicin de
rendimiento de computadores. Estimacin de rendimiento:
Terminologa (eficiencia, productividad, latencia, rendimiento
relativo, tiempo y velocidad), velocidad de reloj, MIPS, MFLOPS.
Mejora de rendim. y la Ley de Amdahl. Medicin de rendimiento
contra modelado: Programas de prueba o benchmarking (LINPACK,
LAPACK). Informe del rendimiento de computadoras. Problemas de
consumo de potencia. Estudio de casos.
Parcial terico 1: Diseo Digital.
Hora: 3:00 p.m. Peso: 25%
4
7 Contadores. Registros.
8 Lenguajes de descripcin de hardware.
Parcial prctico 1: Hasta temporizacin y sntesis.
Hora: 3:00 p.m.
3
5
DISEO DE LGICA SECUENCIAL. Latches. Flip-flops. Diseo
lgico sncrono. Circuitos secuenciales. Descripcin funcional
explcita de circuitos secuenciales.
6
Grafo de comportamiento. Temporizacin de la lgica secuencial.
Sntesis a partir de tablas. Ejemplo de sntesis.
lunes, 21-07-14
[H&H: 2da]: 6.1-6.4
[P&H: 4ta]:
[P&H: 5ta]: 2.1-2.7
mircoles, 23-07-14
[H&H: 2da]: 6.4-6.7
[P&H: 4ta]:
[P&H: 5ta]: 2.8-2.14, 2.19-
2.20
---- viernes, 25-07-14 Prctica 6: ISA MIPS
Recepcin del proyecto 1.
Asignacin del proyecto 2
lunes, 08-09-14
[H&H: 2da]: 7.1-7.3
[P&H: 4ta]:
[P&H: 5ta]: 4.1-4.4
mircoles, 10-09-14
[H&H: 2da]: 7.4
[P&H: 4ta]:
[P&H: 5ta]: 4.4
---- viernes, 12-09-14
Prctica 7: Procesador
monociclo y multiciclo
lunes, 15-09-14
[H&H: 2da]: 7.5
[P&H: 4ta]:
[P&H: 5ta]: 4.5-4.6
mircoles, 17-09-14
[H&H: 2da]: 7.5
[P&H: 4ta]:
[P&H: 5ta]: 4.6-4.7
---- viernes, 19-09-14
Prctica 8: Procesador
segmentado, riesgos de datos
Recepcin del proyecto 2.
Asignacin del proyecto 3
8
15 Procesadores segmentados. Camino de datos y control segmentado.
16 Camino de datos y control segmentado. Riesgos de datos.
7
13
Microarquitectura: Introduccin. Construccin de un camino de
datos. Procesador de nico ciclo.
14 Procesador multiciclo.
6
11
EL PROCESADOR: Arquitectura: Introduccin a MIPS.
Instrucciones. Operandos. Representacin de instrucciones en el
computador: Instrucciones tipo R, instrucciones tipo I, instrucciones
tipo J. Programacin: Instrucciones aritmtico/lgicas, saltos,
condicionales, ciclos.
12
Programacin: Arreglos, llamadas a funcin. Modos de
direccionamiento. Mapa de memoria, seudoinstrucciones,
excepciones, instrucciones para manipulacin de enteros,
instrucciones punto flotante.
lunes, 22-09-14
[H&H: 2da]: 7.5, 7.7
[P&H: 4ta]:
[P&H: 5ta]: 4.8-4.9
mircoles, 24-09-14
[H&H: 2da]: 7.8
[P&H: 4ta]:
[P&H: 5ta]:
---- viernes, 26-09-14
Prctica 9: Riesgos de control,
excepciones y
micorarquitecturas avanzadas
lunes, 29-09-14
[H&H: 2da]: 5.5-5.6
[P&H: 4ta]:
[P&H: 5ta]: B.8-B.9
mircoles, 01-10-14
[H&H: 2da]: 5.5-5.6
[P&H: 4ta]:
[P&H: 5ta]: B.8-B.9
---- viernes, 03-10-14
Prctica 10: Implementacin
de la memoria
lunes, 06-10-14
[P&H: 4ta]:
[P&H: 5ta]: 5.4-5.5,5.7-5.8
mircoles, 08-10-14
[P&H: 4ta]:
[P&H: 5ta]: 5.6,5.9-5.10,5.13-
5.15
---- viernes, 10-10-14
Prctica 11: Diseo y aspectos
avanzados de la jerarqua de
memoria
Recepcin del proyecto 3.
Asignacin del proyecto 4
11
21
Memoria Cach y aspectos de desempeo. Memoria virtual. Mejora
del rendimiento de la memoria virtual. Marco comn para la
jerarqua de memoria.
22
Mquinas virtuales. Proteccin: Memoria virtual y mquinas
virtuales. Utilizacin de una mquina de estados finitos para
controlar una cach simple. Estudio de casos.
Parcial prctico 2: Hasta Riesgos de datos.
Hora: 3:00 p.m.
10
19
DISEO E IMPLEMENTACIN DE LA JERARQUA DE
MEMORIA: Arreglos de memoria: Principios de las memorias
semiconductoras, DRAM, SRAM, rea y retardo, conjunto de
registros.
20
ROM, PROM, EPROM. Banco de memoria. Deteccin y correccin
de errores. Arreglos lgicos: Arreglo de lgica programable, FPGA.
Parcial terico 2: Medicin del rend. de computadores y el
procesador. Hora: 3:00 p.m. Peso: 25%
9
17 Riesgos de control. Excepciones.
18 Microarquitecturas avanzadas.
lunes, 13-10-14
[Par]: 22.1-22.6
[H&V&S: 5ta]: 3.1-3.2
mircoles, 15-10-14
[Par]: 23.1-23.4
[H&V&S: 5ta]: 7.1-7.3
---- viernes, 17-10-14
Prctica 12: Entrada/salida y
buses
lunes, 20-10-14
[Par]: 23.5-23.6,24.1-24.5
[H&V&S: 5ta]: 7.4-7.5
mircoles, 22-10-14
[Par]: 21.1-21.6
[H&V&S: 5ta]: 3.1-3.2
---- viernes, 24-10-14
Prctica 13: Interfaces y
perifricos
Recepcin del proyecto 4.
lunes, 27-10-14
[Tan: 6ta]: 8.1-8.3
[H&V&S: 5ta]: 12.1-12.4,
mircoles, 29-10-14
[Tan: 6ta]: 8.4-8.5
[H&V&S: 5ta]: 12.5-12.6
14
27
ARQUITECTURAS DE COMPUTADORES PARALELOS:
Dificultades para programar en paralelo. Taxonoma de Flynn:
SISD, MIMD, SIMD, SPMD. Paralelismo a nivel de
chip:Paralelismo a nivel de instruccin, multihilamiento,
multiprocesadores en un nico chip. Coprocesadores: Procesadores
de red, procesadores grficos, procesadores criptogrficos.
Multiprocesadores de memoria compartida: Multiprocesadores vs.
multicomputadores, semnticas de acceso a memoria, arquitecturas
de multiprocesamiento simtrico UMA, multiprocesadores NUMA,
multiprocesadores COMA.
28
Cachs mltiples y coherencia de cach. Protocolo MESI.
Multicomputadores de paso de mensajes: Redes de interconexin,
procesadores paralelos masivos (MPP), clusters de computadores,
software de comunicacin para multicomputadores, planificacin,
memoria compartida a nivel de aplicacin, modelos de desempeo y
benchmarks. Computacin grid. Computacin en la nube.
Parcial prctico 3: Hasta E/S, Buses, Interfaces, Perifricos.
Hora: 3:00 p.m.
13
25
Enlaces e interfaces: Enlaces, rendimiento de bus, fundamentos de
interfaces, estndares de interfaces. Interrupciones y cambios de
contexto: Llamadas al sistema para E/S, interrupciones, excepciones,
trampas, manejo de interrupciones simples, interrupciones anidadas,
interrupciones vectorizadas, interrupciones enmascarables,
interrupciones no enmascarables. Tipos de cambio de contexto.
26
Perifricos de E/S: Dispositivos y controladores,
arreglos de disco y RAID, memoria ptica, cinta magntica, CD-
ROM, DVD y Blue Ray, teclado y ratn, monitores, impresoras.
Interfaz externa. Estudio de casos.
12
23
ENTRADA/SALIDA, BUSES, INTERFACES y PERIFRICOS:
Direccionamiento de E/S. Mdulos de E/S. Interrupciones: Ciclo de
atencin de una interrupcin, hardware y software
asociado. Tcnicas de transferencia de E/S: programada, basada en
interrupciones, basada en acceso directo a memoria (DMA). Mejora
del rendimiento de la E/S. Procesadores y canales de E/S.
24
Subsistema de buses: Definicin de bus y caractersticas,
aspectos de diseo (ancho, tipo, operaciones), protocolos de
comunicacin de bus, ciclo del bus, tipos de buses, interconexin en
bus comn, tcnicas de arbitraje, tecnologas de buses.
---- viernes, 31-10-14
Prctica 14: Arquitectura de
computadores paralelos
15 ---- lunes, 03-11-14 Semana de ltimas evaluaciones (03/11/2014 al 07/11/2014) Fijada por C.E.
16 ---- lunes, 10-11-14 Semana de reparaciones (10/11/2014 al 14/11/2014) Fijada por C.E.
FECHAS IMPORTANTES: Parcial Terico 1: PESO: 25%
Parcial Terico 2: PESO: 25%
Parcial Terico 3: PESO: 20%
Parcial Prctico 1: PESO: 3,33%
Parcial Prctico 2: PESO: 3,33%
Parcial Prctico 3: PESO: 3,33%
Proyecto 1: PESO: 5%
Proyecto 2: PESO: 5%
Proyecto 3: PESO: 5%
Proyecto 4: PESO: 5%
LEYENDA: [H&H: 2da]: David Harris & Sarah Harris, "Digital Design and Computer Architecture" , 2nd, Morgan Kaufmann Publishers, USA, 2012.
[P&H: 4ta]: David A. Patterson & John L. Hennessy, "Estructura y Diseo de Computadores: La Interfaz Hardware/Software" , 4ta, Editorial Revert,Barcelona, Espaa, 2011.
[P&H: 5ta]: David A. Patterson & John L. Hennessy, "Computer Organization and Design: The Hardware/Software Interface" , 5th, Morgan Kaufmann Publishers, USA, 2014.
[Par]: Behrooz Parhami, "Arquitectura de Computadoras: De los Microprocesadores a las Supercomputadoras" , 1ra, McGraw Hill, Mxico, 2007.
[H&V&S: 5ta]: Carl Hamacher, Zvonko Vranesic, & Zaky Safwat, "Organizacin de Computadores" , 5ta, McGraw Hill, Espaa, 2003.
[Tan: 6ta]: Andrew S. Tanenbaum, "Structured Computer Organization" , 6th, Prentice Hall, USA, 2012.
Viernes 25/07/2014 19/09/2014. Programacin en MIPS
Viernes 19/09/2014 10/10/2014. Procesador
Viernes 10/10/2014 24/10/2014. Memoria y/o E/S
Mircoles 09/07/2014. Hora: 3:00 pm. Hasta temporizacin y sntesis
Mircoles 24/09/2014. Hora: 3:00 pm. Hasta riesgo de datos
Mircoles 29/10/2014. Hora: 3:00 pm. Hasta E/S, Buses, Interfaces, Perifricos.
Lunes 30/06/2014 25/07/2014. ALU
Parcial terico 3: Hasta arquitecturas de computadores
paralelos. Peso: 20%
Mircoles 16/07/2014. Hora: 3:00 pm. Diseo Lgico
Mircoles 01/10/2014. Hora: 3:00 pm. Medicin del rend. de computadores y el procesador.
Mircoles 05/11/2014. Hora: 3:00 pm. Hasta arquitecturas de computadores paralelos
14