Você está na página 1de 24

Prof.

Bernardo Leite 2014


Amplificador sintonizado
v
IN
R
L
v
OUT
L
C
L
Carga RLC

()
Ganho de tenso mximo na ressonncia:





inclui capacitncias
parasitas do
transistor



= (1 +

2
)

sem R
L
explcito
Q dominado pelo indutor
srie paralelo

L escolhido para ressonar com C


L
Ganho mximo limitado por Q
L
Amplificador sintonizado
v
IN
R
L
v
OUT
L
C
L
Reduo das perdas devidas s
capacitncias parasitas do transistor
V
DD
pode ser reduzido mantendo
ponto de operao
Maior excurso do sinal de sada
Largura de banda reduzida
Prof. Bernardo Leite 2014
LNA
PA
P
r
o
c
e
s
s
a
m
e
n
t
o

a
n
a
l

g
i
c
o
P
r
o
c
e
s
s
a
m
e
n
t
o

a
n
a
l

g
i
c
o
P
r
o
c
e
s
s
a
m
e
n
t
o

d
i
g
i
t
a
l
ADC
DAC
Amplificar a potncia do sinal, acrescentando o mnimo
possvel de rudo
Especificaes
Ganho de potncia
Figura de rudo
Impedncia de entrada
Impedncia de sada
Linearidade (IIP3)
Consumo de potncia
Estabilidade
rea de silcio
Casamento de entrada
Z
sig
geralmente fixo (50 )
A impedncia que otimiza a figura de
rudo do LNA diferente da que
maximiza a transferncia de potncia
Z
sig
Casamento
Z
in
Z
sig opt
Z
in opt
Casamento de entrada: degenerao indutiva
Z
sig
L
S
Z
in

=
1

L
S
dimensionado para garantir parte
real tima da impedncia de entrada
Real
Casamento de entrada: degenerao indutiva

=
1

+ (

) +

Real
L
S
dimensionado para garantir parte
real tima da impedncia de entrada
L
G
acrescentado para ressonar com
C
GS
Somente componentes imaginrios
acrescentados: no introduz rudo
(desconsiderando seus fatores de qualidade
finitos)
Casamento em potncia e rudo
simplificado
Z
sig
L
S
Z
in
L
G
Exemplo 6.1
L
S
L
G
IN
OUT
Um amplificador de baixo rudo apresenta uma
configurao fonte comum com degenerao indutiva, com
o transistor apresentando g
m
= 10 m S e C
GS
= 1 pF.
Para obter o melhor compromisso entre figura
de rudo e ganho de potncia, este amplificador
deve apresentar uma impedncia de entrada de
20 em 10 Grad/s.
Dimensionar os indutores L
G
e L
S
para obter
esta impedncia de entrada.
Exemplo
A. Bevilacqua et al., A Fully Integrated Differential
CMOS LNA for 35-GHz Ultrawideband Wireless
Receivers, IEEE MWCL 2006.
Sintonizado
Cascode
maior ganho
melhor isolao:
melhor estabilidade
casamentos de impedncia
mais simples
Diferencial
maior ganho
maior imunidade a interferncias
de modo comum
maior consumo
maior rea ocupada
Degenerao
indutiva
Exemplo
A. Bevilacqua et al., A Fully Integrated Differential CMOS LNA for 35-GHz
Ultrawideband Wireless Receivers, IEEE MWCL 2006.
Medidas
Prof. Bernardo Leite 2014
LNA
PA
P
r
o
c
e
s
s
a
m
e
n
t
o

a
n
a
l

g
i
c
o
P
r
o
c
e
s
s
a
m
e
n
t
o

a
n
a
l

g
i
c
o
P
r
o
c
e
s
s
a
m
e
n
t
o

d
i
g
i
t
a
l
ADC
DAC
Amplificar a potncia do sinal,
fornecendo altas potncias de sada
Especificaes
Potncia de sada
Ganho de potncia
Linearidade
Rendimento (, PAE)
Estabilidade
rea de silcio
Alta potncia de sada
Valores altos de corrente
Perdas com parasitas
!
PA
V
DD
P
DC
P
out
P
in
=

Casamento de sada
Casamento
Z
L
Z
in
Z
out opt
P
in
(dBm)
P
out
(dBm)
Z
out2
Z
out1
Load-Pull
Z
L
Load-Pull
Contornos de:
OCP1, Ganho, PAE, estabilidade
em funo da impedncia de sada
Excurso de tenso e corrente
v
OUT
v
IN
V
DD
V
DD
V
DS sat
V
DS
0 A
I
D

V
DS
que maximiza a
excurso:
ponto mdio entre limites
superior e inferior.
I
D
que maximiza a excurso:
o mais alto possvel.
Problema: piora o
rendimento
Excurso de tenso e corrente



v
OUT
v
IN
V
DD

V
DD
+
I
D
2 (V
DD
- V
DS sat
)
V
DS sat
V
DD
Classes de amplificao lineares
Classe A
Transistor conduz durante todo o ciclo
(ngulo de conduo = 2)

= 50%
Potncia dissipada mxima para P
in
= 0

i
D
v
DS
v
OUT
v
IN
V
DD
I
D
+
v
DS

Classes de amplificao lineares


Classe B
i
D
v
DS
Transistor conduz durante meio ciclo
(ngulo de conduo = )
Ponto de polarizao: limite da conduo

= 79%
Para mesmo P
out
, P
DC
reduzido
v
OUT
v
IN
V
DD
R
L
+
v
DS

I
D

Filtragemde harmnico
(para sada senoidal)
Classes de amplificao lineares
Classe A
= 2

= 50%
=
Classe B

= 79%
Classe AB
< < 2
Classe C
<

= 100%
P
out
muito baixa
0
Classes de amplificao no-lineares
i
D
v
DS
Classe F
v
OUT
v
IN
V
DD
R
L
+
v
DS

I
D
Filtragemde harmnico
(para sada senoidal)
Ressonador do 3 harmnico
Menor sobreposio entre i
D
e v
DS
:
Reduo da potncia dissipada
= como para classe B
Caso ideal:
onda quadrada em v
DS

= 100%

= 88%
Apenas com 3
harmnico
Classes de amplificao no-lineares
v
OUT
v
IN
V
DD
R
L
+
v
DS

I
D
Classe D
Filtragemde harmnico
(para sada senoidal)
MOS usados como chaves
(corte e trodo)
Chaves perfeitas

= 100%
Chaves reais
Fechadas: resistncia no-nula
Abertas: capacitncia no-nula
Exemplo
D. Chowdhury et al., A Fully Integrated Dual-Mode Highly Linear 2.4 GHz CMOS
Power Amplifier for 4G WiMax Applications, JSSC 2009.
Cascode
Diferencial
Classe AB
Paralelo
2 estgios
Exemplo
D. Chowdhury et al., A Fully
Integrated Dual-Mode Highly
Linear 2.4 GHz CMOS Power
Amplifier for 4G WiMax
Applications, JSSC 2009.
Medidas